專利名稱：編程存儲(chǔ)器單元數(shù)組的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的具體實(shí)施例是關(guān)于存儲(chǔ)器的編程。
背景技術(shù)：
SONOS (硅_氧化氮_氧化硅)是一種非揮發(fā)性、捕獲電荷半導(dǎo)體存儲(chǔ)器技術(shù)，其提 供超過(guò)浮動(dòng)間極快閃存儲(chǔ)器的數(shù)個(gè)有區(qū)別特征，包括對(duì)單點(diǎn)故障的免疫性與在較低電壓下 的編程。對(duì)比在一傳導(dǎo)閘極上儲(chǔ)存電荷的浮動(dòng)閘極器件，SONOS器件在一介電層內(nèi)捕獲電 荷。SONOS晶體管是使用一稱為均勻通道、修改富雷-諾特海姆(Fowler-Nordheim)穿隧 的量子力學(xué)效應(yīng)來(lái)加以編程及抹除。此編程及抹除方法可提供比其它方法(諸如熱載子注 入)更佳的可靠性。一 SONOS晶體管是一絕緣間極場(chǎng)效晶體管(IGFET)，其具有在一控制閘 極與在晶體管的主體或基板內(nèi)的一通道之間的一電荷捕獲介電堆棧。一 SONOS晶體管可使 用CMOS (互補(bǔ)金氧半導(dǎo)體)制作方法來(lái)制作成一 P型或N型IGFET。一 SONOS晶體管是通過(guò)在該控制閘極與該基板之間施加一適當(dāng)極性、量值及持續(xù) 時(shí)間的電壓來(lái)加以編程或抹除。一正閘極至基板電壓引起電子從該通道穿隧至一電荷捕獲 介電層而一負(fù)閘極至通道電壓引起電洞從該通道穿隧至該電荷捕獲介電層。在一情況下， 該晶體管的臨限電壓是升高而在另一情況下，該晶體管的臨限電壓是降低。該臨限電壓是 在汲極與源極端子之間施加一電壓時(shí)引起該晶體管傳導(dǎo)電流的閘極至源極電壓。對(duì)于一給 定數(shù)目的捕獲電荷，該臨限電壓變化方向取決于該晶體管是否是一 N型或P型FET。然而， 單元干擾可能會(huì)妨礙此類晶體管的編程。

發(fā)明內(nèi)容


本發(fā)明的具體實(shí)施例是在該等附圖的圖式中通過(guò)范例方式而非通過(guò)限制方式來(lái) 加以解說(shuō)，其中圖IA依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)在一 SONOS晶體管中的編程及抹除臨限電 壓；圖IB依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)一浮動(dòng)源極線雙晶體管(2T)S0N0S存儲(chǔ)器 單元；圖IC依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)在一浮動(dòng)源極線(2T) SONOS存儲(chǔ)器單元內(nèi) 位元線干擾的影響；圖ID依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)在一浮動(dòng)源極線SONOS存儲(chǔ)器單元內(nèi)傳遞 閘極干擾的影響；
圖2k依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)一浮動(dòng)源極線SONOS存儲(chǔ)器數(shù)組；圖2B依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)在一浮動(dòng)源極線SONOS存儲(chǔ)器數(shù)組內(nèi)的一 大量抹除操作；圖2C依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)在一浮動(dòng)源極線SONOS存儲(chǔ)器數(shù)組內(nèi)的一 寫(xiě)入操作；圖2D依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)在一浮動(dòng)源極線SONOS存儲(chǔ)器數(shù)組內(nèi)的傳 遞閘極干擾；
圖3解說(shuō)在本發(fā)明的一具體實(shí)施例中的一非揮發(fā)性、SONOS型捕獲電荷半導(dǎo)體器 件的結(jié)構(gòu)；圖4A解說(shuō)在本發(fā)明的一具體實(shí)施例中的一 SONOS型存儲(chǔ)器數(shù)組；圖4B解說(shuō)在本發(fā)明的一具體實(shí)施例中在一 SONOS型存儲(chǔ)器數(shù)組內(nèi)的一大量抹除 操作；圖4C解說(shuō)在本發(fā)明的一具體實(shí)施例中在一 SONOS型存儲(chǔ)器數(shù)組內(nèi)的一寫(xiě)入操 作；圖4D解說(shuō)在本發(fā)明的一具體實(shí)施例中在一 SONOS型存儲(chǔ)器數(shù)組內(nèi)的一讀取操 作；圖4E解說(shuō)在本發(fā)明的一具體實(shí)施例中傳遞閘極干擾的減低；圖5解說(shuō)在本發(fā)明的一具體實(shí)施例中位元線干擾的一減低；圖6解說(shuō)在本發(fā)明的一具體實(shí)施例中傳遞閘極干擾的一減低；圖7是解說(shuō)在一具體實(shí)施例中一種用于減低SONOS單元干擾的方法的一流程圖； 以及圖8是解說(shuō)其中可實(shí)施本發(fā)明的具體實(shí)施例的一處理系統(tǒng)的一方塊圖。
具體實(shí)施例方式本文所說(shuō)明的一具體實(shí)施例包括具有減低單元干擾的一非揮發(fā)性捕獲電荷存儲(chǔ) 器。在以下說(shuō)明中，提出許多特定細(xì)節(jié)，諸如特定組件、器件、方法等的范例，以便提供本發(fā) 明的具體實(shí)施例的一透徹理解。然而習(xí)知此項(xiàng)技術(shù)者應(yīng)明白，不一定運(yùn)用該等特定細(xì)節(jié)來(lái) 實(shí)施本發(fā)明的具體實(shí)施例。在其它實(shí)例中，未曾詳細(xì)說(shuō)明熟知材料或方法以免不必要地混 淆本發(fā)明的具體實(shí)施例。為了方便說(shuō)明，本文中使用SONOS存儲(chǔ)器器件作為非揮發(fā)性捕獲電荷存儲(chǔ)器器件 的范例來(lái)說(shuō)明本發(fā)明的具體實(shí)施例。然而，本發(fā)明的具體實(shí)施例并不如此受限制并可能包 括任一類型的非揮發(fā)性、捕獲電荷器件。圖IA依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)對(duì)于一 +10伏特編程電壓脈沖與一 -10伏 特抹除電壓脈沖，一 N型SONOS晶體管的臨限電壓VT變化與時(shí)間成函數(shù)關(guān)系。在大約10毫 秒之后，該編程臨限電壓是大于+1伏特而該抹除臨限電壓是小于-1伏特。在完成一編程 或抹除操作之后，該晶體管的狀態(tài)可通過(guò)設(shè)定該間極至源極電壓為零，在該等汲極與源極 端子之間施加一較小電壓并感測(cè)流過(guò)該晶體管的電流來(lái)加以讀取。在編程狀態(tài)下，該N型 SONOS晶體管可是截止(OFF)，因?yàn)樵撻l極至源極電壓可能低于該編程臨限電壓VTP。在該 抹除狀態(tài)下，該N型SONOS晶體管可是接通(ON)，因?yàn)樵撻l極至源極電壓可能超過(guò)該抹除臨限電壓VTE。一般而言，該接通狀態(tài)是相關(guān)聯(lián)于一邏輯"O"而該截止?fàn)顟B(tài)是相關(guān)聯(lián)于一邏 輯〃 1〃。圖IB是依據(jù)本發(fā)明的一具體實(shí)施例在一雙晶體管(2T)存儲(chǔ)器單元數(shù)組內(nèi)的一 存儲(chǔ)器單元的一示意圖。依據(jù)本發(fā)明的一具體實(shí)施例，在圖IB中的該存儲(chǔ)器單元包括一 IGFET傳遞晶體管與一 SONOS存儲(chǔ)器晶體管。該單元包括在該單元上的寫(xiě)入操作期間使用 的一寫(xiě)入線(WL)，其是連接至該存儲(chǔ)器晶體管的閘極。該單元還包括用以選擇該單元用于 一數(shù)據(jù)讀出的一讀取線(RL)，其是連接至該傳遞晶體管的閘極。該存儲(chǔ)器晶體管的汲極是 連接至一位元線(BL)而該傳遞晶體管的源極是連接至一源極線，其是在寫(xiě)入操作期間處 于一浮動(dòng)條件下。該存儲(chǔ)器晶體管的源極與該傳遞晶體管的汲極共享一共同連接。該傳遞 晶體管與該存儲(chǔ)器晶體管還共享一共同基板。非揮發(fā)性存儲(chǔ)器的可靠性是通過(guò)其耐久性(寫(xiě)入循環(huán)的數(shù)目)、數(shù)據(jù)保持力(存 儲(chǔ)器可維持一明確數(shù)據(jù)狀態(tài)的時(shí)間周期)以及在數(shù)據(jù)讀出操作期間感測(cè)電流的可重復(fù)性 來(lái)加以測(cè)量?；陬愃朴趫DIB中所解說(shuō)者的一浮動(dòng)源極線存儲(chǔ)器單元的存儲(chǔ)器會(huì)受到特 定干擾，其隨著時(shí)間劣化該存儲(chǔ)器的效能。如下面更詳細(xì)地說(shuō)明，該等干擾包括"位元線 干擾"與"傳遞閘極干擾"。圖IC是依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)位元線干擾對(duì)一 浮動(dòng)源極線存儲(chǔ)器單元的影響的一圖表。圖IC比較一未受干擾SONOS存儲(chǔ)器單元與在 1，000, 000個(gè)位元線干擾后的一編程SONOS存儲(chǔ)器單元的數(shù)據(jù)保持力。在圖IC中，該未受干擾SONOS單元在其編程與抹除臨限電壓之間在其壽命開(kāi)始 (BOL)時(shí)展現(xiàn)一較大初始分離。隨著時(shí)間，電荷泄漏引起該編程臨限電壓減低而該抹除臨 限電壓增加。用于讀取該單元的一感測(cè)窗口(定義為可靠地代表一"1"的最小臨限電壓 與可靠地代表一"0"的最大臨限電壓)是定位以最大化至該單元的壽命結(jié)束(EOL)的時(shí) 間，使得平均起來(lái)該編程臨限電壓與抹除臨限電壓同時(shí)衰減至其個(gè)別感測(cè)窗口限制。然而 在該受干擾單元的情況下，該編程臨限電壓的BOL值是由于在循環(huán)期間位元線干擾的累積 效應(yīng)而減低，且該衰減速率是增加，因?yàn)槊恳晃辉€干擾可能會(huì)對(duì)穿隧層造成某損壞，其增 加電荷泄漏速率。圖ID依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)傳遞間極干擾對(duì)一浮動(dòng)源極線存儲(chǔ)器單元 的讀取電流的影響與寫(xiě)入循環(huán)的數(shù)目成函數(shù)關(guān)系。在一未受干擾單元中，該傳遞晶體管的 臨限電壓是固定的，(例如在0. 7至1. 2伏特的范圍內(nèi))，因此當(dāng)在該傳遞晶體管的閘極與 源極之間施加一給定偏壓電壓(例如2伏特)時(shí)，其可能具有一可預(yù)測(cè)且恒定接通電阻(on resistance) 0當(dāng)在該單元的位元線與源極線之間施加一指定讀取電壓(例如1伏特)，且 該存儲(chǔ)器晶體管處于一抹除狀態(tài)(即傳導(dǎo))時(shí)，穿過(guò)該單元的讀取電流可能是可預(yù)測(cè)且恒 定(例如，如在圖ID中20微安培)。由此，與在該單元是編程且該存儲(chǔ)器晶體管是截止時(shí) 該單元的泄漏電流相比較，可基于該單元的讀取電流來(lái)容易地區(qū)別一"1"與一"0"。如 下面更詳細(xì)地說(shuō)明，傳遞閘極干擾引起該傳遞晶體管的臨限電壓增加，因此當(dāng)將該給定偏 壓電壓施加至該傳遞晶體管時(shí)，其可能更少接通并具有一更高的接通電阻。在該指定讀取 電壓下，該讀取電流可能減低(例如如在圖ID中至1微安培)并可能不可能區(qū)別在該抹除 狀態(tài)下的讀取電流與在該編程狀態(tài)下的泄漏電流，因此一數(shù)據(jù)讀取錯(cuò)誤可能會(huì)出現(xiàn)。圖2A依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)具有浮動(dòng)源極線的一雙晶體管(2T)N型 SONOS存儲(chǔ)器單元數(shù)組。該數(shù)組包含在兩列(列0、列1)與兩行(行0、行1)內(nèi)的四個(gè)存儲(chǔ)器單元(A、B、C、D)。每一單元包括一 IGFET傳遞晶體管與一 SONOS存儲(chǔ)器晶體管。在圖 2A中，假定存儲(chǔ)器單元A與D是編程(由該存儲(chǔ)器晶體管的陰影來(lái)指示)并假定單元B與 C是抹除。每一列包括一寫(xiě)入線(WL0、WL1)，其是用以在一存儲(chǔ)器晶體管的選定列上執(zhí)行寫(xiě) 入操作。每一列還包括一讀取線(RLO、RLl)，其是用以選擇一列用于數(shù)據(jù)讀出。所有單元 均共享一共同基板電壓(SUB)。每一行均包括一浮動(dòng)源極線(SL0、SL1)，其是連接至在該行 內(nèi)的所有傳遞晶體管的源極側(cè)；及一位元線(BLO、BLl)，其是連接至在該行內(nèi)的所有存儲(chǔ) 器晶體管的汲極側(cè)。該傳遞晶體管的汲極與該存儲(chǔ)器晶體管的源極在每一單元內(nèi)共用一共 同節(jié)點(diǎn)。類似于其它類型的非揮發(fā)性存儲(chǔ)器，逐列地執(zhí)行在SONOS類型存儲(chǔ)器內(nèi)的讀取及 寫(xiě)入操作。
一寫(xiě)入操作包括在一列上執(zhí)行的一大量抹除操作，隨后在該列內(nèi)的個(gè)別單元上執(zhí) 行的一編程或禁止操作。圖2B依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)在該數(shù)組的列0上的一大 量抹除操作。對(duì)于此操作，使源極線SLO與SLl浮動(dòng)，將+6伏特施加至位元線BLO與BLl、 施加至基板SUB及寫(xiě)入線WL1，并將-4伏特施加至寫(xiě)入線WL0。該等偏壓條件橫跨列0內(nèi) 的該等存儲(chǔ)器晶體管施加-10伏特電壓，其是足以抹除在列0內(nèi)的任何編程晶體管。在此 操作期間，橫跨單元C與D內(nèi)的該等存儲(chǔ)器晶體管的電壓是0伏特，使得在一抹除狀態(tài)下的 單元C保持抹除，而在一編程狀態(tài)下的單元D保持編程。在大量抹除一列之后寫(xiě)入數(shù)據(jù)至該列，包括編程在單元內(nèi)用于儲(chǔ)存一"1"的抹 除后存儲(chǔ)器晶體管并禁止編程在單元內(nèi)用于儲(chǔ)存一"0"的抹除后存儲(chǔ)器晶體管。圖2C依 據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)一寫(xiě)入操作，其中單元A是被編程而單元B是被禁止。對(duì)于 此操作，再次使源極線SLO與SLl浮動(dòng)，將+6伏特施加至寫(xiě)入線WLOJf _4伏特施加至讀取 線RLO及RLl、寫(xiě)入線WLl與位元線BLO。在單元B內(nèi)的禁止功能是通過(guò)施加0伏特至位元 線BLl內(nèi)來(lái)達(dá)成。該等偏壓條件橫跨單元A內(nèi)的存儲(chǔ)器晶體管而施加+10伏特，其是足以編程該存 儲(chǔ)器晶體管。然而在單元B中，僅存在橫跨該存儲(chǔ)器晶體管的一 +6伏特電位，因?yàn)槠溟l極 是處于+6伏特，其汲極是處于0伏特，且因?yàn)樵摼w管是在抹除狀態(tài)下"接通"，其源極也 處于0伏特，且其汲極至源極電壓是大約0。橫跨單元B內(nèi)存儲(chǔ)器晶體管的減低電壓是不 足以編程該存儲(chǔ)器晶體管。然而，一些電子確實(shí)穿隧至該電荷儲(chǔ)存層并正偏移該臨限電壓。 此正臨限電壓偏移是在一存儲(chǔ)器寫(xiě)入操作的背景下稱為軟編程或"禁止干擾"。在列1中，該等偏壓條件橫跨單元C內(nèi)的存儲(chǔ)器晶體管施加0伏特，使得其不受干 擾。然而，在單元D中，在該存儲(chǔ)器晶體管上存在一-4伏特間極至汲極電位。此外，浮動(dòng)源 極線SLl將單元B內(nèi)的傳遞晶體管的源極上的任何電壓耦合至單元D內(nèi)的傳遞晶體管的源 極。對(duì)于圖2C中所示的該等偏壓條件，在單元B內(nèi)的傳遞晶體管的源極展現(xiàn)大約-3伏特的 一瞬態(tài)電壓(超過(guò)_4伏特閘極電壓大約1伏特)。此電壓是耦合至在單元D內(nèi)的傳遞晶體 管的源極，其中組合在單元D內(nèi)傳遞晶體管上的一 0伏特閘極電壓，其使在單元D內(nèi)的傳遞 晶體管經(jīng)受一接通瞬態(tài)。由此，在單元D內(nèi)的傳遞晶體管的汲極展現(xiàn)大約-1伏特的一瞬態(tài) 電壓。此電壓加到單元D的存儲(chǔ)器晶體管的源極上，橫跨該存儲(chǔ)器晶體管產(chǎn)生一大約-3伏 特的瞬態(tài)閘極至源極電壓。該等電壓(閘極至汲極與閘極至源極)是不足以抹除該晶體管， 但一些電洞確實(shí)從該存儲(chǔ)器晶體管的閘極、汲極及通道穿隧至該電荷儲(chǔ)存層并負(fù)偏移臨限 電壓。此負(fù)臨限電壓偏移是在一存儲(chǔ)器寫(xiě)入操作的背景下稱為軟抹除或"位元線干擾"。
在一抹除單元上的連續(xù)禁止干擾的最大數(shù)目是限于一(1)，因?yàn)樵搯卧谝粚?xiě)入 操作的第一部分期間是始終抹除的。對(duì)比之下，在一給定列及行內(nèi)的一編程單元上的連續(xù) 位元線干擾的最大數(shù)目是在所有其它列上的寫(xiě)入操作的總數(shù)目，其中施加一禁止電壓至給 定行上的位元線。例如，若在一存儲(chǔ)器數(shù)組內(nèi)存在64列，且每一列是寫(xiě)入(循環(huán))100，000 次，則該編程單元可看見(jiàn)的位元線干擾的最大數(shù)目是等于[(64-1)*100，000]，其等于 6，300, 000個(gè)位元線干擾。統(tǒng)計(jì)上，此意味著，編程臨限電壓偏移是在SONOS存儲(chǔ)器內(nèi)的限 制因素。如上所述，存在相關(guān)聯(lián)于浮動(dòng)源極線的另一干擾來(lái)源，其是稱為傳遞閘極干擾。此 干擾在如上所說(shuō)明并解說(shuō)于圖2B中的大量抹除操作期間發(fā)生。圖2D依據(jù)本發(fā)明的一具體 實(shí)施例解說(shuō)在一大量抹除操作期間在單元A內(nèi)的電壓。在tl，讀取線RLO是脈動(dòng)至+2伏 特。在t2，位元線BLO與基板電壓SUB是脈動(dòng)至+6伏特而寫(xiě)入線WLO是脈動(dòng)至_4伏特。 該等條件在該傳遞晶體管與該存儲(chǔ)器晶體管之間的浮動(dòng)節(jié)點(diǎn)NO處建立一電壓脈沖，其是 電容性耦合至浮動(dòng)源極線SLO。在t3，當(dāng)在BLO、WLO及SUB上的該等脈動(dòng)電壓回復(fù)至零時(shí)， 在NO處的電壓回復(fù)至零且在SLO上的電壓衰減至零，一 RC時(shí)間常數(shù)是由在SLO上的分布電 容與電阻來(lái)加以決定。當(dāng)衰減瞬態(tài)開(kāi)始時(shí)，橫跨該傳遞晶體管存在一汲極至源極電壓。此 電壓將熱電子注入至該傳遞晶體管的通道內(nèi)，從而如上所說(shuō)明提升該傳遞晶體管的臨限電 壓，引起一傳遞閘極干擾，其可能限制單元讀取電流，即減低可靠性。
圖3解說(shuō)一非揮發(fā)性捕獲電荷半導(dǎo)體器件100的一具體實(shí)施例。半導(dǎo)體器件100 包括形成于一基板102上的一間極堆棧104。半導(dǎo)體器件100進(jìn)一步包括在間極堆棧104 的任一上在基板102內(nèi)的源極/汲極區(qū)域110，其界定在閘極堆棧104下面在基板102內(nèi)的 一通道區(qū)域112。閘極堆棧104包括一穿隧介電層104A、一電荷捕獲層104B、一頂部介電層 104C及一閘極層104D。閘極層104D是通過(guò)中間介電層與基板102電絕緣。半導(dǎo)體器件100可能是任一非揮發(fā)性捕獲電荷存儲(chǔ)器器件。依據(jù)本發(fā)明的一具體 實(shí)施例，半導(dǎo)體器件100是一 SONOS型器件，其中該電荷捕獲層是具有一電荷捕獲位置濃 度的一絕緣介電層。傳統(tǒng)上，SONOS代表〃硅-氧化物-氮化物-氧化物-硅〃，其中第一 個(gè)"硅"是指閘極層材料，第一個(gè)"氧化物"是指頂部介電層(又稱為一阻隔介電層)，" 氮化物"是指電荷捕獲介電層，第二個(gè)"氧化物"是指穿隧介電層而第二個(gè)"硅"是指通 道區(qū)域。然而，一 SONOS型器件不限于該等特定材料?；?02并因此通道區(qū)域112可能是適用于半導(dǎo)體器件制作的任何材料。在一具 體實(shí)施例中，基板102可能是一材料的一單晶的一主體基板，該材料可能包括(但不限于) 硅、鍺、硅/鍺或一 III-V化合物半導(dǎo)體材料。在另一具體實(shí)施例中，基板102可能是具有一 頂部磊晶層的一主體層。在一特定具體實(shí)施例中，該主體層可能是一材料的一單晶，該材料 可能包括(但不限于)硅、鍺、硅/鍺、一 III-V化合物半導(dǎo)體材料及石英，而該頂部磊晶層 可能是一單晶層，其可能包括(但不限于)硅、鍺、硅儲(chǔ)及一 III-V化合物半導(dǎo)體材料。在 另一具體實(shí)施例中，基板102可能是在一中間絕緣物層上的一頂部磊晶層，該中間絕緣物 層是在一較低主體層上方。該頂部磊晶層可能是一單晶層，其可能包括(但不限于)硅(例 如用以形成一絕緣物上硅半導(dǎo)體基板)、鍺、硅/鍺及一 III-V化合物半導(dǎo)體材料。該絕緣 物層可能包括(但不限于)二氧化硅、氮化硅及氮氧化硅。該較低主體層可能是一單晶，其 可能包括(但不限于)硅、鍺、硅儲(chǔ)、一 III-V化合物半導(dǎo)體材料及石英?；?02及因此通道區(qū)域112可能包括摻雜物雜質(zhì)原子。在一特定具體實(shí)施例中，通道區(qū)域112是P型摻 雜且在一替代性具體實(shí)施例中，通道區(qū)域112是N型摻雜。在基板102內(nèi)的源極/汲極區(qū)域110可能具有與通道區(qū)域112相反導(dǎo)電率的任何 區(qū)域。例如，依據(jù)本發(fā)明的一具體實(shí)施例，源極/汲極區(qū)域110是N型摻雜區(qū)域而通道區(qū)域 112是一 P型摻雜區(qū)域。在一具體實(shí)施例中，基板102并因此通道區(qū)域112可能是硼摻雜 單晶硅，其具有在IO15至IO19原子/cm3的范圍內(nèi)的一硼濃度。源極/汲極區(qū)域110可能是 磷摻雜或砷摻雜區(qū)域，其具有在5 X IO16至5 X IO19原子/cm3的范圍內(nèi)的N型摻雜物濃度。 在一特定具體實(shí)施例中，源極/汲極區(qū)域110可能具有在80至200奈米的范圍內(nèi)的在基板 102內(nèi)的一深度。例如，依據(jù)本發(fā)明的一替代性具體實(shí)施例，源極/汲極區(qū)域110是P型摻 雜區(qū)域而通道區(qū)域112是一 N型摻雜區(qū)域。穿隧介電層104A可能是任一材料并具有任一適用于允許電荷載子在一施加閘極 偏壓下穿隧進(jìn)入該電荷捕獲層內(nèi)的厚度。在一具體實(shí)施例中，穿隧介電層104A可能是由一 熱氧化程序所形成的一二氧化硅或氮氧化硅層。在另一具體實(shí)施例中，穿隧介電層104A可 能是由化學(xué)汽相沈積或原子層沈積所形成的一高介電常數(shù)(高k)材料并可能包括(但不 限于)氧化鉿、氧化鋯、硅酸鉿、氮氧化鉿、氧化鋯鉿及氧化鑭。在一特定具體實(shí)施例中，穿 隧介電層104A可能具有在1至10奈米的范圍內(nèi)的一厚度。在一特定具體實(shí)施例中，穿隧 介電層104A可能具有大約2奈米的一厚度。電荷捕獲層104B可能是任一材料并具有任一適用于儲(chǔ)存電荷并因此調(diào)變閘極堆 棧104的臨限電壓的厚度。在一具體實(shí)施例中，電荷捕獲層104B可能是由一化學(xué)汽相沈積 程序所形成的一介電材料并可能包括(但不限于)化學(xué)計(jì)量氮化硅、富含硅的氮化硅及氮 氧化硅。在一具體實(shí)施例中，電荷捕獲層104B的厚度可能是在5至10奈米的范圍內(nèi)。頂部介電層104C可能是任一材料并可能具有任一適用于在一施加閘極偏壓下維 持一電荷泄漏及穿隧阻障的厚度。在一具體實(shí)施例中，頂部介電層104C是通過(guò)一化學(xué)汽相 沈積程序來(lái)形成并由二氧化硅或氮氧化硅所構(gòu)成。在另一具體實(shí)施例中，頂部介電層104C 可能是由原子層沈積所形成的一高k介電材料并可能包括(但不限于)氧化鉿、氧化鋯、硅 酸鉿、氮氧化鉿、氧化鋯鉿及氧化鑭。在一特定具體實(shí)施例中，頂部介電層104C可能具有在 1至20奈米的范圍內(nèi)的一厚度。閘極層104D可能是適用于在該SONOS型器件的操作期間容納一偏壓電壓的任一 導(dǎo)體或半導(dǎo)體材料。依據(jù)本發(fā)明的一具體實(shí)施例，間極層104D可能是由一化學(xué)汽相沈積程 序所形成的摻雜多晶硅。在另一具體實(shí)施例中，間極層104D可能是由化學(xué)或物理汽相沈積 所形成的一含金屬材料并可能包括(但不限于)金屬氮化物、金屬碳化物、金屬硅化物、鉿、 鋯、鈦、鉭、鋁、釕、鈀、鉬、鈷及鎳。圖4A解說(shuō)依據(jù)本發(fā)明的一具體實(shí)施例的一存儲(chǔ)器300的一范例性片段，其可能是 一大型存儲(chǔ)器單元數(shù)組的部分。在圖4A中，存儲(chǔ)器300包括四個(gè)存儲(chǔ)器單元301、302、303 及304，其是以兩列(列0、列1)與兩行(行0、行1)來(lái)配置。在列0及行0內(nèi)的單元301包括存儲(chǔ)器晶體管331與傳遞晶體管341。存儲(chǔ)器晶 體管331的汲極371是連接至位元線312 (BLO)，存儲(chǔ)器晶體管331的閘極391是連接至寫(xiě) 入線322 (WLO)而存儲(chǔ)器晶體管331的源極是在共同節(jié)點(diǎn)361處連接至傳遞晶體管341的 汲極。傳遞晶體管341的閘極381是連接至讀取線321 (RLO)而傳遞晶體管341的源極351是連接至源極線311 (SLO)。在列0及行1內(nèi)的單元302包括存儲(chǔ)器晶體管332與傳遞晶體管342。存儲(chǔ)器晶 體管332的汲極372是連接至位元線314(BLl)，存儲(chǔ)器晶體管332的閘極392是連接至寫(xiě) 入線322 (WLO)而存儲(chǔ)器晶體管332的源極是在共同節(jié)點(diǎn)362處連接至傳遞晶體管342的 汲極。傳遞晶體管342的閘極382是連接至讀取線321 (RLO)而傳遞晶體管342的源極355 是連接至源極線313 (SLl)。在列1及行0內(nèi)的單元303包括存儲(chǔ)器晶體管333與傳遞晶體管343。存儲(chǔ)器晶 體管333的汲極373是連接至位元線312 (BLO)，存儲(chǔ)器晶體管333的閘極393是連接至寫(xiě) 入線324(WL1)而存儲(chǔ)器晶體管333的源極是在共同節(jié)點(diǎn)363處連接至傳遞晶體管343的 汲極。傳遞晶體管343的閘極383是連接至讀取線323 (RLl)而傳遞晶體管343的源極353 是連接至源極線311 (SLO)。在列1及行1內(nèi)的單元304包括存儲(chǔ)器晶體管334與傳遞晶體管344。存儲(chǔ)器晶 體管334的汲極374是連接至位元線314(BLl)，存儲(chǔ)器晶體管334的閘極394是連接至寫(xiě) 入線324(WL1)而存儲(chǔ)器晶體管334的源極是在共同節(jié)點(diǎn)364處連接至傳遞晶體管344的 汲極。傳遞晶體管344的閘極384是連接至讀取線323 (RLl)而傳遞晶體管344的源極354 是連接至源極線313 (SLl)。此外，在存儲(chǔ)器數(shù)組300內(nèi)的所有晶體管可能共享一共同基板 節(jié)點(diǎn)340。 在行0內(nèi)，源極線311是耦合至開(kāi)關(guān)401與開(kāi)關(guān)402，其可能是兼容 于用以制造存 儲(chǔ)器數(shù)組300的制作程序的任一類型單極、單投半導(dǎo)體開(kāi)關(guān)(例如在此項(xiàng)技術(shù)中所習(xí)知的 二極管或晶體管開(kāi)關(guān))。開(kāi)關(guān)401是還耦合至位元線312。開(kāi)關(guān)401是由在線407上的一 READ/WRITE(讀取/寫(xiě)入)控制信號(hào)來(lái)加以控制。開(kāi)關(guān)402是由一反相器403的輸出控制， 該反相器反轉(zhuǎn)線407上的該READ/WRITE控制信號(hào)，使得當(dāng)開(kāi)關(guān)401斷開(kāi)時(shí)，開(kāi)關(guān)402閉合 且當(dāng)開(kāi)關(guān)401閉合時(shí)，開(kāi)關(guān)402斷開(kāi)。存儲(chǔ)器數(shù)組300的行1在其源極線313與位元線314 之間具有一相當(dāng)開(kāi)關(guān)組態(tài)，其中開(kāi)關(guān)404、開(kāi)關(guān)405、線408及反相器406分別對(duì)應(yīng)于開(kāi)關(guān) 401、開(kāi)關(guān)402、線407及反相器403。在下列說(shuō)明中，為了解釋清楚及方便，假定在存儲(chǔ)器數(shù)組300內(nèi)的所有晶體管均 為N型場(chǎng)效晶體管。應(yīng)了解，不失一般性，可通過(guò)反轉(zhuǎn)該等施加電壓的極性來(lái)說(shuō)明一 P型組 態(tài)，且此一組態(tài)是在本發(fā)明的預(yù)期具體實(shí)施例內(nèi)。此外，在下列說(shuō)明中所使用的該等電壓是 為了方便解釋而選擇且僅代表本發(fā)明的一范例性具體實(shí)施例?？稍诒景l(fā)明的不同具體實(shí)施 例內(nèi)運(yùn)用其它電壓。圖4B解說(shuō)在一具體實(shí)施例中在存儲(chǔ)器數(shù)組300內(nèi)的一選定列(列0)上的一大量 抹除操作，其抹除存儲(chǔ)器單元301與存儲(chǔ)器單元302。在圖4B中，施加一 WRITE信號(hào)至控制 線407與408，其閉合開(kāi)關(guān)401及404并斷開(kāi)開(kāi)關(guān)402及405。在此組態(tài)下，源極線311 (SLO) 是連接至位元線312 (BLO)并與其等電位，而源極線313 (SLl)是連接至位元線314 (BLl)并 與其等電位。一正電壓脈沖(+2伏特)是施加于讀取線321 (RLO)上，一負(fù)電壓脈沖(-4伏 特)是施加于寫(xiě)入線322 (WLO)上，且一正電壓脈沖(+6伏特)是施加于位元線312 (BLO)、 位元線314(BL1)與共同基板節(jié)點(diǎn)340(SUB)上。由于該等施加電壓與開(kāi)關(guān)401、402、403及404的組態(tài)，傳遞晶體管341及342是截 止偏壓而傳遞晶體管341的源極351是箝位至位元線312。存儲(chǔ)器晶體管331與332 二者均具有負(fù)閘極至基板電壓與閘極至汲極電壓，其是足以引起電洞穿隧至其個(gè)別電荷捕獲層 內(nèi)，抹除該等存儲(chǔ)器晶體管并在移除該等偏壓電壓時(shí)致使該等晶體管進(jìn)入一接通狀態(tài)，如 上所說(shuō)明。然而，不同于以上所說(shuō)明的浮動(dòng)源極線抹除操作，依據(jù)本發(fā)明的一具體實(shí)施例， 大體上排除該浮動(dòng)源極線瞬態(tài)，因?yàn)樵摰仍礃O線電壓追蹤其對(duì)應(yīng)位元線電壓，如圖4E中所 解說(shuō)。圖4E是等效于圖2D，除了在SLO上的電壓外，該電壓從+6伏特轉(zhuǎn)變至0伏特，而在 節(jié)點(diǎn)NO處的電壓從大約+5. 3伏特轉(zhuǎn)變至0伏特。由于，在傳遞晶體管341上的汲極至源 極電壓從未超過(guò)大約-0. 7伏特，其是完全低于用于熱電子注入的臨限值，從而大體上排除 傳遞間極干擾。應(yīng)了解，存在一等效條件用于存儲(chǔ)器單元302內(nèi)的傳遞晶體管342。圖4C依據(jù)本發(fā)明的一具體實(shí)施例解說(shuō)在存儲(chǔ)器數(shù)組300的一列0上的一寫(xiě)入操 作。在圖4C中，單元301是欲寫(xiě)入至一邏輯"1〃狀態(tài)的目標(biāo)單元，而單元302是欲寫(xiě)入 至一邏輯"0"狀態(tài)。然而，由于單元302是通過(guò)前面大量抹除操作(圖4B)已抹除至一 邏輯〃 0〃狀態(tài)，寫(xiě)入一邏輯〃 0〃形同禁止編程單元302。此處，在圖4B中，施加一 WRITE 信號(hào)至控制線407及408，該等控制線閉合開(kāi)關(guān)401與404并斷開(kāi)開(kāi)關(guān)402與405，使得源 極線311連接至位元線312而源極線313連接至位元線314。此外，-4伏特是施加至讀取 線321 (RLO)、位元線312 (BLO)與基板340 (SUB)，+6伏特是施加至寫(xiě)入線322 (WLO)而一 0 伏特禁止電壓中施加至位元線314。由于該等施加電壓，使得傳遞晶體管341由于OV閘極至基板與閘極至源極電壓而 截止偏壓。存儲(chǔ)器晶體管331是曝露于大約+IOV的一閘極至基板與閘極至汲極電壓，其是 足以引起電子穿隧至存儲(chǔ)器晶體管302的電荷捕獲層并在移除該等偏壓電壓時(shí)將存儲(chǔ)器 晶體管331置于一截止?fàn)顟B(tài)。在存儲(chǔ)器單元302中，傳遞晶體管342也由于一 0伏特閘極至汲極電壓與一 _4伏 特閘極至源極電壓而截止偏壓。存儲(chǔ)器晶體管332是通過(guò)如上所說(shuō)明施加0伏特禁止電壓 而禁止編程。在列1中，存儲(chǔ)器晶體管333不受列0上的編程操作影響，因?yàn)槠溟l極(393)、汲 極(373)及源極(363)端子均處于相同電位(_4伏特)下。在存儲(chǔ)器單元304中，傳遞晶 體管344的源極(354)是箝位至0伏特，因?yàn)樵礃O線313是經(jīng)由開(kāi)關(guān)403而連接至位元線 314。由此，使得傳遞晶體管344截止偏壓且在傳遞晶體管344內(nèi)不存在任何接通瞬態(tài)干擾 存儲(chǔ)器晶體管334，且與一浮動(dòng)源極線SONOS型存儲(chǔ)器相比，存儲(chǔ)器晶體管334上的位元線 干擾大體上降低。圖4D解說(shuō)在一具體實(shí)施例中如何可讀取存儲(chǔ)器數(shù)組300。在圖4D中，列0是通過(guò) 施加一選擇電壓(+2伏特)至讀取線321 (RLO)來(lái)選擇用于讀取，該讀取線接通傳遞晶體管 341及342。一 READ控制信號(hào)是施加至控制線407與408，其斷開(kāi)開(kāi)關(guān)401及404并閉合 開(kāi)關(guān)402及405。源極線SLO與SLl是接地或另外保持至一 0伏特電位。一感測(cè)電壓(例 如+1伏特)是施加至位元線BLO與BLl的每一個(gè)并可感測(cè)流過(guò)其個(gè)別存儲(chǔ)器單元(301與 302)的電流。感測(cè)放大器與電流感測(cè)方法是在此項(xiàng)技術(shù)中習(xí)知。據(jù)此，不提供一詳細(xì)說(shuō)明。 在圖4D的范例性存儲(chǔ)器數(shù)組300中，單元301是編程(存儲(chǔ)器晶體管331是截止)而存儲(chǔ) 器單元302是抹除(存儲(chǔ)器晶體管332是接通)。因此，電流可能不流過(guò)存儲(chǔ)器單元301而 電流可能流過(guò)存儲(chǔ)器單元302。圖5是比較在一百萬(wàn)循環(huán)上在一浮動(dòng)源極線SONOS型存儲(chǔ)器內(nèi)位元線干擾(數(shù)據(jù)點(diǎn)集合501)與在一百萬(wàn)循環(huán)上在依據(jù)本發(fā)明的具體實(shí)施例的一 SONOS型存儲(chǔ)器內(nèi)位元線干擾(數(shù)據(jù)點(diǎn)集合502)的一圖表500。如圖5中所解說(shuō)，與用于具有浮動(dòng)源極線的設(shè)計(jì)的 幾乎300毫伏相比，用于曲線502的總臨限電壓偏移是小于50毫伏。圖6是比較對(duì)于一浮動(dòng)源極線SONOS型存儲(chǔ)器在一百萬(wàn)循環(huán)上的讀取電流(數(shù)據(jù) 點(diǎn)集合601)與依據(jù)本發(fā)明的具體實(shí)施例在一百萬(wàn)循環(huán)上的讀取電流(數(shù)據(jù)點(diǎn)集合602)的 一圖表600。如圖6中所解說(shuō)，依據(jù)本發(fā)明的一具體實(shí)施例，用于數(shù)據(jù)集602的讀取電流比 較用于浮動(dòng)源極線組態(tài)的讀取電流是大體上未變，用于該浮動(dòng)源極線組態(tài)的讀取電流從大 約20毫安培減低至大約一毫安培，如上所說(shuō)明。圖7是解說(shuō)在一具體實(shí)施例中一種用于在一 SONOS型存儲(chǔ)器數(shù)組中減低傳遞閘極 干擾與位元線干擾的方法的一流程圖700。在圖7中，選擇一存儲(chǔ)器數(shù)組的一第一列用于一 寫(xiě)入操作，其中該第一列包括在一第一行內(nèi)的一存儲(chǔ)器單元與在一第二行內(nèi)的一存儲(chǔ)器單 元，其中該第一存儲(chǔ)器單元是連接于一第一位元線與一第一源極線之間而該第二存儲(chǔ)器單 元是連接于一第二位元線與一第二源極線之間(操作701)。在下一操作中，連接該第一位 元線至該第一源極線并連接該第二位元線至該第二源極線，其中該第一源極線是與該第一 位元線等電位而該第二源極線是與該第二位元線等電位(操作702)。接著抹除該存儲(chǔ)器數(shù) 組的該第一列(操作703)并編程該第一存儲(chǔ)器單元，同時(shí)禁止編程該第二存儲(chǔ)器單元(操 作 704)。圖8是包括依據(jù)本發(fā)明的一具體實(shí)施例的一 SONOS型存儲(chǔ)器800的處理系統(tǒng)900 的一方塊圖。在圖8中，該SONOS型存儲(chǔ)器800包括一 SONOS型存儲(chǔ)器數(shù)組801，其可能組 織成SONOS型存儲(chǔ)器單元的列及行，如上所說(shuō)明。在一具體實(shí)施例中，存儲(chǔ)器數(shù)組801可能 是一 2m+k行乘以2n_k列的存儲(chǔ)器單元數(shù)組(諸如存儲(chǔ)器單元200)，其中k是一數(shù)據(jù)字符的 位元長(zhǎng)度。存儲(chǔ)器數(shù)組801可能經(jīng)由2n_k個(gè)寫(xiě)入線(諸如寫(xiě)入線322與324)并通過(guò)2n_k個(gè) 讀取線(諸如讀取線321與323) 802A來(lái)耦合至一列解碼器及控制器802，如上所說(shuō)明。存 儲(chǔ)器數(shù)組801還可能經(jīng)由2m+k個(gè)源極線(諸如源極線311與313)并通過(guò)2m+k個(gè)位元線(諸 如位元線321與323) 803A來(lái)耦合至一行解碼器及控制器802，如上所說(shuō)明。列及行解碼器 及控制器是在此項(xiàng)技術(shù)中習(xí)知并據(jù)此本文中不作詳細(xì)說(shuō)明。行解碼器及控制器802可能包 括諸如開(kāi)關(guān)401與402的開(kāi)關(guān)以如上所說(shuō)明連接及斷開(kāi)源極線及位元線來(lái)大體上排除傳遞 閘極干擾與位元線干擾，如上所說(shuō)明。存儲(chǔ)器數(shù)組801還可耦合至此項(xiàng)技術(shù)中所習(xí)知的復(fù) 數(shù)個(gè)感測(cè)放大器804以從存儲(chǔ)器數(shù)組801中讀取k位字符。存儲(chǔ)器800還可包括命令及控 制電路805，如此項(xiàng)技術(shù)中所習(xí)知，以控制列解碼器及控制器802、行解碼器及控制器803及 感測(cè)放大器804，并還從感測(cè)放大器804接收讀取數(shù)據(jù)。存儲(chǔ)器800還可經(jīng)由一地址總線807、一數(shù)據(jù)總線808及一控制總線809來(lái)耦合至 一處理器806。例如，處理器806可能是任一類型的通用或?qū)Ｓ锰幚砥骷Ｔ谝痪唧w實(shí)施例中，列控制器802可經(jīng)組態(tài)用以選擇存儲(chǔ)器數(shù)組801的一第一列 用于一寫(xiě)入操作以及取消選擇存儲(chǔ)器數(shù)組801的一第二列用于該寫(xiě)入操作。行控制器803 可經(jīng)組態(tài)用以選擇在該第一列內(nèi)的一第一存儲(chǔ)器單元(例如單元301)用于編程以及禁止 編程在該第一列內(nèi)的一第二存儲(chǔ)器單元(例如單元302)。行控制器803可經(jīng)組態(tài)用以連 接一第一源極線至由該第一存儲(chǔ)器單元與在該存儲(chǔ)器數(shù)組的一未選定列內(nèi)的一第三存儲(chǔ) 器單元(例如單元304)所共用的一第一位元線以及在該第一位元線施加一抹除電壓，隨后在該第一位元線施加一編程電壓，其中大體上排除在該第一存儲(chǔ)器單元內(nèi)的一傳遞間極干 擾。行控制器803可經(jīng)組態(tài)用以連接一第二源極線至由該第二存儲(chǔ)器單元與在該存儲(chǔ)器數(shù) 組的一未選定列內(nèi)的一第四、已編程存儲(chǔ)器單元(例如單元304)所共用的一第二位元線以 及在該第二位元線施加一抹除電壓，隨后在該第二位元線施加一禁止電壓，其中大體上減 低在該第二存儲(chǔ)器單元內(nèi)的一傳遞間極干擾并大體上減低在該第四存儲(chǔ)器單元內(nèi)的一位 元線干擾。 盡管已參考特定范例性具體實(shí)施例說(shuō)明本發(fā)明的具體實(shí)施例，但顯然，可以對(duì)這 些具體實(shí)施例進(jìn)行各種修改及變化而不脫離隨附申請(qǐng)專利范圍中所提出的本發(fā)明具體實(shí) 施例的更廣泛精神及范疇。據(jù)此，本說(shuō)明書(shū)及圖式應(yīng) 視為解說(shuō)性，而不應(yīng)視為限制性。
權(quán)利要求
一種用于在一存儲(chǔ)器單元數(shù)組內(nèi)減低干擾的方法，其包含選擇該存儲(chǔ)器單元數(shù)組的一第一列用于一寫(xiě)入操作，該第一列包含在存儲(chǔ)器單元數(shù)組的一第一行內(nèi)的一第一存儲(chǔ)器單元與在存儲(chǔ)器單元數(shù)組的一第二行內(nèi)的一第二存儲(chǔ)器單元，其中該第一存儲(chǔ)器單元是連接于一第一位元線與一第一源極線之間而該第二存儲(chǔ)器單元是連接于一第二位元線與一第二源極線之間；連接該第一位元線至該第一源極線并連接該第二位元線至該第二源極線，其中該第一源極線是與該第一位元線等電位而該第二源極線是與該第二位元線等電位；以及抹除存儲(chǔ)器單元數(shù)組的該第一列。
2.如權(quán)利要求1的方法，其進(jìn)一步包含編程該第一存儲(chǔ)器單元并禁止該第二存儲(chǔ)器單元。
3.如權(quán)利要求2的方法，其中該第二行包括在該數(shù)組的一第二列內(nèi)的一第三存儲(chǔ)器單 元而該第一行包括在存儲(chǔ)器單元數(shù)組的該第二列內(nèi)的一第四存儲(chǔ)器單元，其中該第三存儲(chǔ) 器單元是連接于該第二位元線與該第二源極線之間而該第四存儲(chǔ)器單元是連接于該第一 位元線與該第一源極線之間。
4.如權(quán)利要求3的方法，其進(jìn)一步包含在由該第一存儲(chǔ)器單元與該第二存儲(chǔ)器單元所 共用的一第一寫(xiě)入線上施加一第一參考電壓，其中編程該第一存儲(chǔ)器單元包含在該第一位元線上施加一編程電壓，以及 禁止該第二存儲(chǔ)器單元包含在該第二位元線上施加一禁止電壓。
5.如權(quán)利要求4的方法，其進(jìn)一步包含在由該第一存儲(chǔ)器單元與該第二存儲(chǔ)器單元所共用的一第一選擇線上施加該編程電壓；在由該第三存儲(chǔ)器單元與該第四存儲(chǔ)器單元所共用的一第二寫(xiě)入線上施加該編程電 壓；以及在由該第三存儲(chǔ)器單元與該第四存儲(chǔ)器單元所共用的一第二選擇線上施加該禁止電壓。
6.如權(quán)利要求5的方法，其進(jìn)一步包含在該第一寫(xiě)入線上施加一第二參考電壓，其中 抹除該存儲(chǔ)器數(shù)組的該第一列包含在該第一位元線與該第二位元線施加一抹除電壓。
7.如權(quán)利要求6的方法，其進(jìn)一步包含 在該第二寫(xiě)入線上施加該第二參考電壓； 在該第二選擇線上施加該禁止電壓；以及 在該第一選擇線上施加一持?jǐn)嚯妷骸?br> 8.如權(quán)利要求5的方法，其中該等第一、第二、第三及第四存儲(chǔ)器單元的每一者包括一 非揮發(fā)性儲(chǔ)存電荷存儲(chǔ)器晶體管與一場(chǎng)效傳遞晶體管，該等晶體管具有連接至該編程電壓 與該抹除電壓之一者的一共同主體，該存儲(chǔ)器晶體管具有連接至一個(gè)別位元線的一汲極、 連接至一個(gè)別寫(xiě)入線的一控制間極及連接至該傳遞晶體管的一汲極的一源極，該傳遞晶體 管具有連接至一個(gè)別選擇線的一控制間極與連接至一個(gè)別源極線的一源極。
9.如權(quán)利要求8的方法，其中該存儲(chǔ)器晶體管包含一浮動(dòng)閘極晶體管與一捕獲電荷 S0N0S型晶體管之一。
10.一種裝置，其包含一存儲(chǔ)器數(shù)組，其包含以列及行配置的存儲(chǔ)器單元；以及耦合至該存儲(chǔ)器數(shù)組的一存儲(chǔ)器控制器，其包含一列控制器，其是經(jīng)組態(tài)用以選擇該存儲(chǔ)器數(shù)組的一第一列用于一寫(xiě)入操作以及取消 選擇該存儲(chǔ)器數(shù)組的一第二列，其中該第一列包含在該存儲(chǔ)器數(shù)組的一第一行內(nèi)耦合于一 第一位元線與一第一源極線之間的一第一存儲(chǔ)器單元與在該存儲(chǔ)器數(shù)組的一第二行內(nèi)耦 合于一第二位元線與一第二源極線之間的一第二存儲(chǔ)器單元；以及一行控制器，其是經(jīng)組態(tài)用以連接該第一位元線至該第一源極線以及連接該第二位元 線至該第二源極線，該行控制器進(jìn)一步經(jīng)組態(tài)用以抹除該存儲(chǔ)器數(shù)組的該第一列。
11.如權(quán)利要求10的裝置，其中該存儲(chǔ)器控制器是進(jìn)一步經(jīng)組態(tài)用以編程該第一存儲(chǔ) 器單元以及禁止編程該第二存儲(chǔ)器單元。
12.如權(quán)利要求11的裝置，其中該第二列包含耦合于該第二位元線與該第二源極線之 間的一第三存儲(chǔ)器單元與耦合于該第一位元線與該第一源極線之間的一第四存儲(chǔ)器單元。
13.如權(quán)利要求12的裝置，其中該列控制器是經(jīng)組態(tài)用以在由該第一存儲(chǔ)器單元與該第二存儲(chǔ)器單元所共用的 一第一寫(xiě)入線上施加一第一參考電壓，其中為了編程該第一存儲(chǔ)器單元，該行控制器是經(jīng)組態(tài)用以在該第一位元線上施加一 編程電壓，以及其中為了禁止該第二存儲(chǔ)器單元，該行控制器是經(jīng)組態(tài)用以在該第二位元線上施加一 禁止電壓。
14.如權(quán)利要求13的裝置，其中該列控制器是經(jīng)組態(tài)用以在由該第一存儲(chǔ)器單元與該第二存儲(chǔ)器單元所共用的一第一選擇線上以及在由該第 三存儲(chǔ)器單元與該第四存儲(chǔ)器單元所共用的一第二寫(xiě)入線上施加該編程電壓；以及在由該第三存儲(chǔ)器單元與該第四存儲(chǔ)器單元所共用的一第二選擇線上施加該禁止電壓。
15.如權(quán)利要求14的裝置，其中該列控制器是進(jìn)一步經(jīng)組態(tài)用以在該第一寫(xiě)入線上施 加一第二參考電壓，其中為了抹除該存儲(chǔ)器數(shù)組的該第一列，該行控制器是經(jīng)組態(tài)用以在 該第一位元線與該第二位元線施加一抹除電壓。
16.如權(quán)利要求15的裝置，其中該列控制器是進(jìn)一步經(jīng)組態(tài)用以在該第二寫(xiě)入線上施加該第二參考電壓；在該第二選擇線上施加該禁止電壓；以及在該第一選擇線上施加一持?jǐn)嚯妷骸?br> 17.如權(quán)利要求14的裝置，其中該等第一、第二、第三及第四存儲(chǔ)器單元的每一者包 括一非揮發(fā)性儲(chǔ)存電荷存儲(chǔ)器晶體管與一場(chǎng)效傳遞晶體管，該等晶體管具有連接至該編程 電壓與該抹除電壓之一者的一共同主體，該存儲(chǔ)器晶體管具有連接至一個(gè)別位元線的一汲 極、連接至一個(gè)別寫(xiě)入線的一控制間極及連接至該傳遞晶體管的一汲極的一源極，該傳遞 晶體管具有連接至一個(gè)別選擇線的一控制間極與連接至一個(gè)別源極線的一源極。
18.如權(quán)利要求17的裝置，其中該存儲(chǔ)器晶體管包含一浮動(dòng)閘極晶體管與一捕獲電荷 S0N0S型晶體管之一。
19.一種裝置，其包含選擇構(gòu)件，其用于在一存儲(chǔ)器數(shù)組內(nèi)選擇存儲(chǔ)器單元的一列用于一寫(xiě)入操作；以及 符合構(gòu)件，其用于使在該等存儲(chǔ)器單元的源極線上的電壓選擇性地符合在該等存儲(chǔ)器 單元的位元線上的電壓；以及編程構(gòu)件，其用于選擇性地編程并抹除在存儲(chǔ)器單元的該列內(nèi)的存儲(chǔ)器單元。
20.如權(quán)利要求19的裝置，其中用于選擇性地追蹤該等源極線電壓至該等位元線電壓 的該構(gòu)件包含用于選擇性地連接以及斷開(kāi)該等源極線至該等位元線的構(gòu)件。
全文摘要
揭示一種用于編程一存儲(chǔ)器單元數(shù)組的方法及裝置。
文檔編號(hào)G11C11/34GK101836259SQ200880105278
公開(kāi)日2010年9月15日 申請(qǐng)日期2008年9月30日 優(yōu)先權(quán)日2007年10月2日
發(fā)明者斐德列克·B·杰能, 辛西亞·拉納庫(kù)馬 申請(qǐng)人:賽普拉斯半導(dǎo)體公司