掩模式只讀存儲器及其形成方法
【專利摘要】一種掩模式只讀存儲器及其形成方法，其中形成方法包括：半導(dǎo)體襯底沿其厚度方向具有第一部分、第二部分，位于第一部分上且與第一部分接觸的第二部分，第一部分具有第一型摻雜且沿第一方向分為隔離開的若干埋線；在埋線上的第二部分中形成沿第二方向隔離開的若干二極管，二極管具有第一電極、位于第一電極上的第二電極，第一電極與埋線接觸，所第一電極具有第二摻雜且第二電極具有第二型摻雜；第二型摻雜和第一型摻雜為兩反型摻雜，第一、二方向為兩不同方向。本發(fā)明提供一種新的掩模式只讀存儲器，其形成工藝不會影響CMOS器件及其上的互連結(jié)構(gòu)的性能，新的掩模式只讀存儲器可靠性較高。
【專利說明】
掩模式只讀存儲器及其形成方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種掩模式只讀存儲器及其形成方法。
【背景技術(shù)】
[0002]在目前存儲器的類型中，只讀存儲器ROM (Read only Memory，ROM)，是能對其存儲的內(nèi)容讀出，而不能對其重新寫入的存儲器。這種存儲器一旦存入了原始信息后，在程序執(zhí)行過程中，只能將內(nèi)部信息讀出，而不能隨意重新寫入新的信息去改變原始信息。因此，通常用它存放固定不變的程序、常數(shù)以及漢字字庫，甚至用于操作系統(tǒng)的固化。
[0003]掩模式只讀存儲器(Mask ROM)為只讀存儲器的一種。現(xiàn)有的一種掩模式只讀存儲器是以MOS晶體管為存儲單元的存儲器，其工作原理為:通過對不同MOS晶體管的柵極下的溝道區(qū)選擇摻雜或不摻雜，使得MOS晶體管的閾值電壓不同，通過施加同一柵極電壓，處于工作狀態(tài)的MOS晶體管讀出數(shù)值為“1”，處于關(guān)閉狀態(tài)的MOS晶體管讀出數(shù)值為“O”。
[0004]但是，以MOS晶體管為存儲單元的掩模式只讀存儲器的缺點在于:占用面積較大，成本高；隨著集成度提高，溝道區(qū)的特征尺寸減小，容易引起短溝道效應(yīng)、熱載流子效應(yīng)、源-漏穿通等問題，造成存儲器的可靠性下降，也限制了掩模式只讀存儲器朝向較小尺寸方向發(fā)展。
[0005]為解決上述問題，現(xiàn)有技術(shù)提出另一種掩模式只讀存儲器，該掩模式只讀存儲器以pn結(jié)二極管為存儲單元。其工作原理為:在同一字線上電連接的若干二極管中，每個二極管對應(yīng)一條位線，對與位線電連接的二極管賦值為“ I ”，不與位線電連接的二極管賦值為“O”。
[0006]在該掩模式只讀存儲器形成工藝中，通常是在半導(dǎo)體襯底上形成CMOS器件之后，在互連結(jié)構(gòu)的形成過程中制作二極管。具體步驟包括:
[0007]首先，在層間介質(zhì)層中形成接觸孔，在接觸孔中填充滿非晶硅并對非晶硅進行高溫處理，以使其晶態(tài)轉(zhuǎn)化為多晶而得到多晶硅，該晶態(tài)轉(zhuǎn)化處理過程的時間較長(通常1h左右)且溫度較高(約600°C )；
[0008]接著，對多晶硅進行摻雜，得到pn結(jié)二極管，并進行退火處理以實現(xiàn)激活，退火溫度較高(約850°C?900°C )，退火時間較長(約Ih)。該工藝還存在以下缺點:該二極管形成過程中，較長時間的高溫條件會對半導(dǎo)體襯底上的CMOS器件造成消極影響，例如電性變化、器件受損等問題，導(dǎo)致器件性能不佳、可靠性下降。
[0009]因此，本發(fā)明提出一種新的掩模式只讀存儲器的形成工藝，其中該掩模式只讀存儲器是以二極管為存儲單元。

【發(fā)明內(nèi)容】

[0010]本發(fā)明解決的問題是:為解決現(xiàn)有技術(shù)存在的問題而提出一種新的以二極管為存儲單元的掩模式只讀存儲器的形成方法。
[0011]為解決上述問題，本發(fā)明提供一種掩模式只讀存儲器的形成方法，該形成方法包括:
[0012]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底沿其厚度方向具有第一部分、位于所述第一部分上且與所述第一部分接觸的第二部分，所述第一部分具有第一型摻雜，所述第一部分沿第一方向分為隔離開的若干埋線；
[0013]在所述埋線上的第二部分中形成沿第二方向隔離開的若干二極管，所述二極管具有第一電極、位于所述第一電極上的第二電極，所述第一電極與埋線接觸，所述第一電極具有第二摻雜且所述第二電極具有第二型摻雜；
[0014]所述第二型摻雜和第一型摻雜為兩反型摻雜，所述第一方向和第二方向為兩不同方向。
[0015]可選地，所述半導(dǎo)體襯底包括:第一襯底、位于所述第一襯底上的第二襯底；
[0016]所述第一部分位于所述第一襯底中；
[0017]所述第二襯底作為所述第二部分。
[0018]可選地，所述第一襯底沿其厚度方向還具有位于所述第一部分下的第三部分，所述第三部分與第一部分接觸，所述第三部分具有第二型摻雜。
[0019]可選地，在所述第一襯底中形成所述第三部分和第一部分的方法包括:
[0020]提供具有第二型摻雜的第一襯底；
[0021]對所述第一襯底進行第一型離子注入至部分厚度以形成所述第一部分，所述第一部分下方的第一襯底部分作為所述第三部分。
[0022]可選地，在對所述第一襯底進行第一型離子注入的過程中，第一型離子為As離子;
[0023]As離子注入劑量范圍為1.0el5cm 2?8.0el5cm 2，As離子能量范圍為30KeV?80KeVo
[0024]可選地，所述第一部分和第二部分的形成方法包括:
[0025]提供具有第二型摻雜的第一襯底；
[0026]在所述第一襯底中形成第一溝槽；
[0027]在所述第一溝槽底部的第一襯底中進行第一型摻雜，形成所述第一部分；
[0028]在所述第一部分上形成第二襯底。
[0029]可選地，所述第二襯底的上表面與所述第一襯底的上表面持平。
[0030]可選地，使用外延生長工藝，在所述第一襯底上形成第二襯底。
[0031]可選地，在外延生長第二襯底過程中，當使用的原料氣體為Si2H2ClJt，溫度范圍為 950°C?IlOO0C ;或者，
[0032]當使用的原料氣體為SiH4S SiHCl 3或兩者的混合氣體，溫度范圍為500 °C?900。。。
[0033]可選地，所述第二襯底為單晶硅襯底。
[0034]可選地，所述第一部分和第二部分位于同一半導(dǎo)體襯底中。
[0035]可選地，在所述第二部分中形成所述第一電極和第二電極的方法包括:
[0036]對所述第二部分進行第一型離子注入至全部厚度；
[0037]對具有第一型摻雜的第二部分進行第二型離子注入至部分厚度，形成所述第二電極，所述第二電極下方的第二部分作為所述第一電極。
[0038]可選地，對具有第一型摻雜的第二部分進行第二型離子注入過程中，當注入的離子為B離子，B離子的劑量范圍為2.0el3cm 2?2.0el4cm 2，B離子的能量范圍為15KeV?35KeV ;或者，
[0039]當注入離子為BF^離子，BF 2離子的劑量范圍為8.0el3cm 2?9.0el4cm 2，離子能量范圍為5KeV?20KeV。
[0040]可選地，所述第二部分的厚度范圍為10nm?600nm。
[0041]可選地，在所述埋線上的第二部分中形成沿第二方向若干隔離開的二極管之前或之后，在第一、二部分中形成沿所述第一方向并列排布的若干第一隔離結(jié)構(gòu)，和在所述第二部分中形成沿所述第二方向并列排布的若干第二隔離結(jié)構(gòu)；
[0042]相鄰兩所述第一隔離結(jié)構(gòu)之間具有一條埋線，相鄰兩所述第二隔離結(jié)構(gòu)之間具有一個二極管。
[0043]可選地，所述第一隔離結(jié)構(gòu)的形成方法包括:
[0044]在所述第一部分和第二部分中形成第二溝槽；
[0045]在所述第二溝槽側(cè)壁和底部形成襯墊層；
[0046]在所述第二溝槽中填充滿隔離材料。
[0047]可選地，在所述第一部分和第二部分中形成第二溝槽的方法包括:
[0048]在所述第二部分上形成圖形化的掩模層，定義出第二溝槽的位置；
[0049]以所述圖形化的掩模層為掩模，刻蝕第一、二部分形成第二溝槽；
[0050]去除所述圖形化的掩模層。
[0051]可選地，所述第二溝槽向下伸出第一部分至下方的半導(dǎo)體襯底中；
[0052]在形成所述襯墊層之后，在所述第二溝槽底部的半導(dǎo)體襯底中形成具有第二型摻雜的擴散區(qū)，所述擴散區(qū)用于隔離所述埋線與下方的半導(dǎo)體襯底。
[0053]可選地，在所述第二溝槽底部的半導(dǎo)體襯底中形成擴散區(qū)的方法包括:
[0054]以所述圖形化的掩模層為掩模，對所述第二溝槽的底部進行第二型離子注入；
[0055]使用推阱工藝，使所述第二溝槽的底部中注入的第二型離子在半導(dǎo)體襯底中擴散形成所述擴散區(qū)。
[0056]可選地，相鄰兩擴散區(qū)相互接觸。
[0057]可選地，所述隔離材料包括:多晶硅層及位于所述多晶硅層上的介電材料層。
[0058]可選地，在形成沿所述第一方向并列排布的若干第一隔離結(jié)構(gòu)之前或之后，在所述埋線上形成沿所述第二方向排布的若干第二隔離結(jié)構(gòu)。
[0059]可選地，還包括:在所述第二部分上方形成字線和位線；
[0060]所述字線與所述埋線電連接，所述位線沿所述第一方向可選擇地與所有第二電極電連接。
[0061]可選地，在所述第二部分中形成第一電極時，還在每個所述埋線上的第二部分中形成與所有二極管隔離且具有第一型摻雜的引線區(qū)，所述引線區(qū)與埋線接觸；
[0062]所述字線通過引線區(qū)與埋線電連接。
[0063]可選地，所述半導(dǎo)體襯底分為第一區(qū)和第二區(qū)，所述第一區(qū)為形成掩模式只讀存儲器的區(qū)域，所述第二區(qū)為形成MOS晶體管的區(qū)域；
[0064]在所述第一區(qū)形成所述掩模式只讀存儲器之后、或在形成所述掩模式只讀存儲器的過程中，還在所述第二區(qū)的第二部分上形成MOS晶體管。
[0065]可選地，在同一步驟中形成:位于所述第一區(qū)的第二部分中的所述第一電極，和位于所述第二區(qū)的第二部分中的阱區(qū)；
[0066]在所述第二部分中形成所述第一電極和阱區(qū)之后，在所述阱區(qū)上形成柵極；
[0067]在同一步驟中形成:位于所述一區(qū)的所述第二電極和位于所述柵極兩側(cè)的阱區(qū)中的源極和漏極。
[0068]可選地，在形成所述MOS晶體管后，在同一步驟中形成:所述互連結(jié)構(gòu)、與所述埋線電連接的字線、和可選擇地與所述第二電極電連接的位線。
[0069]本發(fā)明還提供一種掩模式只讀存儲器，該掩模式只讀存儲器包括:
[0070]半導(dǎo)體襯底，沿厚度方向具有第一部分、位于所述第一部分上且與所述第一部分接觸的第二部分，所述第一部分具有第一型摻雜，所述第一部分沿第一方向分為隔離開的若干埋線；
[0071]位于所述埋線上的第二部分中、且沿第二方向隔離的若干二極管，所述二極管具有第一電極、位于所述第一電極上的第二電極，所述第一電極與埋線接觸，所述第一電極具有第二摻雜且所述第二電極具有第二型摻雜；
[0072]所述第二型摻雜和第一型摻雜為兩反型摻雜，所述第一方向和第二方向為兩不同方向。
[0073]可選地，所述半導(dǎo)體襯底包括:第一襯底、位于所述第一襯底上的第二襯底；
[0074]所述第一部分位于所述第一襯底中；
[0075]所述第二襯底作為所述第二部分。
[0076]可選地，所述半導(dǎo)體襯底沿其厚度方向還具有位于所述第一部分下的第三部分，所述第三部分與第一部分接觸，所述第三部分具有第二型摻雜。
[0077]可選地，在所述第一襯底中形成有第一溝槽；
[0078]所述第一部分位于所述第一溝槽底部的第一襯底中；
[0079]所述第二襯底位于第一部分上。
[0080]可選地，所述第二襯底的上表面與所述第一襯底的上表面持平。
[0081 ] 可選地，所述第二襯底為單晶硅襯底。
[0082]可選地，所述第一部分和第二部分位于同一半導(dǎo)體襯底中。
[0083]可選地，所述第二部分的厚度范圍為10nm?600nmo
[0084]可選地，在所述第一部分和第二部分中形成有沿所述第一方向并列排布的若干第一隔離結(jié)構(gòu)，和在所述第二部分中形成有沿所述第二方向并列排布的若干第二隔離結(jié)構(gòu)；
[0085]相鄰兩所述第一隔離結(jié)構(gòu)之間具有一條埋線，相鄰兩所述第二隔離結(jié)構(gòu)之間具有一個二極管。
[0086]可選地，所述第一隔離結(jié)構(gòu)包括:
[0087]位于所述第一部分和第二部分中的第二溝槽；
[0088]位于所述第二溝槽側(cè)壁和底部的襯墊層；
[0089]填充滿所述第二溝槽的隔離材料。
[0090]可選地，所述第一隔離結(jié)構(gòu)向下伸出第一部分至下方的半導(dǎo)體襯底中；
[0091]在所述第一隔離結(jié)構(gòu)底部的半導(dǎo)體襯底中形成有擴散區(qū)，所述擴散區(qū)具有第二型摻雜，用于隔離所述埋線與下方的半導(dǎo)體襯底。
[0092]可選地，相鄰兩所述擴散區(qū)相互接觸。
[0093]可選地，所述隔離材料包括:多晶硅層及位于所述多晶硅層上的介電材料層。
[0094]可選地，還包括:
[0095]位于所述第二部分和第一、二隔離結(jié)構(gòu)上方的字線和位線；
[0096]所述字線與所述埋線電連接，所述位線沿所述第一方向可選擇地與下方所有第二電極電連接。
[0097]可選地，在所述埋線上的第二部分中還形成有具有第一型摻雜的引線區(qū)，所述引線區(qū)與埋線接觸電連接且沿第二方向與所有二極管隔離；
[0098]所述字線通過引線區(qū)與埋線電連接。
[0099]可選地，所述半導(dǎo)體襯底分為第一區(qū)和第二區(qū)，在所述第一區(qū)形成有所述掩模式只讀存儲器，在所述第二區(qū)形成有MOS晶體管。
[0100]可選地，所述MOS晶體管包括:位于所述第二區(qū)的第二部分中且具有第一型摻雜的阱區(qū)；
[0101]位于所述阱區(qū)上的柵極；
[0102]位于所述柵極兩側(cè)阱區(qū)中且具有第二型摻雜的源極和漏極。
[0103]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0104]首先，與現(xiàn)有以二極管為存儲單元的掩模式只讀存儲器形成工藝相比，本方案的掩模式只讀存儲器形成于半導(dǎo)體襯底中，得到一種新的掩模式只讀存儲器。
[0105]其次，由于本方案的掩模式只讀存儲器形成于半導(dǎo)體襯底中，無需進行晶態(tài)轉(zhuǎn)化的高溫處理工藝。這樣，掩模式只讀存儲器形成工藝的條件，如高溫條件，不會干擾半導(dǎo)體襯底上的CMOS器件形成工藝，不會影響CMOS器件及其上的互連結(jié)構(gòu)的性能，CMOS器件具有較佳性能且可靠性較高。
[0106]而且，本實施例的掩模式只讀存儲器以二極管為基本存儲單元，二極管與MOS晶體管相比較特征尺寸小，掩模式只讀存儲器能夠滿足未來集成度較高的需求，并不會出現(xiàn)MOS晶體管的短溝道效應(yīng)、熱載流子效應(yīng)、源-漏穿通等問題，提升存儲器的可靠性。
【附圖說明】
[0107]圖1?圖14是本發(fā)明第一實施例的掩模式只讀存儲器在形成過程各個階段的示意圖；
[0108]圖15?圖22是本發(fā)明第二實施例的掩模式只讀存儲器在形成過程各個階段的示意圖；
[0109]圖23?圖26是本發(fā)明第三實施例的掩模式只讀存儲器在形成過程各個階段的示意圖。
【具體實施方式】
[0110]本發(fā)明提供一種以二極管為存儲單元的掩模式只讀存儲器及其形成方法。
[0111]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0112]第一實施例
[0113]參照圖1，提供第一襯底I，第一襯底I具有第二型摻雜。
[0114]在本實施例中，第二型摻雜為P型摻雜。在其他實施例中，第二型摻雜還可為N型摻雜。
[0115]通過離子注入工藝，在第一襯底I中形成第二型摻雜。在該過程中，第二型離子為B、BF2、In中的一種或多種，以B為例，其劑量范圍為2.0el3cm2?2.0el4cm 2，該劑量范圍使第一襯底I為低濃度摻雜而具有高電阻，防止第一襯底I漏電；注入離子能量范圍為5KeV?15KeV，該能量范圍確保離子到達第一襯底I中的所需深度。
[0116]在本實施例中，第一襯底I可以為硅襯底，也可以是鍺、鍺硅、砷化鎵襯底或絕緣體上硅襯底。本領(lǐng)域技術(shù)人員可以根據(jù)需要選擇第一襯底I的類型，因此第一襯底I的類型不應(yīng)成為限制本發(fā)明的保護范圍的特征。本實施例中的第一襯底I為硅襯底，因為在硅襯底上實施本技術(shù)方案要比在其他類型襯底上實施本技術(shù)方案成本低。
[0117]參照圖2，首先，對第一襯底I進行第一型離子注入至部分厚度，遭到第一型離子摻雜的第一襯底部分反型而形成具有第一型摻雜的第一部分12，第一部分12下方的第一襯底部分作為第三部分11，第二型摻雜與第一型摻雜為兩反型摻雜。
[0118]第一部分12用于形成埋線，埋線上將形成掩模式只讀存儲器的若干二極管存儲單元，二極管位于下方的電極與埋線電連接，且通過埋線接出。而且，第一部分12與第三部分11之間形成PN結(jié)，防止二極管向第三部分11中漏電。
[0119]在本實施例中，第二型離子為P型離子，第一型離子為N型離子。第一型離子為As,P,Sb中的一種或兩種，以As為例，注入劑量范圍為1.0el5cm2?8.0el5cm 2，第一部分12相比于第三部分11為重摻雜，摻雜濃度高，以降低其電阻，實現(xiàn)快速的信號傳輸速度；注入離子能量范圍為30KeV?80KeV，以使As離子到達至所需深度。
[0120]在其他示例中，還可以是:第二型離子為N型離子且第一型離子為P型離子。
[0121]接著，進行高溫退火處理，以激活第一部分12中摻雜的第一型離子。在退火過程中，溫度范圍為950°C?1150°C，使得第一型離子被激活；退火時間范圍為1s?120min，使第一部分12中的摻雜充分激活。
[0122]參照圖3，在第一襯底I上形成第二襯底2，第二襯底2與第一部分12接觸，第二襯底2為形成二極管的區(qū)域。
[0123]在本實施例中，使用外延生長(Epitaxy，Epi)工藝，如選擇性外延生長或非選擇性外延生長，在第一部分12上形成第二襯底2。外延生長工藝，使第二襯底2沿特定方向生長，第二襯底2與第一襯底I具有完全相同的晶格結(jié)構(gòu)，兩者之間牢固地結(jié)合在一起。
[0124]例如，第一襯底I為單晶硅襯底，第二襯底2亦為單晶硅材料。在現(xiàn)有的以二極管為存儲單元的掩模式只讀存儲器中，二極管的材料為多晶硅，多晶硅的原子結(jié)構(gòu)呈無序排列，其狀態(tài)不穩(wěn)定，二極管在工作時會出現(xiàn)載流子漂移現(xiàn)象，導(dǎo)致二極管存在較大反向漏電流，造成不能正確讀取存儲器數(shù)據(jù)。與之相比，本實施例使用單晶硅來形成二極管，單晶硅相比于多晶硅，其原子結(jié)構(gòu)為有序排列，狀態(tài)穩(wěn)定，單晶硅制造的二極管在工作時具有較高驅(qū)動電流，不會出現(xiàn)載流子漂移現(xiàn)象，能夠極大減小反向漏電流，確保能夠正常讀取存儲器數(shù)據(jù)。
[0125]具體地，外延生長工藝可以是:化學(xué)氣相外延生長或分子束外延生長(MolecularBeam Epitaxy，MBE)?；瘜W(xué)氣相外延生長是在化學(xué)氣相沉積系統(tǒng)中進行。
[0126]分子束外延生長工藝在超高真空條件下，對裝有含有硅的原料的爐子加熱而產(chǎn)生硅蒸氣，硅蒸氣經(jīng)小孔準直后形成的原子束或分子束沿直線方向直接噴射到適當溫度的第一襯底I的表面，同時控制原子束或分子束對第一襯底I的表面進行掃描，就可使娃在第一襯底I表面沿晶向逐層生長，直至形成第二襯底2。
[0127]在本實施例中，使用化學(xué)氣相外延生長?？梢允?在高溫條件下進行第二襯底2的選擇性外延生長工藝，其中溫度范圍為950°C?1100°C，使用的原料氣體為Si2H2Cl213
[0128]還可以是:在低溫條件下選擇性外延生長第二襯底2，溫度范圍為500°C?900°C，使用的原料氣體為SiH4S SiHCl 3或兩者的混合氣體。在低溫條件下，可避免第一部分12中的第一型摻雜沿平行于第一襯底I上表面方向擴散，防止CMOS器件形成區(qū)域遭到第一型離子摻雜。另外，低溫條件還防止第一部分12中的第一型摻雜向下方的第三部分11中擴散，防止第三部分11濃度減小和/或深度變淺而引起漏電問題。
[0129]在本實施例中，第二襯底2的厚度范圍為10nm?600nm，第二襯底2的厚度等于二極管沿P極到N極方向的長度。
[0130]參照圖4和圖5，圖4為掩模式只讀存儲器的平面視圖，圖5為圖4沿CC方向的剖面圖，在第二襯底2上形成圖形化的掩模層3，圖形化的掩模層3定義出第二溝槽的位置，圖形化的掩模層3的材料為光刻膠或其他掩模材料。
[0131]接著，以圖形化的掩模層3為掩模，刻蝕第二襯底2、第一部分12形成沿第一方向A并列排布的若干第二溝槽4，其中第二溝槽4還向下伸出第一部分12至第三部分11中，第二溝槽4的深度范圍大于等于0.4 μ m。其中第一方向A為位線延伸方向，第二溝槽4的深度能夠提供較佳的隔離效果。如果第二溝槽4的深度小于0.4 μ m，后續(xù)第一隔離結(jié)構(gòu)深度較淺，第一隔離結(jié)構(gòu)沿第一方向A兩側(cè)的二極管會出現(xiàn)信號串擾問題。
[0132]之后，在第二溝槽4的側(cè)壁和底部形成襯墊層5，襯墊層5的材料為氧化硅，在后續(xù)隔離材料沉積過程中，用于改善隔離材料與第二溝槽4側(cè)壁和底部的界面特性，襯墊層5緊密粘附在第二溝槽4的側(cè)壁和底部，隔離材料緊密粘附在襯墊層5上，防止隔離材料松動；
[0133]參照圖6，以圖形化的掩模層3為掩模，對第二溝槽4的底部進行第二型離子注入，第二型離子位于第二溝槽4底部的襯墊層及第三部分中。之后使用推阱工藝，使襯墊層和第三部分中的第二型離子穿過襯墊層向第三部分11中擴散而形成擴散區(qū)110，擴散區(qū)110用于隔離埋線與下方的第三部分11。其中第二型離子注入過程中的原料為B或BF2。
[0134]以B為例，在離子注入過程中，其劑量范圍為5.0el3cm 2?8.0el4cm 2，以形成較高濃度的摻雜，為后續(xù)形成擴散區(qū)提供足夠劑量的摻雜離子，注入離子的能量范圍為5KeV?15KeV，以提供足夠的能量使離子在襯墊層和第三部分中形成有效穿透；
[0135]推阱工藝又稱離子驅(qū)入法，在高溫條件下，第二型離子會在半導(dǎo)體襯底中擴散，其中相鄰兩擴散區(qū)110可以相互接觸，起到更好的隔離效果。擴散區(qū)110的摻雜濃度大于第三部分11中的摻雜濃度，防止相鄰兩二極管之間發(fā)生信號串擾，還防止二極管與第一襯底之間發(fā)生漏電問題。
[0136]參照圖7和圖8，圖7為掩模式只讀存儲器在形成過程的平面視圖，圖8為圖7沿DD方向的剖面圖，在第二溝槽4 (請參照圖6)中填充滿隔離材料。至此，在第二襯底2和部分厚度的第一部分中形成沿第一方向A并列排布的若干第一隔離結(jié)構(gòu)6。
[0137]第一隔離結(jié)構(gòu)6為深溝槽隔離結(jié)構(gòu)，相鄰兩第一隔離結(jié)構(gòu)6之間的第一部分作為埋線120，若干埋線120沿第一方向A并列排布，第一隔離結(jié)構(gòu)6將相鄰兩埋線120絕緣隔離。另外，相鄰兩埋線120與下方的擴散區(qū)110構(gòu)成寄生三極管，進一步避免兩埋線120之間發(fā)生信號串擾。
[0138]在本實施例中，第一隔離結(jié)構(gòu)6的隔離材料包括:多晶硅層60、位于多晶硅層60上的介電材料層61，多晶硅層60未摻雜而起到絕緣隔離效果。介電材料層61位于多晶硅6上，用來防止后續(xù)工藝步驟在多晶硅層60上表面形成摻雜而使其導(dǎo)電，介電材料層61的材料為氧化硅或其他介電材料。由于第二溝槽深寬比較大，多晶硅相比于介電材料具有良好的溝槽填充能力，且致密性好，不僅能夠牢固粘附在第二溝槽側(cè)壁和底部的襯墊層上，還具有較好的致密性。
[0139]具體地，在第二溝槽中形成第一隔離結(jié)構(gòu)的方法包括:
[0140]在第二溝槽中和圖形化的掩模層上形成隔離材料，隔離材料填充滿第二溝槽；
[0141]使用化學(xué)機械研磨工藝對隔離材料進行平坦化，至圖形化的掩模層上表面露出，繼續(xù)研磨高于第二襯底2上表面的圖形化的掩模層、隔離材料和襯墊層，在第二溝槽中形成第一隔離結(jié)構(gòu)6。在該過程中，圖形化的掩膜層被去除。
[0142]參照圖9?圖10，圖9為掩模式只讀存儲器在形成過程中的平面視圖，圖10為圖9沿EE方向剖面圖，在第二襯底2中形成第二隔離結(jié)構(gòu)7，第二隔離結(jié)構(gòu)7為淺溝槽隔離結(jié)構(gòu)。在埋線120上，若干第二隔離結(jié)構(gòu)7沿第二方向B并列排布，相鄰兩第二隔離結(jié)構(gòu)7之間的第二部分作為存儲區(qū)8，存儲區(qū)8為一個二極管形成區(qū)域。其中，第一方向A與第二方向B為兩不同方向，相互垂直，第二方向B為掩模式只讀存儲器的字線方向。
[0143]本實施例中，先形成第一隔離結(jié)構(gòu)6，以定義出埋線120 ;再形成第二隔離結(jié)構(gòu)7，以定義出存儲區(qū)8。在其他實施例中，還可以是:先形成第二隔離結(jié)構(gòu)，以定義出存儲區(qū)；再形成第一隔離結(jié)構(gòu)，以定義出埋線。
[0144]至此，若干存儲區(qū)8沿第一方向A呈行排列且沿第二方向B呈列排列。沿第一方向A相鄰的兩存儲區(qū)8通過第一隔離結(jié)構(gòu)6隔離，沿第二方向B相鄰的兩存儲區(qū)8通過第二隔離結(jié)構(gòu)7隔離。存儲區(qū)8用于形成二極管，以作為掩模式只讀存儲器的存儲單元。
[0145]在本實施例中，第二隔離結(jié)構(gòu)7的形成方法包括:
[0146]在第二襯底2上形成圖形化的掩模層(圖中未示出);
[0147]以圖形化的掩模層為掩模，刻蝕第二襯底2形成溝槽；
[0148]在溝槽側(cè)壁和底部形成襯墊層70 ;
[0149]在溝槽中填充滿介電材料，如氧化硅，在溝槽中形成第二隔離結(jié)構(gòu)7。
[0150]在本實施例中，第二隔離結(jié)構(gòu)7的深度等于第二襯底2的厚度。在其他實施例中，還可以是:第二隔離結(jié)構(gòu)的深度大于第二襯底2的厚度，第二隔離結(jié)構(gòu)從第二襯底向下伸出至第一部分中。
[0151]參照圖11和圖12，圖11為掩模式只讀存儲器在形成階段沿第一方向A的剖面圖，圖12為掩模式只讀存儲器在形成階段沿第二方向B的剖面圖，在存儲區(qū)8中形成二極管，包括第一電極81、位于第一電極81上的第二電極82，第一電極81具有第一型摻雜，與下方的埋線120接觸電連接，第二電極82具有第二型摻雜。這樣，第一電極81和第二電極82組成一個二極管，作為存儲單元。
[0152]在本實施例中，在存儲區(qū)8中形成第一電極81和第二電極82的方法包括:首先，對第二襯底2進行第一型離子注入形成第一型摻雜；之后，對具有第一型摻雜的第二襯底進行第二型離子注入至部分厚度，使得該區(qū)域的第二襯底中的摻雜反型而形成第二電極82，第二電極82下方的第二襯底部分作為第一電極81。
[0153]第二電極82相比于下方的埋線120為輕摻雜，摻雜濃度低而具有高電阻，有利于電信號向埋線120傳輸。在其他實施例中，還可以是:進行高溫處理，促使埋線中的第一型摻雜向上方擴散至目標厚度。
[0154]在本實施例中，對第二襯底2進行第二型離子注入形成第二電極82過程，第二型離子的原料為B、BF2, In中的一種或多種。其中，以B離子為例，注入劑量范圍為2.0el3cm2?2.0el4cm 2，以得到第二電極82中所需摻雜濃度，第二電極82中的摻雜為重摻雜離子的能量范圍為15KeV?35KeV，確保B離子向下到達目標深度。以BF2的離子為例，注入劑量范圍為8.0el3cm 2?9.0el4cm 2，離子能量范圍為5KeV?20KeV。1^2相比于B的分子量更大，有助于第二襯底2表面非晶化。
[0155]本實施例第一電極81及其上的第二電極82構(gòu)成一個二極管。上述第一電極81和第二電極82中的摻雜劑量范圍和注入離子能量范圍，可確保二極管正常工作且具有較高驅(qū)動電流。由于第一電極81為N型摻雜，第二電極82為P型摻雜，因此在第二電極82加高電位且第一電極81加低電位，二極管導(dǎo)通。
[0156]以B為例，如果第二電極82的摻雜劑量小于1.0el5cm2，或者第二電極82形成過程中離子能量較小而導(dǎo)致其深度較淺，第一電極81的驅(qū)動能力下降，還可能出現(xiàn)二極管反向穿通，導(dǎo)致二極管不能正常啟動；如果第二電極82的摻雜劑量大于2.0eHcm2，或者第二電極82形成過程中離子能量較大而導(dǎo)致其深度較深，很容易出現(xiàn)二極管正向穿通，即使不通電，該二極管也會導(dǎo)通，導(dǎo)致存儲失效。
[0157]現(xiàn)有的以二極管為存儲單元的掩模式只讀存儲器形成工藝中，需要對接觸孔中的多晶硅進行離子注入，注入窗口較小，注入難度增加。在本實施例中，第一、二隔離結(jié)構(gòu)可起到掩模作用，注入窗口很大，注入工藝能得到精確控制。
[0158]繼續(xù)參照圖12，在對位于存儲區(qū)8的第二襯底進行第一型離子注入時，還包括:沿第二方向B，對埋線120上的第二襯底與所有二極管隔離的區(qū)域進行第一型離子注入以作為引線區(qū)83，后續(xù)字線將通過引線區(qū)83與埋線120電連接。在對位于存儲區(qū)8的第二襯底進行第二型離子注入形成第一電極81后，還包括:對引線區(qū)83進行第一型離子注入以形成重摻雜，作為接線電極。
[0159]在本實施例中，對引線區(qū)83進行第一型離子注入過程中，第一型離子為P、As、Sb中的一種或多種。以As為例，在注入過程中，其劑量范圍為1.0el5cm2?8.0el5cm 2，加上之前引線區(qū)83中的摻雜濃度，這進一步增加了引線區(qū)83的摻雜濃度；注入離子的能量范圍為15KeV?65KeV，在該能量范圍下，As的擴散深度能夠達到目標深度。
[0160]需要說明的是，在本實施例中，在形成第一、二隔離結(jié)構(gòu)之后，再形成第一、二電極。在其他實施例中，還可以是:在形成第一、二電極后，再形成第一、二隔離結(jié)構(gòu)。這樣，注入窗口會很大，可精確控制離子注入工藝參數(shù)。
[0161]另外，本實施例中，第二襯底外延生長在第一襯底上。作為變形例還可以是:提供具有第二型摻雜的半導(dǎo)體襯底；對半導(dǎo)體襯底進行第一型摻雜至部分厚度，該部分半導(dǎo)體襯底反型形成第一摻雜區(qū)，第一摻雜區(qū)下的半導(dǎo)體襯底部分作為第三部分；接著對第一摻雜區(qū)進行第一型摻雜至部分厚度，該部分第一摻雜區(qū)作為第二摻雜區(qū)，第二摻雜區(qū)下的第一摻雜區(qū)部分作為第一部分，第一部分上的第一摻雜區(qū)部分作為第二部分。
[0162]之后對第二部分進行第二型摻雜至部分深度，該部分第二摻雜區(qū)作為第二電極，第二電極下的第二部分作為第一電極。
[0163]參照圖13和圖14，圖13為掩模式只讀存儲器沿第一方向A的剖面圖，圖14為掩模式只讀存儲器沿第二方向B的剖面圖，在第二襯底2上形成層間介質(zhì)層9，之后形成位于層間介質(zhì)層9中且沿第一方向A延伸的位線10、和位于層間介質(zhì)層9上且沿第二方向B延伸的字線20，字線20位于位線10上方且兩者交叉排列；
[0164]位線10通過導(dǎo)電插塞11與第二電極82電連接；
[0165]每條字線20通過引線區(qū)83與一條埋線120電連接。
[0166]字線20和位線10的形成方法包括:
[0167]在第二襯底2上沉積第一層間介質(zhì)層；
[0168]在第一層間介質(zhì)層中形成通孔，接觸孔露出與位線10電連接的第二電極82，之后在接觸孔中填充滿導(dǎo)電材料如W，作為導(dǎo)電插塞11以與第二電極82電連接，引線區(qū)83上也形成有與之電連接的導(dǎo)電插塞11 ;
[0169]在第一層間介質(zhì)層上形成第二層間介質(zhì)層；
[0170]在第二層間介質(zhì)層中形成沿第二方向B并列排布的若干溝槽，每個溝槽沿第一方向A露出若干導(dǎo)電插塞11上表面，之后在溝槽中填充滿導(dǎo)電材料如銅，作為位線10，位線10與若干導(dǎo)電插塞11電連接，在形成位線10時還形成與位線10同層且與引線區(qū)83接觸電連接的金屬線12，在其他實施例中，還可以通過雙大馬士革工藝在同一工藝步驟中形成導(dǎo)電插塞與之電連接的位線10 ;
[0171]之后，請參考位線10的形成方法，在第二層間介質(zhì)層上形成第三層間介質(zhì)層、及位于第三層間介質(zhì)層中且與引線區(qū)83接觸電連接的導(dǎo)電插塞21、和位于第三層間介質(zhì)層上且與導(dǎo)電插塞21電連接的字線20。第一、二、三層間介質(zhì)層共同作為層間介質(zhì)層9。
[0172]至此，制造得到掩模式只讀存儲器，若干存儲單元呈陣列排布。其中，參照圖13，每條位線10沿第一方向A選擇性地與某些埋線120上的第二電極82電連接，而與另外某些埋線120上的第二電極82不電連接。例如第二電極82a、82b和82d分別通過導(dǎo)電插塞11與同一位線10電連接。參照圖14，沿第二方向B，在同一埋線120上，第二電極82e與位線1a電連接，第二電極82f與位線1b電連接，第二電極82g與位線1c不電連接。
[0173]掩模式只讀存儲器的工作原理為:對于與位線10電連接的第二電極82可被賦值為“1”，對于未與位線10電連接的第二電極82被賦值為“0”，或者相反。字線20接低電平，以保持各個存儲單元的數(shù)據(jù)被存儲。
[0174]參照圖13，當一條位線10接高電平，第二電極82a、82b、82d所對應(yīng)的二極管分別正向?qū)?，通過該二極管所對應(yīng)的字線10讀出數(shù)值“ I ”，而通過第二電極82c所在二極管輸出數(shù)值“0”，該位線10上的存儲信息為“1101” ；
[0175]參照圖14，沿同一字線20，第二電極82e、82f、82g分別與不同位線電連接，當位線10a、10b、1c上分別接高電平，該字線20上的存儲信息為“110”。
[0176]首先，與現(xiàn)有以二極管為存儲單元的掩模式只讀存儲器形成工藝相比，本實施例的掩模式只讀存儲器形成于半導(dǎo)體襯底中，得到一種新的掩模式只讀存儲器。
[0177]其次，由于本實施例的掩模式只讀存儲器形成于半導(dǎo)體襯底中，因此可在形成掩模式只讀存儲器之后，再形成CMOS器件，其中CMOS器件可組成掩模式只讀存儲器的外圍電路，以與掩模式只讀存儲器之間傳輸數(shù)據(jù)。這樣，掩模式只讀存儲器形成工藝的條件，如高溫條件，不會干擾CMOS器件的形成工藝，不會影響CMOS器件及其上的互連結(jié)構(gòu)的性能，CMOS器件具有較佳性能且可靠性較高。
[0178]而且，本實施例的掩模式只讀存儲器以二極管為基本存儲單元，二極管與MOS晶體管相比較特征尺寸小，掩模式只讀存儲器能夠滿足未來集成度較高的需求，并不會出現(xiàn)MOS晶體管的短溝道效應(yīng)、熱載流子效應(yīng)、源-漏穿通等問題，提升存儲器的可靠性。
[0179]除此之外，在形成本實施例的掩模式只讀存儲器過程中，形成CMOS器件，掩模式只讀存儲器的形成工藝與傳統(tǒng)的CMOS工藝也具有一定兼容性，具體請見第二實施例。
[0180]第二實施例
[0181]參照圖15，提供第一襯底10，第一襯底10具有第一區(qū)I和第二區(qū)II，第一區(qū)I為形成掩模式只讀存儲器的區(qū)域，第二區(qū)II為形成MOS晶體管的區(qū)域，在第一區(qū)I的第一襯底包括:第三部分11、位于第三部分11上的第一部分12，第一部分12與第三部分11接觸，第三部分11具有第二型摻雜且第一部分12具有第一型摻雜，第一、二摻雜的類型相反；
[0182]參照圖16，在同一工藝步驟中，在第一區(qū)I和第二區(qū)II形成第二襯底20，第二襯底20覆蓋第一襯底10。
[0183]參照圖17，在第二襯底20、第一部分12和部分深度的第三部分11中形成第一隔離結(jié)構(gòu)60，第一隔離結(jié)構(gòu)60將第一區(qū)I和第二區(qū)II隔離，第一隔離結(jié)構(gòu)60的形成工藝可參考第一實施例中第一隔離結(jié)構(gòu)的形成工藝
[0184]參照圖18，在第二襯底20中位于第一區(qū)I的第二隔離結(jié)構(gòu)70和位于第二區(qū)II的第三隔離結(jié)構(gòu)71，相鄰兩第二隔離結(jié)構(gòu)70之間為掩模式只讀存儲器的二極管形成區(qū)域，相鄰兩三隔離結(jié)構(gòu)71之間為MOS晶體管形成區(qū)域。第二、三隔離結(jié)構(gòu)在同一步驟中形成，可參考第一實施例中第二隔離結(jié)構(gòu)的形成工藝。
[0185]參照圖19，在第一區(qū)I的第二襯底20中進行第一型摻雜以形成摻雜區(qū)21。通常，在同一襯底上形成的CMOS器件包括:第一型MOS晶體管和第二型MOS晶體管。其中，可在同一步驟中形成摻雜區(qū)21和第二型MOS晶體管所在第二襯底中的阱區(qū)22。
[0186]當在第二襯底上還要形成第一型MOS晶體管時，在形成摻雜區(qū)之前或之后，在第二襯底中進行第二型摻雜以形成阱區(qū)。其中第一摻雜類型和第二摻雜類型相反，第一、二型MOS晶體管為兩反型晶體管。
[0187]之后，在同一步驟中進行高溫退火以激活摻雜區(qū)21和阱區(qū)22中的摻雜離子。
[0188]在現(xiàn)有技術(shù)的接掩模式只讀存儲器形成過程中，高溫退火工藝會促使CMOS器件區(qū)域的摻雜擴散而改變摻雜區(qū)域的濃度和深度，例如阱區(qū)中的摻雜向下方的半導(dǎo)體襯底中擴散，進而改變CMOS器件的電性。與現(xiàn)有技術(shù)相比，在本實施例中，阱區(qū)22與摻雜區(qū)21處于同一退火過程中，因此可確保阱區(qū)22中的摻雜濃度和深度符合預(yù)先設(shè)計。
[0189]參照圖20，對摻雜區(qū)21 (參照圖19)中的二極管形成區(qū)域進行部分深度的第二型摻雜，該部分摻雜區(qū)反型形成第二電極212，其下的摻雜區(qū)部分作為第一電極211，第二電極212和其下的第一電極211構(gòu)成一個二極管。對第二電極212和第一電極211的形成工藝，請參考第一實施例關(guān)于第一、二電極的形成工藝的內(nèi)容。
[0190]在形成第二電極212后，對第二電極212進行高溫退火以激活第二電極212中的摻雜。由于該退火過程中的溫度不太高，因此不會影響阱區(qū)22中的摻雜濃度和深度。
[0191]參照圖21，在第一區(qū)I形成二極管后，在第二區(qū)II形成位于阱區(qū)22上的柵極30。
[0192]參照圖22，在同一步驟中，對位于第一區(qū)I中埋線120'上的摻雜區(qū)進行第一型摻雜以形成引線區(qū)23，和對位于第二區(qū)II中柵極30兩側(cè)的阱區(qū)22進行第一型摻雜，形成源極220和漏極221。后續(xù)工藝的字線通過引線區(qū)23與埋線12(V電連接。
[0193]之后，在同一步驟中形成:電連接CMOS器件的互連結(jié)構(gòu)和電連接連接掩模式只讀存儲器的字線和位線。
[0194]從第二實施例的方案可知，本發(fā)明的掩模式只讀存儲器的形成方法與傳統(tǒng)的CMOS器件形成工藝具有較好的兼容性，在形成掩模式只讀存儲器的步驟中，在同一半導(dǎo)體襯底上形成包括CMOS器件的外圍電路，實現(xiàn)掩模式只讀存儲器的規(guī)?；a(chǎn)。這可簡化工藝步驟，提高生產(chǎn)效率，降低生產(chǎn)成本。
[0195]第三實施例
[0196]參照圖23，提供第一襯底100，第一襯底100具有第二型摻雜，第一襯底100包括第一區(qū)I和第二區(qū)II，第一區(qū)I為掩模式只讀存儲器形成區(qū)域，第二區(qū)II為MOS晶體管形成區(qū)域；
[0197]在第一襯底100上形成圖形化的掩模層102，圖形化的掩模層102定義出位于第一區(qū)I的第一溝槽101，第一溝槽101為掩模式只讀存儲器的形成區(qū)域；
[0198]以圖形化的掩模層102為掩模，刻蝕第一襯底100至部分深度，形成第一溝槽101。
[0199]參照圖24，以圖形化的掩模層102為掩模，在第一溝槽101底部進行第一型離子注入形成第一部分120，第一部分120下方的第一襯底作為第三部分110。
[0200]參照圖25，以圖形化的掩模層102為掩模，使用選擇性外延生長工藝，在第一部分120上形成第二襯底200，第二襯底200上表面與第一襯底100上表面持平。
[0201]之后，去除圖形化的掩模層102。
[0202]參照圖26，請參考第二實施例中掩模式只讀存儲器與CMOS器件的形成工藝，在第二襯底中形成包括若干二極管的掩模式只讀存儲器，在第二區(qū)II形成MOS晶體管。
[0203]與第二實施例相比，本方案的掩模式只讀存儲器在第一襯底100厚度方向上的尺寸較小，在厚度方向上所占用的空間較小，更能滿足集成電路向高集成度發(fā)展的需求。
[0204]本發(fā)明還提供一種掩模式只讀存儲器。
[0205]第一實施例
[0206]參照圖13和圖14，本實施例的掩模式只讀存儲器包括:
[0207]第一襯底I，沿厚度方向具有第三部分11、位于第三部分11上的第一部分12，第三部分11和第一部分12接觸，第三部分11具有第一型摻雜，第一部分12具有第二型摻雜，第一、二型摻雜為兩相反摻雜，第一部分12沿第一方向A分為隔離開的若干埋線120 ;
[0208]位于第三部分11上的第二襯底2 ;
[0209]位于埋線120上的第二襯底2中、且沿第二方向B隔離的若干二極管，所述二極管具有第一電極81、位于所述第一電極81上的第二電極，在圖13中三個二極管分別對應(yīng)第二電極82a、82b、82c、82d，所述第一電極81與埋線120接觸，第一電極81具有第二摻雜且所述第二電極具有第二型摻雜；
[0210]第二型摻雜和第一型摻雜為兩反型摻雜，所述第一方向A和第二方向B為兩不同方向。
[0211]在本實施例中，第二襯底2為單晶硅襯底。
[0212]在本實施例中，第二襯底2的厚度范圍為10nm?600nm。
[0213]在本實施例中，在第一部分12和第二襯底2中形成有沿所一方向A并列排布的若干第一隔離結(jié)構(gòu)6，和在第二襯底2中形成有沿第二方向B并列排布的若干第二隔離結(jié)構(gòu)7 ；
[0214]相鄰兩第一隔離結(jié)構(gòu)6之間為一條埋線120，相鄰兩第二隔離結(jié)構(gòu)7之間為一個二極管。
[0215]在本實施例中，第一隔離結(jié)構(gòu)6包括:
[0216]位于第一部分12和第二襯底2中的第二溝槽4 (參照圖6);
[0217]位于第二溝槽4側(cè)壁和底部的襯墊層5 ;
[0218]填充滿第二溝槽4的隔離材料，包括:多晶硅層60、位于多晶硅層60上的介電材料層61。
[0219]在本實施例中，第一隔離結(jié)構(gòu)6向下方伸出第一部分12至下方的第三部分11中；
[0220]第一隔離結(jié)構(gòu)6底部的第三部分11中形成有擴散區(qū)110，擴散區(qū)110具有第二型摻雜用于隔離埋線120與下方的第三部分11。
[0221]其中，相鄰兩擴散區(qū)110可以相互接觸。
[0222]在本實施例中，掩模式只讀存儲器還包括:
[0223]位于第二襯底2和第一、二隔離結(jié)構(gòu)上方層間介質(zhì)層9 ；
[0224]位于層間介質(zhì)層9中的字線20和位線10 ；
[0225]字線20與埋線120電連接，位線10沿第一方向A可選擇地與下方的所有第二電極82電連接。
[0226]在本實施例中，在第二襯底2中還形成有具有第一型摻雜的引線區(qū)83，引線區(qū)83與埋線120電連接且沿第二方向B與所有二極管隔離；
[0227]字線20通過引線區(qū)83與埋線120電連接。
[0228]第二實施例
[0229]參照圖22，在本實施例中，提供第一襯底10，第一襯底10具有第一區(qū)I和第二區(qū)II，第一區(qū)I為形成掩模式只讀存儲器的區(qū)域，第二區(qū)II為外圍區(qū)，為形成MOS晶體管的區(qū)域。其中MOS晶體管可作為掩模式只讀存儲器的邏輯電路，第一區(qū)I和第二區(qū)II通過第一隔離結(jié)構(gòu)60隔離。
[0230]第一區(qū)I的第一襯底具有:第三部分11、位于第三部分11上的第一部分12，第一部分12與第三部分11接觸，第三部分11具有第二型摻雜且第一部分12具有第一型摻雜，第一、二摻雜的類型相反。
[0231]在第一襯底10上形成有第二襯底20，第二襯底20覆蓋第一襯底10。在第一區(qū)I的第二襯底2中形成有二極管，包括:第一電極81、位于第一電極81上的第二電極82，第二電極82與埋線12(V接觸；
[0232]在第二區(qū)II的第二襯襯底2中形成有MOS晶體管，包括:
[0233]阱區(qū)22，阱區(qū)22的深度等于二極管的深度，位于第三隔離結(jié)構(gòu)71之間；
[0234]位于阱區(qū)22上的柵極30 ；
[0235]位于柵極30兩側(cè)阱區(qū)22中的源極220和漏極221。其中，在埋線120'上的第二襯底中形成有引線區(qū)23，埋線120'的第二襯底和引線區(qū)23均具有第一型摻雜，引線區(qū)23與所有二極管隔離，引線區(qū)23與源極220和漏極221在同一步驟中形成，具有相同深度。
[0236]第三實施例
[0237]參照圖26，提供第一襯底100，第一襯底100具有第二型摻雜，第一襯底100包括第一區(qū)I和第二區(qū)II，第一區(qū)I為掩模式只讀存儲器形成區(qū)域，第二區(qū)II為MOS晶體管形成區(qū)域。
[0238]在第一區(qū)I形成有第一溝槽101 (請參照圖23)，第一溝槽101的深度小于第一襯底100的厚度；
[0239]第一部分120位于第一溝槽101底部的第一襯底100中；
[0240]第二襯底200位于第一部分120上方；
[0241]掩模式只讀存儲器形成于第二襯底200中。
[0242]在第二區(qū)II形成有MOS晶體管。
[0243]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。
【主權(quán)項】
1.一種掩模式只讀存儲器的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底沿其厚度方向具有第一部分、位于所述第一部分上且與所述第一部分接觸的第二部分，所述第一部分具有第一型摻雜，所述第一部分沿第一方向分為隔離開的若干埋線； 在所述埋線上的第二部分中形成沿第二方向隔離開的若干二極管，所述二極管具有第一電極、位于所述第一電極上的第二電極，所述第一電極與埋線接觸，所述第一電極具有第二摻雜且所述第二電極具有第二型摻雜； 所述第二型摻雜和第一型摻雜為兩反型摻雜，所述第一方向和第二方向為兩不同方向。2.如權(quán)利要求1所述的掩模式只讀存儲器的形成方法，其特征在于，所述半導(dǎo)體襯底包括:第一襯底、位于所述第一襯底上的第二襯底； 所述第一部分位于所述第一襯底中； 所述第二襯底作為所述第二部分。3.如權(quán)利要求2所述的掩模式只讀存儲器的形成方法，其特征在于，所述第一襯底沿其厚度方向還具有位于所述第一部分下的第三部分，所述第三部分與第一部分接觸，所述第三部分具有第二型摻雜。4.如權(quán)利要求3所述的掩模式只讀存儲器的形成方法，其特征在于，在所述第一襯底中形成所述第三部分和第一部分的方法包括: 提供具有第二型摻雜的第一襯底； 對所述第一襯底進行第一型離子注入至部分厚度以形成所述第一部分，所述第一部分下方的第一襯底部分作為所述第三部分。5.如權(quán)利要求4所述的掩模式只讀存儲器的形成方法，其特征在于，在對所述第一襯底進行第一型離子注入的過程中，第一型離子為As離子； As離子注入劑量范圍為1.0el5cm 2?8.0el5cm 2, As離子能量范圍為30KeV?80KeV。6.如權(quán)利要求2所述的掩模式只讀存儲器的形成方法，其特征在于，所述第一部分和第二部分的形成方法包括: 提供具有第二型摻雜的第一襯底； 在所述第一襯底中形成第一溝槽； 在所述第一溝槽底部的第一襯底中進行第一型摻雜，形成所述第一部分； 在所述第一部分上形成第二襯底。7.如權(quán)利要求6所述的掩模式只讀存儲器的形成方法，其特征在于，所述第二襯底的上表面與所述第一襯底的上表面持平。8.如權(quán)利要求3所述的掩模式只讀存儲器的形成方法，其特征在于，使用外延生長工藝，在所述第一襯底上形成第二襯底。9.如權(quán)利要求8所述的掩模式只讀存儲器的形成方法，其特征在于，在外延生長第二襯底過程中，當使用的原料氣體為Si2H2Cl^，溫度范圍為950°C?IlOOcC ;或者， 當使用的原料氣體為SiH4S SiHCl 3或兩者的混合氣體，溫度范圍為500°C?900°C。10.如權(quán)利要求2所述的掩模式只讀存儲器的形成方法，其特征在于，所述第二襯底為單晶娃襯底。11.如權(quán)利要求1所述的掩模式只讀存儲器的形成方法，其特征在于，所述第一部分和第二部分位于同一半導(dǎo)體襯底中。12.如權(quán)利要求1所述的掩模式只讀存儲器的形成方法，其特征在于，在所述第二部分中形成所述第一電極和第二電極的方法包括: 對所述第二部分進行第一型離子注入至全部厚度； 對具有第一型摻雜的第二部分進行第二型離子注入至部分厚度，形成所述第二電極，所述第二電極下方的第二部分作為所述第一電極。13.如權(quán)利要求12所述的掩模式只讀存儲器的形成方法，其特征在于，對具有第一型摻雜的第二部分進行第二型離子注入過程中，當注入的離子為B離子，B離子的劑量范圍為2.0el3cm 2?2.0el4cm 2，B離子的能量范圍為15KeV?35KeV ;或者， 當注入離子為離子，BF2離子的劑量范圍為8.0el3cm 2?9.0el4cm 2，離子能量范圍為5KeV?20KeV。14.如權(quán)利要求1所述的掩模式只讀存儲器的形成方法，其特征在于，所述第二部分的厚度范圍為10nm?600nmo15.如權(quán)利要求1所述的掩模式只讀存儲器的形成方法，其特征在于，在所述埋線上的第二部分中形成沿第二方向若干隔離開的二極管之前或之后，在第一、二部分中形成沿所述第一方向并列排布的若干第一隔離結(jié)構(gòu)，和在所述第二部分中形成沿所述第二方向并列排布的若干第二隔離結(jié)構(gòu)； 相鄰兩所述第一隔離結(jié)構(gòu)之間具有一條埋線，相鄰兩所述第二隔離結(jié)構(gòu)之間具有一個二極管。16.如權(quán)利要求15所述的掩模式只讀存儲器的形成方法，其特征在于，所述第一隔離結(jié)構(gòu)的形成方法包括: 在所述第一部分和第二部分中形成第二溝槽； 在所述第二溝槽側(cè)壁和底部形成襯墊層； 在所述第二溝槽中填充滿隔尚材料。17.如權(quán)利要求16所述的掩模式只讀存儲器的形成方法，其特征在于，在所述第一部分和第二部分中形成第二溝槽的方法包括: 在所述第二部分上形成圖形化的掩模層，定義出第二溝槽的位置； 以所述圖形化的掩模層為掩模，刻蝕第一、二部分形成第二溝槽； 去除所述圖形化的掩模層。18.如權(quán)利要求17所述的掩模式只讀存儲器的形成方法，其特征在于，所述第二溝槽向下伸出第一部分至下方的半導(dǎo)體襯底中； 在形成所述襯墊層之后，在所述第二溝槽底部的半導(dǎo)體襯底中形成具有第二型摻雜的擴散區(qū)，所述擴散區(qū)用于隔離所述埋線與下方的半導(dǎo)體襯底。19.如權(quán)利要求18所述的掩模式只讀存儲器的形成方法，其特征在于，在所述第二溝槽底部的半導(dǎo)體襯底中形成擴散區(qū)的方法包括: 以所述圖形化的掩模層為掩模，對所述第二溝槽的底部進行第二型離子注入； 使用推阱工藝，使所述第二溝槽的底部中注入的第二型離子在半導(dǎo)體襯底中擴散形成所述擴散區(qū)。20.如權(quán)利要求18所述的掩模式只讀存儲器的形成方法，其特征在于，相鄰兩擴散區(qū)相互接觸。21.如權(quán)利要求16所述的掩模式只讀存儲器的形成方法，其特征在于，所述隔離材料包括:多晶硅層及位于所述多晶硅層上的介電材料層。22.如權(quán)利要求15所述的掩模式只讀存儲器的形成方法，其特征在于，在形成沿所述第一方向并列排布的若干所述第一隔離結(jié)構(gòu)之前或之后，在所述埋線上形成沿所述第二方向排布的若干所述第二隔離結(jié)構(gòu)。23.如權(quán)利要求1所述的掩模式只讀存儲器的形成方法，其特征在于，還包括:在所述第二部分上方形成字線和位線； 所述字線與所述埋線電連接，所述位線沿所述第一方向可選擇地與下方的所有第二電極電連接。24.如權(quán)利要求23所述的掩模式只讀存儲器的形成方法，其特征在于，在所述第二部分中形成第一電極時，還在每個所述埋線上的第二部分中形成與所有二極管隔離且具有第一型摻雜的引線區(qū)，所述引線區(qū)與埋線接觸； 所述字線通過引線區(qū)與埋線電連接。25.如權(quán)利要求1所述的掩模式只讀存儲器的形成方法，其特征在于，所述半導(dǎo)體襯底分為第一區(qū)和第二區(qū)，所述第一區(qū)為形成掩模式只讀存儲器的區(qū)域，所述第二區(qū)為形成MOS晶體管的區(qū)域； 在所述第一區(qū)形成所述掩模式只讀存儲器之后、或在形成所述掩模式只讀存儲器的過程中，還在所述第二區(qū)的第二部分上形成MOS晶體管。26.如權(quán)利要求25所述的掩模式只讀存儲器的形成方法，其特征在于，在同一步驟中形成:位于所述第一區(qū)的第二部分中的所述第一電極，和位于所述第二區(qū)的第二部分中的阱區(qū)； 在所述第二部分中形成所述第一電極和阱區(qū)之后，在所述阱區(qū)上形成柵極； 在同一步驟中形成:位于所述一區(qū)的所述第二電極和位于所述柵極兩側(cè)的阱區(qū)中的源極和漏極。27.如權(quán)利要求25所述的掩模式只讀存儲器的形成方法，其特征在于，在形成所述MOS晶體管后，在同一步驟中形成:所述互連結(jié)構(gòu)、與所述埋線電連接的字線、和可選擇地與所述第二電極電連接的位線。28.—種掩模式只讀存儲器，其特征在于，包括: 半導(dǎo)體襯底，沿厚度方向具有第一部分、位于所述第一部分上且與所述第一部分接觸的第二部分，所述第一部分具有第一型摻雜，所述第一部分沿第一方向分為隔離開的若干埋線； 位于所述埋線上的第二部分中、且沿第二方向隔離的若干二極管，所述二極管具有第一電極、位于所述第一電極上的第二電極，所述第一電極與埋線接觸，所述第一電極具有第二摻雜且所述第二電極具有第二型摻雜； 所述第二型摻雜和第一型摻雜為兩反型摻雜，所述第一方向和第二方向為兩不同方向。29.如權(quán)利要求28所述的掩模式只讀存儲器，其特征在于，所述半導(dǎo)體襯底包括:第一襯底、位于所述第一襯底上的第二襯底； 所述第一部分位于所述第一襯底中； 所述第二襯底作為所述第二部分。30.如權(quán)利要求29所述的掩模式只讀存儲器，其特征在于，所述第一襯底沿其厚度方向還具有位于所述第一部分下的第三部分，所述第三部分與第一部分接觸，所述第三部分具有第二型摻雜。31.如權(quán)利要求29所述的掩模式只讀存儲器，其特征在于，在所述第一襯底中形成有第一溝槽； 所述第一部分位于所述第一溝槽底部的第一襯底中； 所述第二襯底位于第一部分上。32.如權(quán)利要求31所述的掩模式只讀存儲器，其特征在于，所述第二襯底的上表面與所述第一襯底的上表面持平。33.如權(quán)利要求29所述的掩模式只讀存儲器，其特征在于，所述第二襯底為單晶硅襯底。34.如權(quán)利要求28所述的掩模式只讀存儲器，其特征在于，所述第一部分和第二部分位于同一半導(dǎo)體襯底中。35.如權(quán)利要求28所述的掩模式只讀存儲器，其特征在于，所述第二部分的厚度范圍為 10nm ?600nm。36.如權(quán)利要求28所述的掩模式只讀存儲器，其特征在于，在所述第一部分和第二部分中形成有沿所述第一方向并列排布的若干第一隔離結(jié)構(gòu)，和在所述第二部分中形成有沿所述第二方向并列排布的若干第二隔離結(jié)構(gòu)； 相鄰兩所述第一隔離結(jié)構(gòu)之間具有一條埋線，相鄰兩所述第二隔離結(jié)構(gòu)之間具有一個晶體管。37.如權(quán)利要求36所述的掩模式只讀存儲器，其特征在于，所述第一隔離結(jié)構(gòu)包括: 位于所述第一部分和第二部分中的第二溝槽； 位于所述第二溝槽側(cè)壁和底部的襯墊層； 填充滿所述第二溝槽的隔尚材料。38.如權(quán)利要求36所述的掩模式只讀存儲器，其特征在于，所述第一隔離結(jié)構(gòu)向下伸出第一部分至下方的半導(dǎo)體襯底中； 在所述第一隔離結(jié)構(gòu)底部的半導(dǎo)體襯底中形成有擴散區(qū)，所述擴散區(qū)具有第二型摻雜，用于隔離所述埋線與下方的半導(dǎo)體襯底。39.如權(quán)利要求38所述的掩模式只讀存儲器，其特征在于，相鄰兩所述擴散區(qū)相互接觸。40.如權(quán)利要求37所述的掩模式只讀存儲器，其特征在于，所述隔離材料包括:多晶硅層及位于所述多晶硅層上的介電材料層。41.如權(quán)利要求28所述的掩模式只讀存儲器，其特征在于，還包括: 位于所述第二部分和第一、二隔離結(jié)構(gòu)上方的字線和位線； 所述字線與所述埋線電連接，所述位線沿所述第一方向可選擇地與下方的所有第二電極電連接。42.如權(quán)利要求41所述的掩模式只讀存儲器，其特征在于，在所述埋線上的第二部分中還形成有具有第一型摻雜的引線區(qū)，所述引線區(qū)與埋線接觸電連接且沿第二方向與所有二極管隔離； 所述字線通過引線區(qū)與埋線電連接。43.如權(quán)利要求38所述的掩模式只讀存儲器，其特征在于，所述半導(dǎo)體襯底分為第一區(qū)和第二區(qū)，在所述第一區(qū)形成有所述掩模式只讀存儲器，在所述第二區(qū)形成有MOS晶體管。44.如權(quán)利要求43所述的掩模式只讀存儲器，其特征在于，所述MOS晶體管包括:位于所述第二區(qū)的第二部分中且具有第一型摻雜的阱區(qū)； 位于所述阱區(qū)上的柵極； 位于所述柵極兩側(cè)阱區(qū)中且具有第二型摻雜的源極和漏極。
【文檔編號】H01L27/112GK105826320SQ201510006957
【公開日】2016年8月3日
【申請日】2015年1月7日
【發(fā)明人】張超, 詹奕鵬
【申請人】中芯國際集成電路制造(上海)有限公司