專利名稱：無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于隨機(jī)存取存儲(chǔ)器電路設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種無時(shí)鐘條件下實(shí)現(xiàn)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法。
背景技術(shù)：
隨機(jī)存取存儲(chǔ)器(RAM)分動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)兩類。DRAM靠電容存儲(chǔ)信息，單元面積小易于提高集成度，但其信息不能長期保存，需要定期刷新。SRAM靠雙穩(wěn)態(tài)電路存儲(chǔ)信息，只要不斷電，信息可以一直保存，不需要刷新，SRAM有工作速度快的優(yōu)點(diǎn)，同時(shí)存在單元面積大、功耗大的缺點(diǎn)。
使用DRAM內(nèi)核、具有SRAM界面接口的存儲(chǔ)器，可利用SRAM和DRAM的優(yōu)點(diǎn)提高存儲(chǔ)器的性價(jià)比。SRAM通過時(shí)鐘信號(hào)控制存儲(chǔ)器的工作，當(dāng)時(shí)鐘信號(hào)停止后，由于SRAM內(nèi)核自身的特點(diǎn)，數(shù)據(jù)可被鎖定在存儲(chǔ)單元中；使用DRAM內(nèi)核、SRAM界面接口的存儲(chǔ)器，減小了SRAM的面積和功耗，但同時(shí)需要對(duì)DRAM內(nèi)核進(jìn)行定期的刷新，否則數(shù)據(jù)將會(huì)丟失。
使用DRAM內(nèi)核、具有SRAM界面接口的存儲(chǔ)器通常有三種操作方式和兩個(gè)狀態(tài)。三種操作方式是讀操作、寫操作和刷新操作，兩個(gè)狀態(tài)是工作狀態(tài)和待機(jī)狀態(tài)。存儲(chǔ)器在工作狀態(tài)下，三種操作方式會(huì)交替發(fā)生；存儲(chǔ)器在待機(jī)狀態(tài)下，只有刷新操作發(fā)生。
已有技術(shù)利用存儲(chǔ)器的外部CLK時(shí)鐘信號(hào)控制DRAM內(nèi)核的操作過程一個(gè)CLK周期內(nèi)，通過CLK時(shí)鐘上升沿觸發(fā)讀操作或?qū)懖僮?，通過CLK時(shí)鐘的下降沿觸發(fā)刷新操作，即在不同的時(shí)間完成讀操作和刷新操作，或?qū)懖僮骱退⑿虏僮?；但在待機(jī)狀態(tài)下，如果CLK時(shí)鐘停止，已有技術(shù)的DRAM內(nèi)核數(shù)據(jù)將會(huì)丟失。

發(fā)明內(nèi)容
本發(fā)明的目的是為克服已有技術(shù)的不足之處，提出一種無時(shí)鐘條件下實(shí)現(xiàn)DRAM內(nèi)核穩(wěn)定刷新的方法。通過該方法，在外部時(shí)鐘CLK停止的情況下，可實(shí)現(xiàn)對(duì)DRAM內(nèi)核的穩(wěn)定刷新。
針對(duì)具有DRAM內(nèi)核、SRAM界面接口的存儲(chǔ)器，本發(fā)明的刷新方法，其特征在于，在該存儲(chǔ)器內(nèi)部設(shè)置一含有振蕩器的穩(wěn)定刷新電路，該存儲(chǔ)器的外部時(shí)鐘和所述振蕩器產(chǎn)生的振蕩器時(shí)鐘進(jìn)行數(shù)字邏輯處理，獲得同步振蕩時(shí)鐘外部時(shí)鐘有效，外部時(shí)鐘控制該存儲(chǔ)器內(nèi)核的讀寫和刷新操作；外部時(shí)鐘無效，同步振蕩時(shí)鐘與振蕩器時(shí)鐘同步，同步振蕩時(shí)鐘或者振蕩器時(shí)鐘控制動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核的刷新操作。
本發(fā)明的技術(shù)特點(diǎn)及效果本發(fā)明方法在存儲(chǔ)器處于外部時(shí)鐘CLK有效、存儲(chǔ)器選擇信號(hào)有效時(shí)，為避免讀或?qū)懖僮骱退⑿虏僮鞯臎_突，在一個(gè)外部時(shí)鐘周期內(nèi)延遲刷新操作，等待讀或?qū)懖僮魍瓿珊笤龠M(jìn)行刷新操作，實(shí)現(xiàn)刷新操作的同時(shí)不影響存儲(chǔ)器的正常操作；在其它狀態(tài)情況下，由于沒有讀或?qū)懖僮?，直接用同步振蕩時(shí)鐘或者外部時(shí)鐘CLK或者振蕩器時(shí)鐘控制DRAM內(nèi)核的刷新。在外部時(shí)鐘CLK由無效變成有效時(shí)，設(shè)置一個(gè)或多個(gè)禁止讀或?qū)懖僮鞯耐獠緾LK周期，使本發(fā)明可實(shí)現(xiàn)對(duì)DRAM內(nèi)核的穩(wěn)定連續(xù)的刷新。


圖1本發(fā)明的SRAM界面接口的存儲(chǔ)器結(jié)構(gòu)框圖。
圖2本發(fā)明方法的刷新操作原理圖。
具體實(shí)施例方式
本發(fā)明提出的一種無時(shí)鐘條件下實(shí)現(xiàn)DRAM內(nèi)核穩(wěn)定刷新的方法結(jié)合附圖及實(shí)施例詳細(xì)說明如下本發(fā)明提出的無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法，其特征在于，在該存儲(chǔ)器內(nèi)部設(shè)置一含有振蕩器的穩(wěn)定刷新電路，該存儲(chǔ)器的外部時(shí)鐘和所述振蕩器產(chǎn)生的振蕩器時(shí)鐘進(jìn)行數(shù)字邏輯處理，獲得同步振蕩時(shí)鐘外部時(shí)鐘有效，外部時(shí)鐘控制該存儲(chǔ)器內(nèi)核的讀寫和刷新操作；外部時(shí)鐘無效，同步振蕩時(shí)鐘與振蕩器時(shí)鐘同步，同步振蕩時(shí)鐘或者振蕩器時(shí)鐘控制動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核的刷新操作。
該方法具體包括以下步驟1)該外部時(shí)鐘CLK有效A)該存儲(chǔ)器選擇信號(hào)有效時(shí)，該存儲(chǔ)器處于工作狀態(tài)，外部時(shí)鐘CLK控制該存儲(chǔ)器內(nèi)核的讀寫和刷新操作；B)該存儲(chǔ)器選擇信號(hào)無效時(shí)，該存儲(chǔ)器處于待機(jī)狀態(tài)，同步振蕩時(shí)鐘或者外部時(shí)鐘CLK控制該存儲(chǔ)器內(nèi)核的刷新操作；2)外部時(shí)鐘CLK有效變成無效時(shí)，首次出現(xiàn)的振蕩器時(shí)鐘觸發(fā)產(chǎn)生狀態(tài)信號(hào)，存儲(chǔ)器進(jìn)入異步工作狀態(tài)；3)外部時(shí)鐘CLK無效時(shí)，該存儲(chǔ)器處于待機(jī)狀態(tài)，與存儲(chǔ)器選擇信號(hào)狀態(tài)無關(guān)，同步振蕩時(shí)鐘與振蕩器時(shí)鐘同相位，同步振蕩時(shí)鐘或者振蕩器時(shí)鐘控制動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核的刷新操作；4)外部時(shí)鐘CLK無效變成有效時(shí)，首次出現(xiàn)的外部時(shí)鐘CLK觸發(fā)結(jié)束狀態(tài)信號(hào)，該存儲(chǔ)器進(jìn)入同步工作狀態(tài)，在該同步工作狀態(tài)開始時(shí)，外部時(shí)鐘CLK設(shè)有一個(gè)或多個(gè)禁止讀或?qū)懖僮鏖g隔，該間隔結(jié)束，再執(zhí)行步驟1)，并繼續(xù)步驟2)、3)，以此循環(huán)進(jìn)行，實(shí)現(xiàn)對(duì)該存儲(chǔ)器內(nèi)核的連續(xù)正確刷新。
采用本發(fā)明方法的具有DRAM內(nèi)核、SRAM界面接口的存儲(chǔ)器的結(jié)構(gòu)如圖1所示。該存儲(chǔ)器與一般存儲(chǔ)器結(jié)構(gòu)基本相同，包括控制電路、DRAM內(nèi)核陣列、行列地址譯碼器、刷新地址發(fā)生器；在此基礎(chǔ)上增加了由刷新時(shí)鐘發(fā)生器、振蕩器和同異步狀態(tài)控制器組成的穩(wěn)定刷新電路。該存儲(chǔ)器的控制電路具有多個(gè)外部輸入輸出信號(hào)端口，包括數(shù)據(jù)輸入端D、數(shù)據(jù)輸出端Q、讀寫控制端WR、存儲(chǔ)器選擇信號(hào)CS輸入端、時(shí)鐘控制信號(hào)CLK輸入端和地址控制信號(hào)ADR輸入端。存儲(chǔ)器的外部輸入輸出信號(hào)與控制電路連接；控制電路產(chǎn)生行列地址分別控制行列地址譯碼器，DRAM內(nèi)核數(shù)據(jù)與輸入輸出端的連接通過控制電路和輸入輸出電路實(shí)現(xiàn)；另外，振蕩器與控制電路同時(shí)連接同異步狀態(tài)控制器和刷新時(shí)鐘發(fā)生器；同異步狀態(tài)控制器連接刷新時(shí)鐘發(fā)生器；刷新時(shí)鐘發(fā)生器分別與刷新地址發(fā)生器和DRAM內(nèi)核相連。
為了實(shí)現(xiàn)對(duì)DRAM內(nèi)核的刷新控制，本發(fā)明采用振蕩器產(chǎn)生控制刷新操作的振蕩器時(shí)鐘OCLK，且OCLK的周期大于外部時(shí)鐘CLK的周期。為了實(shí)現(xiàn)對(duì)DRAM內(nèi)核的穩(wěn)定連續(xù)刷新，本發(fā)明采用同異步狀態(tài)控制器，用于區(qū)分存儲(chǔ)器的不同工作狀態(tài)。
本發(fā)明的刷新操作原理如圖2所示。圖中，狀態(tài)信號(hào)STATE表示存儲(chǔ)器處于同步(低電平段)或異步工作狀態(tài)(高電平段)，CLK是存儲(chǔ)器的外部時(shí)鐘信號(hào)，CS是存儲(chǔ)器選擇信號(hào)，RF表示存儲(chǔ)器在該時(shí)鐘周期內(nèi)發(fā)生刷新操作，OCLK是振蕩器產(chǎn)生的時(shí)鐘信號(hào)(其周期大于CLK的周期(OCLK周期可為CLK的2倍以上，如OCLK周期可為CLK的50倍)，SCLK是經(jīng)過數(shù)字邏輯處理后的同步振蕩時(shí)鐘(數(shù)字邏輯處理為常規(guī)技術(shù))。對(duì)于SCLK信號(hào)，在外部時(shí)鐘CLK有效時(shí)，SCLK的高電平時(shí)間長度與一個(gè)CLK周期的時(shí)間長度相等；在外部時(shí)鐘CLK無效時(shí)，SCLK的高電平時(shí)間長度與一個(gè)OCLK高電平時(shí)間長度相等。
本發(fā)明的方法實(shí)施例結(jié)合圖2具體說明如下1)外部時(shí)鐘CLK有效，CS信號(hào)有效(高電平有效)時(shí)，存儲(chǔ)器處于工作狀態(tài)，刷新操作由SCLK時(shí)鐘的上升沿觸發(fā)。此種情況下，由于SCLK時(shí)鐘與CLK同步，也就是說，存儲(chǔ)器的讀寫操作與刷新操作存在沖突；為避免沖突，必須在讀或?qū)懖僮骱筮M(jìn)行刷新操作，即SCLK只是發(fā)出刷新操作的請(qǐng)求，而刷新操作的具體時(shí)刻由CLK決定。本實(shí)施例方法是在一個(gè)CLK周期內(nèi)延遲刷新操作，等待讀或?qū)懖僮魍瓿珊笤龠M(jìn)行刷新操作，這種方式不影響存儲(chǔ)器的正常操作，同時(shí)保證在一個(gè)CLK周期內(nèi)完成讀寫操作和刷新操作，避免影響下一個(gè)CLK周期的存儲(chǔ)器操作。本實(shí)施例實(shí)現(xiàn)刷新操作具體時(shí)刻的方法也可采用已有的通過CLK時(shí)鐘上升沿觸發(fā)讀操作或?qū)懖僮?，通過CLK時(shí)鐘的下降沿觸發(fā)刷新操作。
2)外部時(shí)鐘CLK有效，CS信號(hào)無效的(低電平無效)時(shí)，存儲(chǔ)器處于待機(jī)狀態(tài)，刷新操作由SCLK時(shí)鐘的上升沿觸發(fā)。此種情況下，沒有對(duì)存儲(chǔ)器的讀或?qū)懖僮?，刷新操作?qǐng)求發(fā)出后，不需要延遲可直接進(jìn)行操作。
3)外部時(shí)鐘CLK無效，存儲(chǔ)器處于待機(jī)狀態(tài)，與CS信號(hào)狀態(tài)無關(guān)。首次出現(xiàn)的OCLK時(shí)鐘上升沿觸發(fā)產(chǎn)生狀態(tài)信號(hào)STATE，STATE由低電平變成高電平，表示存儲(chǔ)器進(jìn)入無CLK的異步工作狀態(tài)。本實(shí)施例在此狀態(tài)下，刷新操作由SCLK時(shí)鐘信號(hào)的上升沿觸發(fā)；由于此時(shí)沒有對(duì)存儲(chǔ)器的讀寫操作，刷新操作請(qǐng)求發(fā)出后，不需要延遲可直接進(jìn)行操作。狀態(tài)信號(hào)STATE一直持續(xù)到首次CLK信號(hào)出現(xiàn)。
4)CLK信號(hào)由無效變成有效后，首次出現(xiàn)的CLK時(shí)鐘的上升沿觸發(fā)結(jié)束STATE信號(hào)，STATE信號(hào)由高電平變低電平，表示存儲(chǔ)器的異步工作狀態(tài)結(jié)束，存儲(chǔ)器進(jìn)入同步工作狀態(tài)；在該同步工作狀態(tài)開始時(shí)，CLK信號(hào)有一個(gè)禁止讀或?qū)懖僮鏖g隔，該間隔結(jié)束，再執(zhí)行步驟1)，并繼續(xù)步驟2)、3)，以此循環(huán)進(jìn)行，實(shí)現(xiàn)對(duì)DRAM內(nèi)核的連續(xù)正確刷新。
本實(shí)施例為了保證由異步工作狀態(tài)到同步工作狀態(tài)的正確過渡，在CLK信號(hào)出現(xiàn)時(shí)的第一個(gè)時(shí)鐘周期不進(jìn)行讀或?qū)懖僮鳎?dāng)?shù)诙€(gè)外部CLK周期開始時(shí)，再執(zhí)行步驟1)，否則刷新操作和讀或?qū)懖僮骺赡馨l(fā)生沖突，造成存儲(chǔ)器操作錯(cuò)誤，因?yàn)樵诋惒焦ぷ鳡顟B(tài)下，DRAM內(nèi)核的刷新由SCLK時(shí)鐘上升沿觸發(fā)，如果CLK出現(xiàn)在異步刷新開始但還未結(jié)束的時(shí)刻，會(huì)引起讀或?qū)懖僮髋c刷新操作的沖突，禁止一個(gè)CLK周期的讀或?qū)懖僮鳎梢员ＷC異步刷新操作的順利完成，實(shí)現(xiàn)同異步工作狀態(tài)的正確轉(zhuǎn)換。允許禁止操作周期的存在是使用本刷新方法的前提。
綜上所述，本發(fā)明在CLK時(shí)鐘有效、CS信號(hào)有效的情況下，使用CLK時(shí)鐘控制DRAM內(nèi)核的刷新時(shí)刻；在其它狀態(tài)情況下，使用SCLK時(shí)鐘控制DRAM內(nèi)核的刷新，而且刷新操作都由時(shí)鐘的上升沿觸發(fā)；為了保證由異步工作狀態(tài)到同步工作狀態(tài)的正確過渡，CLK時(shí)鐘信號(hào)出現(xiàn)時(shí)的第一個(gè)時(shí)鐘周期設(shè)為禁止操作周期，從而實(shí)現(xiàn)對(duì)DRAM內(nèi)核的連續(xù)正確刷新。
權(quán)利要求
1.一種無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法，其特征在于，在該存儲(chǔ)器內(nèi)部設(shè)置一含有振蕩器的穩(wěn)定刷新電路，該存儲(chǔ)器的外部時(shí)鐘和所述振蕩器產(chǎn)生的振蕩器時(shí)鐘進(jìn)行數(shù)字邏輯處理，獲得同步振蕩時(shí)鐘外部時(shí)鐘有效，外部時(shí)鐘控制該存儲(chǔ)器內(nèi)核的讀寫和刷新操作；外部時(shí)鐘無效，同步振蕩時(shí)鐘與振蕩器時(shí)鐘同步，同步振蕩時(shí)鐘或者振蕩器時(shí)鐘控制動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核的刷新操作。
2.如權(quán)利要求1所述無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法，其特征在于，該方法具體包括以下步驟1)該外部時(shí)鐘有效A)該存儲(chǔ)器選擇信號(hào)有效時(shí)，該存儲(chǔ)器處于工作狀態(tài)，外部時(shí)鐘控制該存儲(chǔ)器內(nèi)核的讀寫和刷新操作；B)該存儲(chǔ)器選擇信號(hào)無效時(shí)，該存儲(chǔ)器處于待機(jī)狀態(tài)，同步振蕩時(shí)鐘或者外部時(shí)鐘控制該存儲(chǔ)器內(nèi)核的刷新操作；2)外部時(shí)鐘有效變成無效時(shí)，首次出現(xiàn)的振蕩器時(shí)鐘觸發(fā)產(chǎn)生狀態(tài)信號(hào)，存儲(chǔ)器進(jìn)入異步工作狀態(tài)；3)外部時(shí)鐘無效時(shí)，該存儲(chǔ)器處于待機(jī)狀態(tài)，與存儲(chǔ)器選擇信號(hào)狀態(tài)無關(guān)，同步振蕩時(shí)鐘與振蕩器時(shí)鐘同相位，同步振蕩時(shí)鐘或者振蕩器時(shí)鐘控制動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核的刷新操作；4)外部時(shí)鐘無效變成有效時(shí)，首次出現(xiàn)的外部時(shí)鐘觸發(fā)結(jié)束狀態(tài)信號(hào)，該存儲(chǔ)器進(jìn)入同步工作狀態(tài)，在該同步工作狀態(tài)開始時(shí)，外部時(shí)鐘設(shè)有一個(gè)或多個(gè)禁止讀或?qū)懖僮鏖g隔，該間隔結(jié)束，再執(zhí)行步驟1)，并繼續(xù)步驟2)、3)，以此循環(huán)進(jìn)行，實(shí)現(xiàn)對(duì)該存儲(chǔ)器內(nèi)核的連續(xù)正確刷新。
3.如權(quán)利要求2所述無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法，其特征在于，所述步驟1)中外部時(shí)鐘控制該存儲(chǔ)器內(nèi)核的讀寫和刷新操作時(shí)刻為在一個(gè)外部時(shí)鐘周期內(nèi)延遲等待讀或?qū)懖僮魍瓿珊笤龠M(jìn)行刷新操作。
4.如權(quán)利要求2所述無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法，其特征在于，所述步驟2)的具體實(shí)現(xiàn)方法為首次出現(xiàn)的振蕩器時(shí)鐘信號(hào)上升沿觸發(fā)產(chǎn)生狀態(tài)信號(hào)，該狀態(tài)信號(hào)由低電平變成高電平，表示存儲(chǔ)器進(jìn)入無外部時(shí)鐘的異步工作狀態(tài)；刷新操作由同步振蕩時(shí)鐘信號(hào)的上升沿觸發(fā)；狀態(tài)信號(hào)一直持續(xù)到首次外部時(shí)鐘信號(hào)出現(xiàn)。
5.如權(quán)利要求2所述無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法，其特征在于，所述步驟4)的具體實(shí)施方法為外部時(shí)鐘信號(hào)由無效變成有效后，首次出現(xiàn)的外部時(shí)鐘的上升沿觸發(fā)結(jié)束狀態(tài)信號(hào)，狀態(tài)信號(hào)由高電平變低電平，表示存儲(chǔ)器的異步工作狀態(tài)結(jié)束，存儲(chǔ)器進(jìn)入同步工作狀態(tài)；在該同步工作狀態(tài)開始時(shí)，外部時(shí)鐘信號(hào)設(shè)有一個(gè)禁止讀或?qū)懖僮鏖g隔，該間隔結(jié)束，再執(zhí)行步驟1)，并繼續(xù)步驟2)、3)，以此循環(huán)進(jìn)行，實(shí)現(xiàn)對(duì)所述存儲(chǔ)器內(nèi)核的連續(xù)正確刷新。
6.如權(quán)利要求1所述無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法，其特征在于，穩(wěn)定刷新電路中的振蕩器時(shí)鐘信號(hào)周期大于外部時(shí)鐘信號(hào)的周期。
7.如權(quán)利要求1所述無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法，其特征在于，所述穩(wěn)定刷新電路由刷新時(shí)鐘發(fā)生器、振蕩器和同異步狀態(tài)控制器組成，所述振蕩器分別與刷新時(shí)鐘發(fā)生器和同異步狀態(tài)控制器相連，所述刷新時(shí)鐘發(fā)生器分別與同異步狀態(tài)控制器、存儲(chǔ)器的控制電路及動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核相連，所述同異步狀態(tài)控制器與存儲(chǔ)器的控制電路相連。
全文摘要
本發(fā)明涉及無時(shí)鐘條件下動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核穩(wěn)定刷新的方法，屬于隨機(jī)存取存儲(chǔ)器電路設(shè)計(jì)技術(shù)領(lǐng)域，該方法在該存儲(chǔ)器內(nèi)部設(shè)置一含有振蕩器的穩(wěn)定刷新電路，該存儲(chǔ)器的外部時(shí)鐘和所述振蕩器產(chǎn)生的振蕩器時(shí)鐘進(jìn)行數(shù)字邏輯處理，獲得同步振蕩時(shí)鐘；外部時(shí)鐘有效，外部時(shí)鐘控制該存儲(chǔ)器內(nèi)核的讀寫和刷新操作；外部時(shí)鐘無效，同步振蕩時(shí)鐘與振蕩器時(shí)鐘同步，同步振蕩時(shí)鐘或者振蕩器時(shí)鐘控制動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)核的刷新操作。通過該方法，在外部時(shí)鐘CLK停止的情況下，可實(shí)現(xiàn)對(duì)DRAM內(nèi)核的穩(wěn)定刷新。
文檔編號(hào)G11C11/406GK1845252SQ20061007877
公開日2006年10月11日 申請(qǐng)日期2006年5月12日 優(yōu)先權(quán)日2006年5月12日
發(fā)明者朱一明 申請(qǐng)人:北京芯技佳易微電子科技有限公司