專利名稱：使用雙時鐘產(chǎn)生系統(tǒng)代碼的存儲器裝置及其方法
使用雙時鐘產(chǎn)生系統(tǒng)代碼的存儲器裝置及其方法技術(shù)領(lǐng)域各示例實施例涉及一種半導(dǎo)體存儲器裝置和/或其方法，并且例如，涉及 一種使用雙時鐘輸出系統(tǒng)代碼的存儲器裝置和/或其方法。
背景技術(shù)：
數(shù)字?jǐn)?shù)據(jù)傳送系統(tǒng)中，最好檢測并校正在傳輸期間導(dǎo)致的比特錯誤而不 需要再傳輸包括錯誤的數(shù)據(jù)。在傳統(tǒng)的錯誤校正系統(tǒng)中，發(fā)射機(jī)產(chǎn)生代碼， 其中特定的冗余校驗位被添加到要傳輸?shù)脑紨?shù)據(jù)。在信道編碼理論中，定義了包括原始數(shù)據(jù)和與原始數(shù)據(jù)相關(guān)聯(lián)的冗余奇 偶位的系統(tǒng)代碼。隨著半導(dǎo)體存儲器裝置的操作速度增加，信道位錯誤率(BER)增加。因 此，需要用于檢測和校正信道錯誤的技術(shù)。因此，半導(dǎo)體存儲器裝置使用內(nèi) 部產(chǎn)生系統(tǒng)代碼并將該系統(tǒng)代碼傳輸給外部控制器的方法。在系統(tǒng)代碼中，從存儲器單元陣列輸出的數(shù)據(jù)成為原始數(shù)據(jù)，而通過編 碼存儲器單元陣列的輸出數(shù)據(jù)獲得的各位成為冗余奇偶位。因為冗余奇偶位由對原始數(shù)據(jù)執(zhí)行單獨(dú)或(OR)操作的邏輯電路生成， 所以需要顯著的等待時間。因此，在輸出系統(tǒng)代碼的半導(dǎo)體存儲器裝置中， 讀取數(shù)據(jù)等待時間更長。發(fā)明內(nèi)容各示例實施例提供一種使用雙時鐘方法輸出系統(tǒng)代碼的存儲器裝置。 各示例實施例提供一種由存儲器裝置執(zhí)行的系統(tǒng)代碼產(chǎn)生方法。 根據(jù)示例實施例，存儲器裝置可包括存儲核心(memory core)塊、數(shù)據(jù) 修補(bǔ)(patch)單元、循環(huán)冗余校驗(CRC)發(fā)生單元和/或串行器。數(shù)據(jù)修補(bǔ) 單元可配置來響應(yīng)于第一讀取脈沖，修補(bǔ)從存儲核心塊讀取的并行數(shù)據(jù)。循 環(huán)冗余校驗(CRC)產(chǎn)生單元可配置來響應(yīng)于第二讀取脈沖，基于并行數(shù)據(jù) 產(chǎn)生CRC代碼，第二讀取脈沖從如果產(chǎn)生第一讀取脈沖被延遲一段時間。串行器可配置來響應(yīng)于第一讀取脈沖將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，和/或?qū)Υ?數(shù)據(jù)的多位按順序安排CRC代碼以產(chǎn)生系統(tǒng)代碼。根據(jù)示例實施例，可通過存儲器裝置的數(shù)據(jù)輸入/輸出焊盤(pad)輸出 系統(tǒng)代碼。根據(jù)示例實施例，復(fù)制延遲單元可產(chǎn)生第二讀取脈沖，和/或第二讀取脈 沖可從如果產(chǎn)生第一讀取脈沖到如果產(chǎn)生與并行數(shù)據(jù)相對應(yīng)的CRC代碼被 延遲一段時間。根據(jù)示例實施例，存儲器裝置可包括至少第一存儲體(bank)、第一數(shù)據(jù) 修補(bǔ)單元、第一循環(huán)冗余校驗(CRC)發(fā)生器、第二數(shù)據(jù)修補(bǔ)單元、第二CRC 發(fā)生器、第一串行器和/或第二串行器。所述至少第一存儲體可以在至少第一 存儲器單元陣列塊和第二存儲器單元陣列塊之間分割，第一存儲器單元陣列 塊包括在第一存儲核心塊中，和/或第二存儲器單元陣列塊包括在第二存儲核 心塊中。第一數(shù)據(jù)修補(bǔ)單元可配置來響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖，修補(bǔ)從第一 存儲核心塊讀取的第 一并行數(shù)據(jù)，并輸出第 一并行數(shù)據(jù)作為第 一修補(bǔ)數(shù)據(jù)。 第一CRC發(fā)生器可配置來基于第一修補(bǔ)數(shù)據(jù)和多個第二CRC值產(chǎn)生多個第 一CRC值。第二數(shù)據(jù)修補(bǔ)單元可配置來響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖，修補(bǔ)從第 二存儲核心塊讀取的第二并行數(shù)據(jù)，并輸出第二并行數(shù)據(jù)作為第二修補(bǔ)數(shù)據(jù)。 第二 CRC發(fā)生器可配置來基于第二修補(bǔ)數(shù)據(jù)和多個第一 CRC值產(chǎn)生多個第 二CRC值。第一串行器可配置來響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖，將第一修補(bǔ)數(shù)據(jù) 轉(zhuǎn)換為第一 串行數(shù)據(jù)，響應(yīng)于延遲的第二數(shù)據(jù)修補(bǔ)脈沖將多個第一 CRC值轉(zhuǎn) 換為多個第一 CRC位，和/或為第一串行數(shù)據(jù)的多個位按順序安排多個第一 CRC位以產(chǎn)生第一系統(tǒng)代碼。第二串行器可配置來響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈 沖，將第二修補(bǔ)數(shù)據(jù)轉(zhuǎn)換為第二串行數(shù)據(jù)，響應(yīng)于延遲的第一數(shù)據(jù)修補(bǔ)脈沖 將多個第二 CRC值轉(zhuǎn)換為多個第二 CRC位，和/或為第二串行數(shù)據(jù)的多個位 按順序安排多個第二 CRC位以產(chǎn)生第二系統(tǒng)代碼。根據(jù)示例實施例，存儲器裝置可包括至少兩個存儲核心塊、第一選擇單 元、第二選擇單元、第一數(shù)據(jù)修補(bǔ)脈沖發(fā)生單元和/或第二數(shù)據(jù)修補(bǔ)脈沖發(fā)生 單元。所述至少兩個存儲核心塊可包括第一存儲核心塊和第二存儲核心塊， 每個存儲核心塊包括至少兩個存儲體，其包括彼此分離的第 一存儲體和第二 存儲體。包括在第一存儲核心塊內(nèi)的第一選擇單元，可配置來響應(yīng)于第一讀 取時鐘信號選擇從第一存儲體讀取的數(shù)據(jù)，和/或響應(yīng)于第二讀取時鐘信號選擇從第二存儲體讀取的數(shù)據(jù)。包括在第二存儲核心塊內(nèi)的第二選擇單元，可 配置來響應(yīng)于第 一讀取時鐘信號選擇從第 一存儲體讀取的數(shù)據(jù)，和/或響應(yīng)于 第二讀取時鐘信號選擇從第二存儲體讀取的數(shù)據(jù)。第 一數(shù)據(jù)修補(bǔ)脈沖發(fā)生單 元可配置來響應(yīng)于第一讀取時鐘信號和第二讀取時鐘信號，在第一存儲核心 塊中產(chǎn)生第一數(shù)據(jù)修補(bǔ)脈沖。第二數(shù)據(jù)修補(bǔ)脈沖發(fā)生單元可配置來響應(yīng)于第 一讀取時鐘信號和第二讀取時鐘信號，在第二存儲核心塊中產(chǎn)生第二數(shù)據(jù)修 補(bǔ)脈沖。根據(jù)示例實施例，延遲的第二數(shù)據(jù)修補(bǔ)脈沖可以是通過將第二數(shù)據(jù)修補(bǔ)脈沖通過第二 CRC發(fā)生器的信號通道而延遲的信號。根據(jù)示例實施例，延遲的第一數(shù)據(jù)修補(bǔ)脈沖可以是通過將第一數(shù)據(jù)修補(bǔ) 脈沖通過第一 CRC發(fā)生器的信號通道而延遲的信號。根據(jù)示例實施例，存儲器裝置可具有外部數(shù)據(jù)內(nèi)部命令(ODIC)結(jié)構(gòu)。根據(jù)示例實施例，第一串行器和第二串行器可連接到存儲器裝置的兩個 數(shù)據(jù)輸入/輸出焊盤，以輸出第 一 系統(tǒng)代碼和第二系統(tǒng)代碼。根據(jù)示例實施例， 一種方法可包括響應(yīng)于第一讀取脈沖修補(bǔ)從存儲核心 塊讀取的并行數(shù)據(jù)?？僧a(chǎn)生從如果產(chǎn)生第一讀取脈沖延遲一段時間的第二讀 取脈沖?？身憫?yīng)于第二讀取脈沖基于并行數(shù)據(jù)產(chǎn)生CRC代碼:可響應(yīng)于第一 讀取脈沖將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，并為串行數(shù)據(jù)的多個位按順序安排CRC代碼以產(chǎn)生系統(tǒng)代碼。根據(jù)示例實施例，可通過存儲器裝置的數(shù)據(jù)輸入/輸出焊盤輸出系統(tǒng)代碼。根據(jù)示例實施例， 一種方法可包括響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖修補(bǔ)從第 一存儲核心塊讀取的第 一 并行數(shù)據(jù)，并輸出第 一 并行數(shù)據(jù)作為第 一修#卜數(shù)據(jù)， 第一存儲核心塊包括第一存儲器單元陣列塊，第一存儲器單元陣列塊包括在 至少第 一存儲體中，該至少第一存儲體在第 一存儲器單元陣列塊和第二存儲 器單元陣列塊之間分割，第二存儲器單元陣列塊包括在第二存儲核心塊中。 可響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖修補(bǔ)從第二存儲核心塊讀取的第二并行數(shù)據(jù)，和/ 或輸出第二并行數(shù)據(jù)作為第二修補(bǔ)數(shù)據(jù)?？苫诘?一修補(bǔ)數(shù)據(jù)和多個第二 CRC值產(chǎn)生多個第一 CRC值。可基于第二修補(bǔ)數(shù)據(jù)和多個第一 CRC值產(chǎn)生 多個第二 CRC值。可響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖將第一修補(bǔ)數(shù)據(jù)轉(zhuǎn)換為第一串 行數(shù)據(jù)，可響應(yīng)于延遲的第二數(shù)據(jù)修補(bǔ)脈沖將多個第一 CRC值轉(zhuǎn)換為多個第一 CRC位，和/或可對第一 串行數(shù)據(jù)的多個位按順序安排多個第一 CRC位以 產(chǎn)生第 一系統(tǒng)代碼。可響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖將第二修補(bǔ)數(shù)據(jù)轉(zhuǎn)換為第二 串行數(shù)據(jù)，可響應(yīng)于延遲的第一數(shù)據(jù)修補(bǔ)脈沖將多個第二 CRC值轉(zhuǎn)換為多個 第二 CRC位，和/或可對第二串行數(shù)據(jù)的多個位按順序安排多個第二 CRC位 以產(chǎn)生第二系統(tǒng)代碼。根據(jù)示例實施例，所述方法可包括在第一存儲核心塊中，響應(yīng)于第一 讀取時鐘信號選"^從第一存儲體讀取的數(shù)據(jù)，并且響應(yīng)于第二讀取時鐘信號 選擇從第二存儲體讀取的數(shù)據(jù)，第一存儲核心塊是包括第一存儲核心塊和第 二存儲核心塊的至少兩個存儲核心塊之一，每個存儲核心塊至少包括兩個存 儲器，其第一存儲體和第二存儲體。在第二存儲核心塊中，可響應(yīng)于第一讀 取時鐘信號選擇從第一存儲體讀取的數(shù)據(jù)，并且可響應(yīng)于第二讀取時鐘信號 選擇從第二存儲體讀取的數(shù)據(jù)。在第一存儲核心塊中，可響應(yīng)于第一讀取時鐘信號和第二讀取時鐘信號產(chǎn)生第一數(shù)據(jù)修補(bǔ)脈沖。在第二存儲核心塊中， 可響應(yīng)于第一讀取時鐘信號和第二讀取時鐘信號產(chǎn)生第二數(shù)據(jù)修補(bǔ)脈沖。根據(jù)示例實施例，延遲的第二數(shù)據(jù)修補(bǔ)脈沖可以是通過將第二數(shù)據(jù)修補(bǔ) 脈沖通過用于產(chǎn)生多個CRC值的信號通道而延遲的信號。根據(jù)示例實施例，延遲的第一數(shù)據(jù)修補(bǔ)脈沖可以是通過將第一數(shù)據(jù)修補(bǔ) 脈沖通過用于產(chǎn)生多個第一 CRC值的信號通道而延遲的信號。根據(jù)示例實施例，可通過存儲器裝置的兩個數(shù)據(jù)輸入/輸出焊盤輸出第一 和第二系統(tǒng)代碼。因此，在根據(jù)示例實施例的存儲器裝置中，如果輸出系統(tǒng)代碼，則可以 分別使用原始數(shù)據(jù)的時鐘信號和冗余奇偶位的時鐘信號。利用通過將第二數(shù) 據(jù)修補(bǔ)脈沖通過第二CRC發(fā)生器的信號通道而延遲的第二數(shù)據(jù)修補(bǔ)脈沖、和 /或通過將第一數(shù)據(jù)修補(bǔ)脈沖通過第一 CRC發(fā)生器的信號通道而延遲的第一 數(shù)據(jù)修補(bǔ)脈沖，可產(chǎn)生冗余奇偶位的時鐘信號。因此，通過響應(yīng)于第一數(shù)據(jù) 修補(bǔ)脈沖串行輸出原始數(shù)據(jù)、以及響應(yīng)于延遲的第二數(shù)據(jù)修補(bǔ)脈沖輸出CRC 位，可產(chǎn)生第一系統(tǒng)代碼。通過響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖串行輸出原始數(shù)據(jù)、 以及響應(yīng)于延遲的第一數(shù)據(jù)修補(bǔ)脈沖輸出CRC位，可產(chǎn)生第二系統(tǒng)代碼。因 此，可以減少讀取數(shù)據(jù)等待時間。


結(jié)合附圖，從各示例實施例的以下詳細(xì)描述中，上述和/或其它方面和優(yōu) 點(diǎn)將變得更明顯且更易于理解，在附圖中圖1是根據(jù)示例實施例的存儲器裝置的電路圖；以及圖2是圖示圖1中圖示的存儲器裝置的操作的示例時序圖。
具體實施方式
現(xiàn)在，將在下文中參考附圖更完全地描述各示例實施例。然而，各實施 例可以是很多不同的形式，并且不應(yīng)當(dāng)被解釋為局限于在此提出的各示例實 施例。而是，提供這些示例實施例使得本公開對本領(lǐng)域技術(shù)人員來說是徹底 的和完整的，并且將充分地傳達(dá)范圍。為清楚起見，附圖中可能夸大了層和 區(qū)域的厚度。將理解，當(dāng)組件被稱為位于另一個組件"之上"、"連接到"或"耦合到"另一 個組件時，該組件可直接位于另一個組件之上、連接到或耦合到另一個組件 或者可能存在中間的組件。相反，當(dāng)組件稱為"直接位于另一個組件之上"、" 直接連接到"或"直接耦合到"另一個組件時，不存在中間的組件。如在此使用 的，術(shù)語"和/或"包括一個或多個相關(guān)聯(lián)的列出的術(shù)語的任何或全部組合。將理解，盡管在此使用術(shù)語第一、第二、第三等來描述各種元件、組件、 區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分應(yīng)當(dāng)不受這些 術(shù)語限制。這些術(shù)語僅僅用于將一個元件、組件、區(qū)域、層或部分區(qū)別于另 一個元件、組件、區(qū)域、層或部分。因此，以下描述的第一元件、組件、區(qū) 域、層或部分可以稱之為第二元件、組件、區(qū)域、層或部分，而不脫離各示 例實施例的教導(dǎo)?？稍诖耸褂萌?在…之下"、"在…下面"、"低于"、"在…之上"、"上面"等 的空間關(guān)系術(shù)語，來方便描述如圖中所示的一個組件或特征與另一 (各)組 件或(各)特征的關(guān)系。還將理解，各空間關(guān)系術(shù)語旨在包括除了在圖中描 繪的方向之外、在使用和操作中的設(shè)備的不同方向。在此使用的術(shù)語僅僅是為了描述特定的示例實施例的目的而意圖不在于 限制。如在此使用的，除非上下文清楚地指示，否則單數(shù)形式"一 (a)"、" 一 (an)"和"該(the)"旨在也包括復(fù)數(shù)形式。還將理解，當(dāng)在說明書中使用 時，術(shù)語"包括(comprise)"和/或"包括(comprising)"指定列出的特征、整 體、步驟、操作、元件和/或組件的存在，但是不排除一個或多個其它特征、整體、步驟、操作、元件和/或組件的存在或添加。除非另外定義，在此使用的全部術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與示 例實施例所屬領(lǐng)域的普通技術(shù)人員通常理解的相同含義。還將理解，各術(shù)語 (如在通常使用的詞典中定義的那些術(shù)語)應(yīng)當(dāng)被解釋為具有與它們在相關(guān) 技術(shù)領(lǐng)域的環(huán)境中的意思一致的意思，并且將不以理想化或過份形式的含義 解釋，除非在此明確如此定義?，F(xiàn)在將參考在附圖中圖示的各示例實施例，在附圖中貫穿全文相同的附 圖標(biāo)記指示相同的組件。圖1是根據(jù)示例實施例的存儲器裝置10的電路圖。方法，描述了在圖1中圖示的存儲器裝置10。然而，示例實施例不限于此，可使用其中對m位原始數(shù)據(jù)輸出n個CRC位的系統(tǒng)代碼產(chǎn)生方法。參考圖1，存儲器裝置IO可包括多個存儲體。第一存儲體可包括彼此分 離的存儲器單元陣列塊IOOA至IOOD。第二存儲體可包括彼此分離的存儲器 單元陣列塊200A至200D。響應(yīng)于與內(nèi)部時鐘信號ICLK同步的第一讀取命 令RD—BG0，第一存儲體100A至100D可輸出第一存儲體數(shù)據(jù)RDgrpO。響 應(yīng)于與內(nèi)部時鐘信號ICLK同步的第二讀取命令RD—BG1,第二存儲體200A 至200D可輸出第二存儲體數(shù)據(jù)RDgrpl。每個第一存儲體可通過多條數(shù)據(jù)線 (例如32條數(shù)據(jù)線)讀取數(shù)據(jù)。每個第二存儲體可通過多條數(shù)據(jù)線(例如 32條數(shù)據(jù)線)讀取數(shù)據(jù)。因此，可以為第一存儲體數(shù)據(jù)RDgrpO和第二存儲 體數(shù)據(jù)RDgrpl的每個分配128位。然而，示例實施例不限于此，并且第一 存儲體和第二存儲體的每個可通過任何數(shù)量的數(shù)據(jù)線讀取數(shù)據(jù)?？赏ㄟ^延遲同步電路DLL (未示出)來產(chǎn)生內(nèi)部時鐘信號ICLK,該延 遲同步電路DLL通過時鐘信號輸入端接收外部時鐘信號CK和/CK。延遲鎖 相環(huán)電路DLL (未示出)可使外部時鐘信號CK和/CK的相位與內(nèi)部時鐘信 號ICLK的相位同步?？赏ㄟ^邏輯電路產(chǎn)生第一存儲體和第二存儲體讀取命 令RD—BGO和RD—BG1，該邏輯電路配置來將施加到外部控制信號輸入端 CKE、 /CS、 /RAS、 /CAS以及/WE的控制信號、與通過地址信號輸入端BAO、 BA1以及AO-Ai接收的地址信號相耦合。存儲器裝置10可包括外部數(shù)據(jù)內(nèi)部命令(ODIC， Outer Data Inner Command)結(jié)構(gòu)，其中包括時鐘信號輸入端CK和/CK、外部控制信號輸入端CKE、 /CS、 /RAS、 /CAS和/WE、和/或地址信號輸入端BAO、 BA1以及 AO-Ai的區(qū)域20，可以被放置在存儲器裝置10的中心部分。存儲器裝置10 可包括區(qū)域30和/或區(qū)域40,區(qū)域30包括數(shù)據(jù)輸入/輸出焊盤DQO、 DQ1、 DQ6和/或DQ7,區(qū)域40包括數(shù)據(jù)輸入/輸出焊盤DQ2、DQ3、DQ4和/或DQ5， 區(qū)域3 0和/或區(qū)域40可以圍繞區(qū)域20放置。為了描述方便，下面將描述一種用于產(chǎn)生系統(tǒng)代碼的方法，該系統(tǒng)代碼 與從;改置在ODIC結(jié)構(gòu)上的第一存儲體100A和IOOB、以及第二存儲體200A 和200B讀取的數(shù)據(jù)相關(guān)聯(lián)。其中放置第一存儲體100A和第二存儲體200A 的區(qū)域稱為第 一存儲核心塊，而其中放置第 一存儲體1OOB和第二存儲體200B 的區(qū)域稱為第二存儲核心塊。用于產(chǎn)生與從放置在ODIC結(jié)構(gòu)下的第一存儲 體100C和100D以及第二存儲體200C和200D讀取的數(shù)據(jù)相關(guān)聯(lián)的系統(tǒng)代 碼的方法，可以與對于放置在該結(jié)構(gòu)之上的第一存儲體IOOA和100B以及第 二存儲體200A和200B的方法相同，因此，省略對它的描述。在第一存儲核心塊中，響應(yīng)于第一讀JF又時鐘信號RDsyncO,可將第一存 儲體100A的數(shù)據(jù)RDgrpO通過第 一選擇單元52傳送到第 一數(shù)據(jù)修補(bǔ)單元54。 響應(yīng)于第二讀取時鐘信號RDsyncl,可將第二存儲體200A的數(shù)據(jù)RDgrpl通 過第一選擇單元52傳送到第一數(shù)據(jù)修補(bǔ)單元54。第一數(shù)據(jù)修補(bǔ)脈沖發(fā)生器 56可接收第一讀取時鐘信號RDsyncO和第二讀取時鐘信號RDsyncl,并產(chǎn)生 第一數(shù)據(jù)修補(bǔ)脈沖RDsync—A。第一數(shù)據(jù)修補(bǔ)脈沖發(fā)生器56可以是用于對第 一讀取時鐘信號RDsyncO和第二讀取時鐘信號RDsyncl執(zhí)行或邏輯操作的或 門。響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖RDsync一A，第一數(shù)據(jù)修補(bǔ)單元54可修補(bǔ)從第 一選擇單元52傳送的第一存儲體數(shù)據(jù)和第二存儲體數(shù)據(jù)RDgrpO和RDgrpl, 并輸出第 一修補(bǔ)數(shù)據(jù)RDmux一A?？蓪⒌?一修補(bǔ)數(shù)據(jù)RDmux—A傳送到第 一 串 行器58和/或第一 CRC發(fā)生器59。響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖RDsync一A，第一串行器58可以期望的或者預(yù) 定的順序安排第一修補(bǔ)數(shù)據(jù)RDmux—A，并將得到的第一修補(bǔ)數(shù)據(jù)RDmux—A 輸出到第一傳輸線和第二傳輸線TxPO和TxPl。第一 CRC發(fā)生器59可計算 第 一修補(bǔ)數(shù)據(jù)RDmux—A和由第二 CRC發(fā)生器69產(chǎn)生的第二 CRC值，并產(chǎn) 生第一 CRC值RDmux—CRCA。響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖RDsync—B,第一 串行器58可以期望的或者預(yù)定的順序安排第一 CRC值RDmux CRCA,并輸出第 一和第二 CRC位CRCO和CRC1 ?？梢酝ㄟ^第一數(shù)據(jù)輸入/輸出焊盤DQ0輸出第一 CRC位CRC0和第一傳 輸線TxP0的串行數(shù)據(jù)，和/或可以通過第二數(shù)據(jù)輸入/輸出焊盤DQ1輸出第二 CRC位CRC1和第二傳輸線TxPl的串行數(shù)據(jù)。在第二存儲核心塊中，響應(yīng)于第一讀取時鐘信號RDsyncO,可通過第二 選擇單元62將第一存儲體100B的數(shù)據(jù)傳送到第二數(shù)據(jù)修補(bǔ)單元64。響應(yīng)于 第二讀取時鐘信號RDsyncl，可通過第二選擇單元62將第二存儲體200B的 數(shù)據(jù)傳送到第二數(shù)據(jù)修補(bǔ)單元64。第二數(shù)據(jù)修補(bǔ)脈沖發(fā)生單元66可接收第 一讀取時鐘信號RDsyncO和第二讀取時鐘信號RDsyncl,并產(chǎn)生第二數(shù)據(jù)修 補(bǔ)脈沖RDsync一B。第二數(shù)據(jù)修補(bǔ)脈沖發(fā)生器66可以是用于對第一讀取時鐘 信號RDsyncO和第二讀取時鐘信號RDsyncl執(zhí)行或邏輯操作的或邏輯門。響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖RDsync一B,第二數(shù)據(jù)修補(bǔ)單元64可修補(bǔ)通過 第二選擇單元62傳輸?shù)牡谝淮鎯w和第二存儲體100B和200B的數(shù)據(jù)，并 輸出第二修補(bǔ)數(shù)據(jù)RDmux一B。第二修補(bǔ)數(shù)據(jù)RDmux—B可以被傳送到第二串 行器68和/或第二 CRC發(fā)生器69。響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖RDsync—B，第二串行器68可以期望的或者預(yù) 定的順序安排第二修補(bǔ)數(shù)據(jù)RDmux—B，并將得到的第二修補(bǔ)數(shù)據(jù)RDmux—B 輸出到第三傳輸線和第四傳輸線TxP2和TxP3。第二 CRC發(fā)生器69可利用 第二修補(bǔ)數(shù)據(jù)RDmux—B和由第一 CRC發(fā)生器59產(chǎn)生的第一 CRC值，產(chǎn)生 第二 CRC值RDmux—CRCB。響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖RDsync_A,第二串 行器68可以期望的或者預(yù)定的順序安排第二 CRC值RDmux—CRCB,并將第 二 CRC值RDmux—CRCB輸出到第三CRC位和第四CRC位CRC2和CRC3?？梢酝ㄟ^第三數(shù)據(jù)輸入/輸出焊盤DQ2輸出第三CRC位CRC2和第三傳 輸線TxP2的串行數(shù)據(jù)，和/或可以通過第四數(shù)據(jù)輸入/輸出焊盤DQ3輸出第四 CRC位CRC3和第四傳輸線TxP3的串行數(shù)據(jù)。用于產(chǎn)生與從在ODIC結(jié)構(gòu) 下放置的第一存儲體100C和IOOD、以及第二存儲體200C和200D讀取的數(shù) 據(jù)相關(guān)聯(lián)的系統(tǒng)代碼的方法，可以類似地使用傳輸線TXP4-7和輸出焊盤 DQ4-DQ7來輸出與其相關(guān)聯(lián)的系統(tǒng)代碼(例如CRC位CRCO到CRC7 )、以 及與其相關(guān)聯(lián)的串行數(shù)據(jù)。圖2是圖示存儲器裝置10的操作的示例時序圖。參考圖1和2，響應(yīng)于 內(nèi)部時鐘信號ICLK,可以順序地接收第一讀取命令RD_BG0和第二讀取命令RD一BG1。響應(yīng)于第一讀取命令RD一BGO,可從第一存儲體100A至100D 輸出128位的第一存儲體數(shù)據(jù)RDgrp0,和/或響應(yīng)于第二讀取命令RD一BG1, 可從第二存儲體200A至200D輸出128位的第二存儲體數(shù)據(jù)RDgrpl?？梢援a(chǎn)生與第一存儲體數(shù)據(jù)RDgrpO對應(yīng)的第一讀取時鐘信號RDsynO, 和/或可以產(chǎn)生與第二存儲體數(shù)據(jù)RDgrp 1對應(yīng)的第二讀取時鐘信號RDsync 1 。 可以對第一讀取時鐘信號RDsyncO和/或第二讀取時鐘信號RDsyncl執(zhí)行或 邏輯操作，以產(chǎn)生第一數(shù)據(jù)修補(bǔ)脈沖RDsync—A。響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖 RDsync—A,可修補(bǔ)第一存儲體數(shù)據(jù)RDgrpO和第二存儲體數(shù)據(jù)RDgrpl以產(chǎn) 生第一修補(bǔ)數(shù)據(jù)RDmux—A?？梢詫Φ谝蛔x取時鐘信號RDsyncO和第二讀取 時鐘信號RDsyncl執(zhí)行或邏輯操作，以產(chǎn)生第二數(shù)據(jù)修補(bǔ)脈沖RDsync—B。 響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖RDsync一B,可產(chǎn)生第二修補(bǔ)數(shù)據(jù)RDmux—B。第一修補(bǔ)數(shù)據(jù)RDmux—A和由第二 CRC發(fā)生器69產(chǎn)生的第二 CRC值 RDmux—CRCB,可以用于產(chǎn)生第一 CRC值RDmux—CRCA。第二修補(bǔ)數(shù)據(jù) RDmux_B和由第一 CRC發(fā)生器59產(chǎn)生的第一 CRC值RDmux—CRCA,可 以用于產(chǎn)生第二 CRC值RDmux—CRCB 。第二數(shù)據(jù)修補(bǔ)脈沖RDsync—B可通過第二 CRC發(fā)生器69的信號通道， 以產(chǎn)生延遲的第二數(shù)據(jù)修補(bǔ)脈沖RDsync—Btrvs。第 一數(shù)據(jù)修補(bǔ)脈沖RDsync_A 可通過第一 CRC發(fā)生器59的信號通道，以產(chǎn)生延遲的第一數(shù)據(jù)修補(bǔ)脈沖 RDsync—Atrvs。第一串行器58可響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖RDsync一A，以期望的或者預(yù) 定的順序安排第一修補(bǔ)數(shù)據(jù)RDmux一A、和/或響應(yīng)于延遲的第二數(shù)據(jù)修補(bǔ)脈 沖RDsync—Btrvs以期望的或者預(yù)定的順序安排第一 CRC值，以為第一修補(bǔ) 數(shù)據(jù)RDmux—A的每8位輸出第一 CRC位CRCO和CRC1到第一和第二數(shù)據(jù) 輸入/輸出焊盤DQO和DQ1。第二串行器68可響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖 RDsync_B以期望的或者預(yù)定的順序安排第二修補(bǔ)數(shù)據(jù)RDmux_B、和/或響應(yīng) 于延遲的第一數(shù)據(jù)修補(bǔ)脈沖RDsync—Btrvs,以期望的或者預(yù)定的順序安排第 二 CRC值，以為第 一修補(bǔ)數(shù)據(jù)RDmux—B的每8位輸出第二 CRC位CRC2 和CRC3到第三和第四數(shù)據(jù)輸入/輸出焊盤DQ2和DQ3。同樣地，可以為修 補(bǔ)數(shù)據(jù)的每8位輸出CRC位CRC4至CRC7到第五至第八數(shù)據(jù)輸入/輸出焊 盤DQ4至DQ7。例如，CRC位CRC4至CRC7可與從放置在ODIC結(jié)構(gòu)下 的第一存儲體100C和IOOD、以及第二存儲體200C和200D讀取的數(shù)據(jù)相關(guān)聯(lián)。因此，第一存儲體數(shù)據(jù)RDgrpO的128位可通過第一至第八數(shù)據(jù)輸入/輸 出焊盤DQ0至DQ7以產(chǎn)生系統(tǒng)代碼，在每個系統(tǒng)代碼中給每8位數(shù)據(jù)分配1 個CRC位。例如，第一存儲體數(shù)據(jù)RDgrpO的128位可被分配16個CRC位。存儲器裝置10可響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖RDsync^A串行輸出8位原始 數(shù)據(jù)、和/或響應(yīng)于延遲的第二數(shù)據(jù)修補(bǔ)脈沖RDsync—Btrvs輸出1個CRC位， 從而產(chǎn)生第一系統(tǒng)代碼。存儲器裝置10可響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖 RDsync—B串行輸出8位原始數(shù)據(jù)、和/或響應(yīng)于延遲的第一數(shù)據(jù)修補(bǔ)脈沖 RDsync一Atrvs輸出1個CRC位，從而產(chǎn)生第二系統(tǒng)代碼。因此，在根據(jù)示例 實施例的存儲器裝置100中，因為如果產(chǎn)生系統(tǒng)代碼則分別使用原始數(shù)據(jù)的 時鐘信號和奇偶位的時鐘信號，所以可以減少讀取數(shù)據(jù)等待時間。雖然在說明書和附圖中已經(jīng)示出和描述了各示例實施例，但是本領(lǐng)域技 術(shù)人員將意識到可以對圖示和/或描述的各示例實施例進(jìn)行改變而不脫離其 原理和精神。優(yōu)先權(quán)聲明本申請要求于2006年12月29日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請 No. 10-2006-0138776的優(yōu)先權(quán)的利益，在此通過引用并入其全部內(nèi)容。
權(quán)利要求
1.一種存儲器裝置，包括存儲核心塊；數(shù)據(jù)修補(bǔ)單元，配置來響應(yīng)于第一讀取脈沖修補(bǔ)從存儲核心塊讀取的并行數(shù)據(jù)；循環(huán)冗余校驗CRC產(chǎn)生單元，配置來響應(yīng)于第二讀取脈沖，基于并行數(shù)據(jù)產(chǎn)生CRC代碼，所述第二讀取脈沖從如果產(chǎn)生第一讀取脈沖被延遲一段時間；以及串行器，配置來響應(yīng)于第一讀取脈沖將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，并為串行數(shù)據(jù)的多位按順序安排CRC代碼以產(chǎn)生系統(tǒng)代碼。
2. 根據(jù)權(quán)利要求1所述的存儲器裝置，其中通過存儲器裝置的數(shù)據(jù)輸入 /輸出焊盤輸出所述系統(tǒng)代碼。
3. —種存儲器裝置，包括至少在第 一存儲器單元陣列塊和第二存儲器單元陣列塊之間分割的至少 第一存儲體，所述第一存儲器單元陣列塊包括在第一存儲核心塊中，所述第 二存儲器單元陣列塊包括在第二存儲核心塊中；第 一數(shù)據(jù)修補(bǔ)單元，配置來響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖修補(bǔ)從第 一存儲核 心塊讀取的第一并行數(shù)據(jù)，并輸出第一并行數(shù)據(jù)作為第一修補(bǔ)數(shù)據(jù)；第一循環(huán)冗余校驗CRC發(fā)生器，配置來基于第一修補(bǔ)數(shù)據(jù)和多個第二 CRC值產(chǎn)生多個第一 CRC值；第二數(shù)據(jù)修補(bǔ)單元，配置來響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖修補(bǔ)從第二存儲核 心塊讀取的第二并行數(shù)據(jù)，并輸出第二并行數(shù)據(jù)作為第二修補(bǔ)數(shù)據(jù)；第二 CRC發(fā)生器，配置來基于第二修補(bǔ)數(shù)據(jù)和多個第一 CRC值產(chǎn)生多 個第二CRC值；第一串行器，配置來響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖將第一修補(bǔ)數(shù)據(jù)轉(zhuǎn)換為第 一串行數(shù)據(jù)，響應(yīng)于延遲的第二數(shù)據(jù)修補(bǔ)脈沖將多個第一 CRC值轉(zhuǎn)換為多個 第一 CRC位，并為第 一 串行數(shù)據(jù)的多位按順序安排多個第一 CRC位以產(chǎn)生 第一系統(tǒng)代碼；以及第二串行器，配置來響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖將第二修補(bǔ)數(shù)據(jù)轉(zhuǎn)換為第 二串行數(shù)據(jù)，響應(yīng)于延遲的第 一數(shù)據(jù)修補(bǔ)脈沖將多個第二 CRC值轉(zhuǎn)換為多個第二 CRC位，并為第二串行數(shù)據(jù)的多位按順序安排多個第二 CRC位以產(chǎn)生 第二系統(tǒng)代碼。
4. 根據(jù)權(quán)利要求3所述的存儲器裝置，其中延遲的第二數(shù)據(jù)修補(bǔ)脈沖是 通過將第二數(shù)據(jù)修補(bǔ)脈沖通過第二 CRC發(fā)生器的信號通道而延遲的信號。
5. 根據(jù)權(quán)利要求3所述的存儲器裝置，其中延遲的第一數(shù)據(jù)修補(bǔ)脈沖是 通過將第一數(shù)據(jù)修補(bǔ)脈沖通過第一 CRC發(fā)生器的信號通道而延遲的信號。
6. 根據(jù)權(quán)利要求3所述的存儲器裝置，其中存儲器裝置具有外部數(shù)據(jù)內(nèi) 部命令ODIC結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求3所述的存儲器裝置，其中第一串行器和第二串行器每 個連接到存儲器裝置的數(shù)據(jù)輸入/輸出焊盤，以輸出第 一 系統(tǒng)代碼和第二系統(tǒng) 代碼。
8. 根據(jù)權(quán)利要求3所述的存儲器裝置，還包括包括第 一存儲核心塊和第二存儲核心塊的至少兩個存儲核心塊，每個存 儲核心塊包括至少兩個存儲體，其包括彼此分離的第 一存儲體和第二存儲體； 包括在第一存儲核心塊內(nèi)的第一選擇單元，配置來響應(yīng)于第一讀取時鐘信號選擇從第一存儲體讀取的數(shù)據(jù)，并且響應(yīng)于第二讀取時鐘信號選擇從第 二存儲體讀取的數(shù)據(jù)；包括在第二存儲核心塊內(nèi)的第二選擇單元，配置來響應(yīng)于第一讀取時鐘信號選擇從第一存儲體讀取的數(shù)據(jù)，并且響應(yīng)于第二讀取時鐘信號選擇從第 二存儲體讀取的數(shù)據(jù)；第一數(shù)據(jù)修補(bǔ)脈沖發(fā)生單元，配置來響應(yīng)于第一讀取時鐘信號和第二讀 取時鐘信號，在第一存儲核心塊中產(chǎn)生第一數(shù)據(jù)修補(bǔ)脈沖；第二數(shù)據(jù)修補(bǔ)脈沖發(fā)生單元，配置來響應(yīng)于第一讀取時鐘信號和第二讀取時鐘信號，在第二存儲核心塊中產(chǎn)生第二數(shù)據(jù)修4卜脈沖。
9. 根據(jù)權(quán)利要求8所述的存儲器裝置，其中延遲的第二數(shù)據(jù)修補(bǔ)脈沖是 通過將第二數(shù)據(jù)修補(bǔ)脈沖通過第二 CRC發(fā)生器的信號通道而延遲的信號。
10. 根據(jù)權(quán)利要求8所述的存儲器裝置，其中延遲的第一數(shù)據(jù)修補(bǔ)脈沖 是通過將第一數(shù)據(jù)修補(bǔ)脈沖通過第一 CRC發(fā)生器的信號通道而延遲的信號。
11. 根據(jù)權(quán)利要求8所述的存儲器裝置，其中存儲器裝置具有外部數(shù)據(jù) 內(nèi)部命令ODIC結(jié)構(gòu)。
12. 根據(jù)權(quán)利要求8所述的存儲器裝置，其中第一串行器和第二串行器連接到存儲器裝置的兩個數(shù)據(jù)輸入/輸出焊盤，以輸出第 一 系統(tǒng)代碼和第二系 統(tǒng)代碼。
13. —種方法，包括響應(yīng)于第一讀取脈沖，修補(bǔ)從存儲核心塊讀取的并行數(shù)據(jù)； 產(chǎn)生從如果產(chǎn)生第 一讀取脈沖被延遲一段時間的第二讀取脈沖； 響應(yīng)于第二讀取脈沖，基于并行數(shù)據(jù)產(chǎn)生CRC代碼；以及 響應(yīng)于第一讀取脈沖將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，并為串行數(shù)據(jù)的多位 按順序安排CRC代碼以產(chǎn)生系統(tǒng)代碼。
14. 根據(jù)權(quán)利要求13所述的方法，其中通過存儲器裝置的數(shù)據(jù)輸入/輸 出焊盤輸出系統(tǒng)代碼。
15. —種方法，包括響應(yīng)于第 一數(shù)據(jù)修補(bǔ)脈沖修補(bǔ)從第 一存儲核心塊讀取的第 一并行數(shù)據(jù)， 并輸出第 一并行數(shù)據(jù)作為第 一修補(bǔ)數(shù)據(jù)，所述第 一存儲核心塊包括第 一存儲 器單元陣列塊，所述第一存儲器單元陣列塊包括在第一存儲器單元陣列塊和 第二存儲器單元陣列塊之間分割的至少第 一存儲體中，所述第二存儲器單元 陣列塊包括在第二存儲核心塊中；響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖，修補(bǔ)從第二存儲核心塊讀取的第二并行數(shù)據(jù)， 并輸出第二并行數(shù)據(jù)作為第二修補(bǔ)凄t據(jù)；基于第 一修補(bǔ)數(shù)據(jù)和多個第二 CRC值產(chǎn)生多個第一 CRC值； 基于第二修補(bǔ)數(shù)據(jù)和多個第一 CRC值產(chǎn)生多個第二 CRC值； 響應(yīng)于第一數(shù)據(jù)修補(bǔ)脈沖將第 一修補(bǔ)數(shù)據(jù)轉(zhuǎn)換為第一 串行數(shù)據(jù)，響應(yīng)于 延遲的第二數(shù)據(jù)修補(bǔ)脈沖將多個第一 CRC值轉(zhuǎn)換為多個第一 CRC位，并為 第一 串行數(shù)據(jù)的多位按順序安排多個第一 CRC位以產(chǎn)生第一系統(tǒng)代碼；以及 響應(yīng)于第二數(shù)據(jù)修補(bǔ)脈沖將第二修補(bǔ)數(shù)據(jù)轉(zhuǎn)換為第二串行數(shù)據(jù)，響應(yīng)于延遲的第一數(shù)據(jù)修補(bǔ)脈沖將多個第二 CRC值轉(zhuǎn)換為多個第二 CRC位，并為 第二串行數(shù)據(jù)的多位按順序安排多個第二 CRC位以產(chǎn)生第二系統(tǒng)代碼。
16. 根據(jù)權(quán)利要求15所述的方法，其中延遲的第二數(shù)據(jù)修補(bǔ)脈沖是通過 將第二數(shù)據(jù)修補(bǔ)脈沖通過用于產(chǎn)生多個第二 CRC值的信號通道而延遲的信 號。
17. 根據(jù)權(quán)利要求15所述的方法，其中延遲的第一數(shù)據(jù)修補(bǔ)脈沖是通過 將第一數(shù)據(jù)修補(bǔ)脈沖通過用于產(chǎn)生多個第一 CRC值的信號通道而延遲的信
18. 根據(jù)權(quán)利要求15所述的方法，其中第一系統(tǒng)代碼和第二系統(tǒng)代碼分別輸出到存儲器裝置的兩個數(shù)據(jù)輸入/輸出焊盤。
19. 如權(quán)利要求15所述的方法，還包括在第一存儲核心塊中，響應(yīng)于第一讀取時鐘信號選擇從第一存儲體讀取 的數(shù)據(jù)，并且響應(yīng)于第二讀取時鐘信號選擇從第二存儲體讀取的數(shù)據(jù)，所述 第 一存儲核心塊是包括第 一存儲核心塊和第二存儲核心塊的至少兩個存儲核 心塊之一，每個存儲核心塊至少包括兩個存儲體，該存儲體包括第一存儲體和第二存儲體；響應(yīng)于第 一讀取時鐘信號，在第二存儲核心塊中選擇從第 一存儲體讀取的數(shù)據(jù)，并且響應(yīng)于第二讀取時鐘信號選擇從第二存儲體讀取的數(shù)據(jù)；響應(yīng)于第一讀取時鐘信號和第二讀取時鐘信號，在第一存儲核心塊中產(chǎn)生第一數(shù)據(jù)修補(bǔ)脈沖；響應(yīng)于第 一讀取時鐘信號和第二讀取時鐘信號，在第二存儲核心塊中產(chǎn) 生第二數(shù)據(jù)修補(bǔ)脈沖。
20. 根據(jù)權(quán)利要求19所述的方法，其中延遲的第二數(shù)據(jù)修補(bǔ)脈沖是通過 將第二數(shù)據(jù)修補(bǔ)脈沖通過用于產(chǎn)生多個CRC值的信號通道而延遲的信號。
21. 根據(jù)權(quán)利要求19所述的方法，其中延遲的第一數(shù)據(jù)修補(bǔ)脈沖是通過 將第一數(shù)據(jù)修補(bǔ)脈沖通過用于產(chǎn)生多個第一 CRC值的信號通道而延遲的信
22. 根據(jù)權(quán)利要求19所述的方法，其中通過存儲器裝置的兩個數(shù)據(jù)輸入 /輸出焊盤輸出第 一 系統(tǒng)代碼和第二系統(tǒng)代碼。
全文摘要
一種存儲器裝置，可以包括存儲核心塊、數(shù)據(jù)修補(bǔ)單元、循環(huán)冗余校驗(CRC)產(chǎn)生單元和/或串行器。數(shù)據(jù)修補(bǔ)單元可配置來響應(yīng)于第一讀取脈沖，修補(bǔ)從存儲核心塊讀取的并行數(shù)據(jù)。CRC產(chǎn)生單元可配置來響應(yīng)于第二讀取脈沖，基于并行數(shù)據(jù)產(chǎn)生CRC代碼，第二讀取脈沖從如果產(chǎn)生第一讀取脈沖被延遲一段時間。串行器可配置來響應(yīng)于第一讀取脈沖將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，和/或為串行數(shù)據(jù)的多位按順序安排CRC代碼以產(chǎn)生系統(tǒng)代碼。
文檔編號G11C29/44GK101241768SQ20071030352
公開日2008年8月13日 申請日期2007年12月29日 優(yōu)先權(quán)日2006年12月29日
發(fā)明者鄭會柱, 金潤哲 申請人:三星電子株式會社