時延計時設(shè)備、管理多個時延的方法及延遲多個數(shù)據(jù)包的裝置制造方法
【專利摘要】本發(fā)明公開了一種對多個時延進行計時的時延計時設(shè)備(1)，包括時延時鐘(2)，時延時鐘(2)包括多個時鐘存儲器(3、3a、3b、3c)，其中，所述多個時鐘存儲器(3、3a、3b、3c、3d)與時延時鐘值的多個位位置相對應(yīng)；時延存儲器(4)，用于存儲所述多個時延(5、5a、5b、5c、5d、5e、5-i)；時延邏輯單元(6)，用于通過將新時延(5、5a、5b、5c、5d、5e、5-i)存儲到所述時延存儲器(4)來添加所述新時延，并通過以下方法對所述新時延(5、5a、5b、5c、5d、5e、5-i)進行計時：將所述新時延(5、5a、5b、5c、5d、5e、5-i)耦合到與所述新時延(5、5a、5b、5c、5d、5e、5-i)的時延值的非零最高位位置相對應(yīng)的時鐘存儲器(3、3a、3b、3c)，然后根據(jù)所述新時延(5、5a、5b、5c、5d、5e、5-i)的時延值將所述新時延耦合到與所述時延值的下一個次高位位置相對應(yīng)的時鐘存儲器(3、3a、3b、3c)，并在所述新時延到期時生成時延信號(19)。本發(fā)明進一步公開了一種方法和裝置。
【專利說明】時延計時設(shè)備、管理多個時延的方法及延遲多個數(shù)據(jù)包的 裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總體上涉及電子設(shè)備中的時鐘或計時器，尤其是針對數(shù)據(jù)網(wǎng)絡(luò)，更具體地 涉及對多個時延（a plurality of delays)進行計時的時延計時器（delay timer)、管理多 個時延的方法以及延遲多個數(shù)據(jù)包（delaying a plurality of data packets)的裝置。

【背景技術(shù)】
[0002] 現(xiàn)代電子設(shè)備中，時鐘或定時器用于完成各種任務(wù)。例如，現(xiàn)代數(shù)據(jù)網(wǎng)絡(luò)中，數(shù)據(jù) 整形（data shaping)需要時鐘或計時器。數(shù)據(jù)整形需平滑流量突發(fā)，以控制和限定接收單 元處的數(shù)據(jù)包隊列以及執(zhí)行服務(wù)提供商和客戶之間的合約。
[0003] 在流量整形應(yīng)用（traffic shaping applications)中測量到來的流量（incoming traffic)，一旦超過為數(shù)據(jù)流量定義的一定限度，便阻留或延遲到來的流量以在最小突發(fā)量 下保持穩(wěn)定的數(shù)據(jù)速率。這種流量整形器（traffic shaper)通過使用計時器對各個單一的 數(shù)據(jù)包的時延進行計時，或?qū)σ粋€數(shù)據(jù)包流隊列中的時延進行計時，管理數(shù)據(jù)包的時延。當(dāng) 計時器顯示時延已到期時，便將相應(yīng)流量從延遲的數(shù)據(jù)包隊列中傳輸出去。
[0004] 極高帶寬應(yīng)用中的流量整形器可在任何給定的時間延遲數(shù)以百萬計的數(shù)據(jù)包或 流隊列。
[0005] 將硬件計時器用于所有延遲的數(shù)據(jù)包或流隊列可實現(xiàn)對較少時延的管理。但是， 對于數(shù)以百萬計的時延，計數(shù)器的數(shù)量及如觸發(fā)電路（flip flops)等集成電路的量（the amount of integrated circuitry)將顯著增加。這將增加能耗和設(shè)備成本，從而導(dǎo)致這種 流量整形器經(jīng)濟效益不佳。
[0006] 因此，對于大量時延，已開發(fā)出對這些時延進行計時的方法，包括處理器和用于存 儲所述時延的數(shù)據(jù)存儲器。在這種流量整形器中，時延值（delay value)存儲在存儲器中， 該時延值不斷遞減，直至為〇。如果時延值達到〇,則該時延到期，進而傳輸數(shù)據(jù)包或允許流 隊列發(fā)送流量。在這種流量整形器中，時延值每一次遞減時，都需要對該存儲器進行讀寫訪 問，然后進行與〇相比較的操作。如果時延值的范圍為〇到1〇〇〇,在最壞的情況下，需針對 每個時延對該存儲器進行1000次讀寫訪問。這樣，當(dāng)用于大量數(shù)據(jù)包或流隊列時，就會產(chǎn) 生性能瓶頸。
[0007] 因此開發(fā)出用于減少管理時延而需要的計算量的方法。一種方法包括計算 時延值的多個單一的位及其對應(yīng)的速率（counting the single digits of a delay value with their corresponding rate)。例如，值為987的時延可計數(shù)為9個百位步 (hundreds_steps)、8 個十位步（tens-steps)和 7 個個位步（ones-steps)。這樣，所需計 算量減少到所述時延值的多個位的總和。但是，根據(jù)定時器的個數(shù)和數(shù)以百萬計的時延的 時延值范圍，該處理仍可能達到較高值，從而引發(fā)性能問題。


【發(fā)明內(nèi)容】

[0008] 本發(fā)明的目的在于提供用于有效管理多個數(shù)據(jù)包的時延的方法。
[0009] 根據(jù)本發(fā)明第一方面，本發(fā)明上述目的由對多個時延進行計時的時延計時設(shè)備來 實現(xiàn)。所述時延計時設(shè)備包括：包括多個時鐘存儲器（a number of clock memories)的 時延時鐘（delay clock),其中，所述多個時鐘存儲器與時延時鐘值（delay clock value) 的多個位位置（digit positions)相對應(yīng)；時延存儲器，用于存儲所述多個時延；時延邏 輯單元（delay logic unit),用于通過將新時延存儲到所述時延存儲器來添加所述新時 延，并通過以下方法對所述新時延進行計時：將所述新時延耦合到與所述新時延的時延值 的非零最高位位置（most significant digit position)相對應(yīng)的時鐘存儲器，然后根據(jù) 所述新時延的時延值將所述新時延稱合到與所述時延值的下一個次高位位置（next less significant digit position)相對應(yīng)的時鐘存儲器，并在所述時延到期時生成時延信號 (delay signal)。本發(fā)明提供一種時延計時器，能夠?qū)r延進行計時，且只需要經(jīng)過少量計 算。為了對時延進行計時，在最壞的情況下，所述時延計時器需在該單一時延上針對時延值 的每一位運行一次。例如，在一個較佳實施例中，如果所述時延以個位為〇的時延時鐘值結(jié) 束，如220,所述時延計時器只需要在所述時延上針對百位和十位運行。這樣，所述時延計時 器僅需在所述時延上運行兩次，便可對所述時延進行計時。進一步地，本發(fā)明提供一種時延 計時器，可在需要時僅通過添加或移除時鐘存儲器，便能適應(yīng)不同的時延時鐘值規(guī)格。
[0010] 在本發(fā)明第一方面提供的所述時延計時設(shè)備的第一可能實現(xiàn)方式中，每個時鐘存 儲器包括為所述時延計時設(shè)備使用的數(shù)字系統(tǒng)中的每位（every digit)提供的至少一個 存儲塊（memory block);所述時延時鐘包括為每個時鐘存儲器提供的一個指針，所述指針 用于指向存儲塊，所述存儲塊表示在指示相應(yīng)的時鐘存儲器的位位置的實際時延時鐘值 (actual delay clock value)。在相應(yīng)的最優(yōu)實現(xiàn)方式中，使用指針表示所述實際時延時鐘 值，則通過增加單個指針的值，便可計算出所述時延時鐘值，且不需要進行復(fù)雜的計算。進 一步地，本發(fā)明提供的時延計時器可使用任何適用于某個執(zhí)行環(huán)境的數(shù)字系統(tǒng)。在最優(yōu)實 現(xiàn)方式中，如果所述時延計時器使用十進制數(shù)字系統(tǒng)，所述時鐘存儲器中需要有至少10個 存儲塊。因此，在最優(yōu)實現(xiàn)方式中，如果所述時延計時器使用十六進制數(shù)字系統(tǒng)，所述時鐘 存儲器中需要有至少16個存儲塊。在最優(yōu)實現(xiàn)方式中，對于八進制數(shù)字系統(tǒng)，所述時鐘存 儲器中需要有至少8個存儲塊。
[0011] 在本發(fā)明第一方面提供的時延計時設(shè)備的第一可能實現(xiàn)方式的第二可能實現(xiàn) 方式中，所述時延計時器的基本時間間隔（basic time interval)表示與所述時延時 鐘的最低位位置（the least significant digit position)的一個位增量（one digit increment)相對應(yīng)的時步（time step),所述時延時鐘包括時鐘邏輯單元，其中，所述時鐘 邏輯單元用于在每個基本時間間隔后對指向所述時延時鐘的最低位位置的指針進行增量， 所述時鐘邏輯單元還用于在指向所述數(shù)字系統(tǒng)中最高位（the highest digit)的存儲塊的 指針被增量時，重設(shè)每個指針，使其指向所述數(shù)字系統(tǒng)中最低位的存儲塊，所述時鐘邏輯單 元還用于同時對指向下一個更高位位置（the next more significant digit position)的 指針進行增量，使其指向下一個存儲塊，從而提供一種可以通過很少計算量進行管理的時 延時鐘。僅對指針進行"+1"的操作，便可更新實際時延時鐘值，而且使用簡單的"if"從句， 便可檢查是否需要重設(shè)指針，無需進行復(fù)雜的運算。
[0012] 在本發(fā)明第一方面提供的時延計時設(shè)備的第一或第二實現(xiàn)方式的第三可能實現(xiàn) 方式中，所述時延邏輯單元進一步用于通過將存儲的新時延耦合到指示所述存儲新時延的 時延值的非零最高位位置的時鐘存儲器，添加所述新時延，其中，所述存儲的新時延與所述 時鐘存儲器的存儲塊相關(guān)聯(lián)，所述存儲塊是在添加所述存儲的新時延時相應(yīng)指針?biāo)赶虻?位置上的存儲塊，所述相應(yīng)指針被增量，增量為所述存儲的新時延的時延值的非零最高位 位置表示的步數(shù)加上所述存儲的新時延的時延值的多個次高位位置上的多個位與所述實 際時延時鐘值的多個次高位位置上的多個位之和的進位（carryover)。通過將新時延與相 應(yīng)時鐘存儲器的存儲塊相關(guān)聯(lián)，可提供一種管理時延的有效方式。識別是否必須在特定的 時延時鐘周期再次對所述時延進行處理時，不需要將所有時延都與所述實際時延時鐘值進 行比較，只需要處理與所述時鐘存儲器的指針實際指向的時鐘存儲器的存儲塊相關(guān)聯(lián)的時 延。
[0013] 在本發(fā)明第一方面提供的時延計時設(shè)備的第一、第二或第三實現(xiàn)方式的第四可能 實現(xiàn)方式中，所述時延邏輯單元用于，當(dāng)指向與時延瞬時關(guān)聯(lián)的時鐘存儲器的指針到達與 所述時延相關(guān)聯(lián)的所述時鐘存儲器的所述存儲塊時，將所述時延耦合到指示所述時延值的 下一個次高位的時鐘存儲器；所述時延邏輯單元還用于將所述時延耦合到指示所述時延值 的下一個次高位的時鐘存儲器的存儲塊，所述存儲塊是指耦合所述時延時相應(yīng)指針?biāo)赶?的存儲塊，所述相應(yīng)指針被增量，增量為所述時延的時延值的下一個次高位位置表示的步 數(shù)加上所述時延的時延值中比所述下一個次高位位置更低的多個位位置上的多個位與所 述實際時延時鐘值中比所述下一個次高位位置更低的多個位位置上的多個位之和的進位， 這樣，提供了有效的方法，用于在時鐘存儲器的指針指向時延耦合到的存儲塊時對所述時 延進行處理。
[0014] 在本發(fā)明第一方面提供的時延計時設(shè)備的第一至第四任一種實現(xiàn)方式的第五可 能實現(xiàn)方式中，所述時延邏輯單元用于，在指向所述時延時鐘的最低位位置的指針到達與 相應(yīng)時延相關(guān)聯(lián)的存儲塊時，指示所述時延到期。
[0015] 在本發(fā)明第一方面提供的時延計時設(shè)備的第二至第六任一種實現(xiàn)方式的第六可 能實現(xiàn)方式中，每個時鐘存儲器包括一個附加存儲塊，所述附加存儲塊位于指示所述數(shù)字 系統(tǒng)的最高位的存儲塊之后；所述時鐘邏輯單元還用于在指向所述附加存儲塊的指針被增 量時，重設(shè)每個指針，使其指向所述數(shù)字系統(tǒng)中最低位的存儲塊；所述時鐘邏輯單元還用于 同時對指向下一個更高位位置的指針進行增量，使其指向下一個存儲塊；所述時延邏輯單 元還用于，在將時延耦合到存儲塊時，通過所述附加存儲塊補償小于所述時延時鐘的基本 時間間隔的系統(tǒng)時間間隔（system clock intervals)。這樣，提供了方法，用于補償比嵌入 了所述時延計時器的集成電路的一個時鐘周期持續(xù)更長時間的基本時間間隔。
[0016] 在本發(fā)明第一方面提供的時延計時設(shè)備的第一至第六任一種實現(xiàn)方式的第七可 能實現(xiàn)方式中，與一個存儲塊相關(guān)聯(lián)的所述多個時延被組織在鏈表中，所述存儲塊包括指 向所述鏈表中第一元素的指針和/或指向所述鏈表中最后一個元素的指針，時延包括時延 時間值（delay time value)和/或時延時間余數(shù)（delay time remainder)以及指向所述 鏈表中下一個時延（next delay)的時延指針（delay pointer)。鏈表可用于管理對象列 表，即對時延進行有效地管理，將時延從所述鏈表中移除或添加到所述鏈表中。
[0017] 在本發(fā)明第一方面提供的時延計時設(shè)備的第一至第七任一種實現(xiàn)方式的第八可 能實現(xiàn)方式中，所述時延計時設(shè)備包括可編程邏輯設(shè)備和/或處理器和/或?qū)Ｓ眉呻娐?和/或計算機程序產(chǎn)品。通過提供不同電子裝置形式的時延計時器，所述時延計時器可適 用于各種不同的使用場景。
[0018] 根據(jù)本發(fā)明第二方面，本發(fā)明上述目的也可由一種對多個時延進行計時的方法實 現(xiàn)，所述方法包括以下步驟：
[0019] 根據(jù)本發(fā)明第一方面或本發(fā)明第一方面提供的時延計時設(shè)備的第一至第八任一 種實現(xiàn)方式，提供時延計時設(shè)備；
[0020] 將時延存儲到時延存儲器；
[0021] 將所述新時延耦合到指示所述新時延的時延值的非零最高位位置的時鐘存儲器； 然后根據(jù)所述新時延的時延值，將所述新時延耦合到與所述時延值的下一個次高位位置相 對應(yīng)的時鐘存儲器；當(dāng)所述新時延到期時，生成時延信號。
[0022] 在本發(fā)明第二方面提供的對多個時延進行計時的方法的第一實現(xiàn)方式中，所述方 法包括以下步驟：
[0023] 為時鐘存儲器中所述時延計時設(shè)備使用的數(shù)字系統(tǒng)中的每位提供至少一個存儲 塊；
[0024] 為每個時鐘存儲器提供一個指針；
[0025] 使所述指針指向存儲塊，所述存儲塊表示在指示相應(yīng)的時鐘存儲器的位位置的實 際時延時鐘值。
[0026] 在本發(fā)明第二方面提供的對多個時延進行計時的方法的第一實現(xiàn)方式的第二實 現(xiàn)方式中，所述時延計時器的基本時間間隔表示與所述時延時鐘的最低位位置的一個位增 量相對應(yīng)的時步，且所述方法包括以下步驟：
[0027] 在每個基本時間間隔后對指向所述時延時鐘的最低位位置的指針進行增量；
[0028] 當(dāng)指向所述數(shù)字系統(tǒng)中最高位的存儲塊的指針被增量時，重設(shè)每個指針，使其指 向所述數(shù)字系統(tǒng)中最低位的存儲塊，同時進一步對指向下一個更高位位置的指針進行增 量，使其指向下一個存儲塊。
[0029] 在本發(fā)明第二方面提供的對多個時延進行計時的方法的第一或第二實現(xiàn)方式的 第三實現(xiàn)方式中，可通過以下方法添加新時延：將所述存儲的新時延耦合到指示所述存儲 的新時延的時延值的非零最高位位置的時鐘存儲器；將所述存儲的新時延耦合到所述時鐘 存儲器的存儲塊，所述存儲塊是在添加所述存儲的新時延時相應(yīng)指針?biāo)赶虻奈恢蒙系拇?儲塊，所述相應(yīng)指針被增量，增量為所述存儲的新時延的時延值的非零最高位位置表示的 步數(shù)加上所述存儲的新時延的時延值的多個次高位位置上的多個位與所述實際時延時鐘 值的多個次高位位置上的多個位之和的進位。
[0030] 在本發(fā)明第二方面提供的對多個時延進行計時的方法的第一、第二或第三實現(xiàn)方 式的第四實現(xiàn)方式中，當(dāng)指向與時延瞬時關(guān)聯(lián)的時鐘存儲器的指針到達與所述時延相關(guān)聯(lián) 的所述時鐘存儲器的存儲塊時，時延與指示該時延值的下一個次高位位置的時鐘存儲器相 關(guān)聯(lián)；所述時延與所述指示所述時延值的下一個次高位的時鐘存儲器的存儲塊相關(guān)聯(lián)，所 述存儲塊是指耦合所述時延時相應(yīng)指針?biāo)赶虻拇鎯K，所述相應(yīng)指針被增量，增量為所 述時延的時延值的下一個次高位位置表示的步數(shù)加上所述時延的時延值中比所述下一個 次高位位置更低的多個位位置上的多個位與所述實際時延時鐘值中比所述下一個次高位 位置更低的多個位位置上的多個位之和的進位。
[0031] 在本發(fā)明第二方面提供的對多個時延進行計時的方法的第一至第四任一種實現(xiàn) 方式的第五實現(xiàn)方式中，當(dāng)指向所述時延時鐘的最低位位置的指針到達與相應(yīng)時延相關(guān)聯(lián) 的存儲塊時，指示所述時延到期。
[0032] 在本發(fā)明第二方面提供的對多個時延進行計時的方法的第一至第五任一種實現(xiàn) 方式的第六實現(xiàn)方式中，所述方法包括以下步驟：
[0033] 在每個時鐘存儲器中提供一個附加存儲塊，所述附加存儲塊位于指示所述數(shù)字系 統(tǒng)的最高位的存儲塊之后；
[0034]當(dāng)指向所述附加存儲塊的指針被增量時，重設(shè)每個指針，使其指向所述數(shù)字系統(tǒng) 中最低位的存儲塊，同時對指向下一個更高位位置的指針進行增量，使其指向下一個存儲 塊；
[0035] 將時延耦合到存儲塊時，通過所述附加存儲塊補償小于所述時延時鐘的基本時間 間隔的系統(tǒng)時鐘間隔。
[0036] 在本發(fā)明第二方面提供的對多個時延進行計時的方法的第一至第六任一種實現(xiàn) 方式的第七實現(xiàn)方式中，所述方法包括以下步驟：
[0037] 與一個存儲塊相關(guān)聯(lián)的所述多個時延被組織在鏈表中；
[0038] 提供指向所述鏈表中第一元素的指針和/或指向所述鏈表中最后一個元素的指 針；
[0039] 在每個時延中提供時延時間值和/或時延時間余數(shù)以及指向所述鏈表中下一個 時延的時延指針。
[0040] 根據(jù)本發(fā)明第三方面，本發(fā)明上述目的也可由一種延遲多個數(shù)據(jù)包的裝置實現(xiàn)， 所述裝置包括如本發(fā)明第一方面提供的第一至第八任一種實現(xiàn)方式所述的至少一個時延 計時設(shè)備，至少一個數(shù)據(jù)接口，所述數(shù)據(jù)接口用于接收和傳輸數(shù)據(jù)包，以及至少一個處理單 元，所述處理單元用于通過所述時延計時設(shè)備延遲接收到的數(shù)據(jù)包。本發(fā)明提供的裝置能 夠通過本發(fā)明提供的時延計時器處理數(shù)字?jǐn)?shù)據(jù)。因此，本發(fā)明提供的裝置能夠有效延遲數(shù) 字?jǐn)?shù)據(jù)，例如，在數(shù)據(jù)網(wǎng)絡(luò)中高效進行流量整形。
[0041] 在本發(fā)明第三方面提供的對多個時延進行計時的裝置的第一可能實現(xiàn)方式中，所 述裝置包括網(wǎng)橋（network bridge)。
[0042] 在本發(fā)明第三方面提供的對多個時延進行計時的裝置的第一可能實現(xiàn)方式中，所 述裝置包括網(wǎng)絡(luò)交換機（network switch)。
[0043] 在本發(fā)明第三方面提供的對多個時延進行計時的裝置的第一可能實現(xiàn)方式中，所 述裝置包括網(wǎng)絡(luò)路由器（network router)。
[0044] 上述技術(shù)可以通過硬件、軟件、固件或它們的結(jié)合實現(xiàn)。通過軟件實現(xiàn)時，所述技 術(shù)可部分由包括程序代碼的計算機可讀介質(zhì)來實現(xiàn)，所述程序代碼包含在需要執(zhí)行時執(zhí)行 此處描述的一種或多種方法的指令。

【專利附圖】

【附圖說明】
[0045] 下面結(jié)合附圖描述本發(fā)明提供的對多個時延進行計時的時延計時設(shè)備、對多個時 延進行計時的方法和延遲多個數(shù)據(jù)包的裝置的實現(xiàn)方式。
[0046] 圖1示出了本發(fā)明第一方面提供的時延計時設(shè)備的第一可能實現(xiàn)方式的框圖；
[0047] 圖2示出了本發(fā)明第二方面提供的對多個時延進行計時的方法的一種可能實現(xiàn) 方式的流程圖；
[0048] 圖3示出了本發(fā)明第三方面提供的延遲多個數(shù)據(jù)包的裝置的一種可能實現(xiàn)方式 的框圖；
[0049] 圖4示出了根據(jù)本發(fā)明第一方面中所述時延計時設(shè)備的第八實現(xiàn)方式提供的時 延計時設(shè)備的第二可能實現(xiàn)方式的框圖；
[0050] 圖5示出了連續(xù)三個時間點上四個時鐘存儲器的狀態(tài)的框圖；
[0051] 圖6不出了時鐘存儲器和鏈表的框圖。

【具體實施方式】
[0052] 圖1示出了本發(fā)明第一方面提供的時延計時設(shè)備1的第一可能實現(xiàn)方式的框圖。
[0053] 圖1所示的時延計時設(shè)備1包括時延時鐘2。所述時延時鐘2包括時鐘存儲器 3。圖1明確示出表示時鐘存儲器3的塊3,并通過多個點示出其他可能的時鐘存儲器3a、 3b和3c。所述時延時鐘2包括為時延時鐘值的每位提供的一個時鐘存儲器3、3a、3b、3c或 3d。如本說明書所指，所述時延時鐘值并不是實際時延時鐘值，而是所述時延時鐘用于計數(shù) 的最大值。例如，如果所述時延時鐘值包括四位，可使所述時延時鐘從時延時鐘值〇〇〇〇計 數(shù)到時延時鐘值9999,則所述時延時鐘包括對應(yīng)于所述時延時鐘值的千位的第一時鐘存儲 器、對應(yīng)于所述時延時鐘值的百位的第二時鐘存儲器、對應(yīng)于所述時延時鐘值的十位的第 三時鐘存儲器和對應(yīng)于所述時延時鐘值的個位的第四時鐘存儲器。相反，所述實際時延時 鐘值是特定時間點上時延時鐘的瞬間時延時鐘值。
[0054] 所述時延計時設(shè)備1還包括時延存儲器4,所述時延存儲器4包括已存儲的時延 5 - 5e和5-i。進一步，圖1通過三個點示出可能的時延5 - 5e和5-i。所述時延時鐘2和 所述時延存儲器4均被耦合到時延邏輯單元6,所述時延邏輯單元6用于將新時延5 - 5e和 5-i存儲到所述時延存儲器4中，并將所述新時延5 - 5e和5-i耦合到相應(yīng)的時鐘存儲器 3、3a、3b、3c 和 3d。
[0055] 在圖1所示的時延計時設(shè)備1的第一實現(xiàn)方式的第一可能實施例中，所述時延計 時設(shè)備1由一種計算機程序產(chǎn)品來實現(xiàn)，所述計算機程序產(chǎn)品用于根據(jù)圖1所示的時延計 時設(shè)備1的第一實現(xiàn)方式提供所述時延計時設(shè)備1的功能。在這種實施例中，所述時鐘存 儲器3、3a、3b、3c和3d以及所述時延存儲器4可包含在如運行Windows或Linux等操作系 統(tǒng)的個人計算機等裝置的主存儲器或RAM存儲器中。所述時延邏輯單元的功能被嵌入到所 述個人計算機執(zhí)行的可執(zhí)行計算機指令中。
[0056] 在圖1所示的時延計時設(shè)備1的第一實現(xiàn)方式的第二可能實施例中，所述時延計 時設(shè)備由一種專用集成電路來實現(xiàn)，所述專用集成電路用于根據(jù)圖1所示的時延計時設(shè)備 1的第一實現(xiàn)方式提供所述時延計時設(shè)備的功能。在這種實施例中，所述時鐘存儲器3、3a、 3b、3c和3d以及所述時延存儲器4可包含在如直接耦合到所述時延時鐘邏輯6的DRAM存 儲設(shè)備中，所述時延時鐘邏輯6直接包含在嵌入到所述專用集成電路的集成邏輯電路中。
[0057] 在圖1所示的時延計時設(shè)備1的第一實現(xiàn)方式的第三可能實施例中，所述時延邏 輯單元6用于分析新時延，如時延5 - 5e和5-i中的一個，以識別出所述新時延的時延值中 的非零最高位，其中，所述時延邏輯單元6從所述時延值中序數(shù)為0的最低位開始計數(shù)。
[0058] 例如，如果所述時延計時設(shè)備使用4個十進制位計數(shù)所述時延時間，若新時延的 時延值為985,則所述時延值的非零最高位為第二位，即十進制數(shù)字"9"。所述時延邏輯單 元6識別出所述時延值的非零最高位的位置后，會將所述新時延與所述第二時鐘存儲器相 關(guān)聯(lián)，其中，所述第二時鐘存儲器與所述時延時鐘值的第二位相關(guān)聯(lián)。
[0059] 圖2示出了本發(fā)明第二方面提供的對多個時延進行計時的方法的一種可能實現(xiàn) 方式的流程圖。
[0060] 在第一步驟S1中，提供時延計時設(shè)備1。所述時延計時設(shè)備1根據(jù)本發(fā)明第一方 面中第一至第八任一種實現(xiàn)方式來實現(xiàn)。
[0061] 在第二步驟S2中，將新時延5存儲到時延存儲器4。
[0062] 在第三步驟S3中，將所述新時延耦合到時鐘存儲器，所述時鐘存儲器指示所述新 時延的時延值的非零最高位位置。
[0063] 進一步地，在第四步驟S4中，根據(jù)所述新時延的時延值將所述時延耦合到與所述 時延值的下一個次高位位置相對應(yīng)的時鐘存儲器。
[0064] 最后，在第五步驟S5中，當(dāng)所述新時延到期時，生成時延信號。
[0065] 圖3示出了本發(fā)明第三方面提供的延遲多個數(shù)據(jù)包的裝置10的一種可能實現(xiàn)方 式的框圖。
[0066] 圖3中的裝置10包括根據(jù)本發(fā)明第一方面中第一至第八任一種實現(xiàn)方式提供的 時延計時設(shè)備1。所述裝置10還包括數(shù)據(jù)接口 11。所述時延計時設(shè)備1和所述數(shù)據(jù)接口 11均被耦合到處理單元12,所述處理單元12用于通過所述時延計時設(shè)備1延遲通過所述 數(shù)據(jù)接口 11接收到的數(shù)據(jù)包。
[0067] 在圖3所示的本發(fā)明第三方面提供的裝置10的第一可能實施例中，所述裝置10 包含在嵌入式計算機中。在這種實施例中，所述時延計時設(shè)備1包含在由所述嵌入式計算 機的操作系統(tǒng)執(zhí)行的計算機程序產(chǎn)品中。
[0068] 在圖3所示的本發(fā)明第三方面提供的裝置10的第二可能實施例中，所述裝置包括 網(wǎng)橋，所述數(shù)據(jù)接口 11包括以太網(wǎng)接口。
[0069] 在圖3所示的本發(fā)明第三方面提供的裝置10的第三可能實施例中，所述裝置包括 網(wǎng)絡(luò)交換機。
[0070] 在第四可能實施例中，圖3所示的本發(fā)明第三方面提供的裝置10包括網(wǎng)絡(luò)路由 器。
[0071] 在圖3所示的本發(fā)明第三方面提供的裝置10的第五可能實施例中，所述數(shù)據(jù)接口 11包括令牌環(huán)接口 11、FDDI接口 11、無線接口 11或它們的組合。
[0072] 在圖3所示的本發(fā)明第三方面提供的裝置10的第六可能實施例中，所述裝置10 可作為如計算機程序產(chǎn)品被嵌入到網(wǎng)絡(luò)服務(wù)器中。
[0073] 圖4示出了根據(jù)本發(fā)明第一方面中所述時延計時設(shè)備的第八實現(xiàn)方式提供的時 延計時設(shè)備1的第二可能實現(xiàn)方式的框圖。
[0074] 不冋于圖1中的時延計時設(shè)備1，在圖4中的時延計時設(shè)備1中，所述時延時鐘2 包括3a、3b和3c三個時鐘存儲器，每個時鐘存儲器具有11個存儲塊13-i，前10個存儲塊 中的每個存儲塊13-i對應(yīng)十進制數(shù)字0 - 9中的一個數(shù)字，第11個存儲塊13-i是附加存 儲塊。所述第一時鐘存儲器3a對應(yīng)十進制數(shù)值的百位。所述第二時鐘存儲器3b對應(yīng)十進 制數(shù)值的十位。最后，所述第三時鐘存儲器3c對應(yīng)十進制數(shù)值的個位。
[0075] 所述時延時鐘2還包括時鐘邏輯單元14與15a、15b和15c三個指針。所述第一 指針15a指向所述第一時鐘存儲器3a的第一存儲塊13-i，其中，所述第一時鐘存儲器3a對 應(yīng)實際時延時鐘值的百位，所述第一存儲塊13-i對應(yīng)十進制數(shù)字0。所述第二指針15b指 向所述第二時鐘存儲器3b的第十存儲塊13-i，其中，所述第二時鐘存儲器3b對應(yīng)所述實際 時延時鐘值的十位，所述第十存儲塊13-i對應(yīng)十進制數(shù)字9。最后，所述第三指針15c指 向所述第三時鐘存儲器3c的第三存儲塊13-i，其中，所述第三時鐘存儲器3c對應(yīng)所述實 際時延時鐘值的個位，所述第三存儲塊13-i對應(yīng)十進制數(shù)字2。在此星座圖中，所述指針 15a- 15c描繪了實際時延時鐘值92。
[0076] 在這種實施例中，可如下表示實際時延時鐘值386 :所述第一指針15a指向所述第 一時鐘存儲器3a的、對應(yīng)十進制數(shù)字3的第四存儲塊13-i ;所述第二指針15b指向所述第 二時鐘存儲器3b的、對應(yīng)十進制數(shù)字8的第九存儲塊13-i ;所述第三指針15c指向所述第 三時鐘存儲器3c的、對應(yīng)十進制數(shù)字6的第七存儲塊13-i。
[0077] 圖4所示的時延計時設(shè)備1與圖1所示的時延計時設(shè)備1之間的不同之處還在于 所述時延存儲器4包括多個鏈表。根據(jù)本發(fā)明的一個實施例，每個包含時延5 - 5e和5-i 的存儲塊13-i與一個鏈表相關(guān)聯(lián)，其中，當(dāng)與包含存儲塊13-i的時鐘存儲器3、3a、3b和3c 相對應(yīng)的指針被增量到指向所述存儲塊13-i時，需要關(guān)注所述時延5 - 5e和5-i。因此，鏈 表16a和16b并不是與每個存儲塊都有關(guān)聯(lián)。在另一實施例中，如鏈表16a和16b中的一 個單一鏈表即使為空，也與每個存儲塊13-i相關(guān)聯(lián)。
[0078] 相應(yīng)地，圖4中的時延存儲器4包括16a和16b兩個鏈表，用于存儲多個時延，其 中，所述第一鏈表16a包括5a、5b和5c三個時延，所述第二鏈表16b包括5d和5e兩個時 延。
[0079] 鏈表式構(gòu)造是用于有效地組織電子存儲器中的項目。一個鏈表中包括至少一個第 一元素。所述第一元素包括值或凈荷以及指向另一元素的指針。如果鏈表中沒有第二元素 加入，則所述第一元素的指針不指向任何地方（空指針）。如果鏈表中加入了第二元素，所 述第一元素的指針更新到指向所述第二元素，所述第二元素的指針不指向任何地方。這樣， 可根據(jù)鏈表中每個元素各自的指針對鏈表中的所有元素進行有效迭代，直至到達空指針。
[0080] 圖4中，所述時延5a - 5e分別包括時延時間余數(shù)17,又稱凈荷，以及指向所述鏈表 16a和16b中下一個時延5a - 5e的時延指針18。鏈表16a和16b中最后一個時延的時延 指針18為空指針，不指向任何地方。
[0081] 進一步地，所述第一鏈表16a與所述第二時鐘存儲器3b的、對應(yīng)十進制數(shù)字1的 第二存儲塊13-i相關(guān)聯(lián)；所述第二鏈表16b與所述第一時鐘存儲器3a的、對應(yīng)十進制數(shù)字 6的第七存儲塊13-i相關(guān)聯(lián)。因此，圖4中的時延計時器1需要對5個時延進行計時。這 5個時延中，當(dāng)指針15a被增量到指向所述第一時鐘存儲器3a的、對應(yīng)十進制數(shù)字6的第 七存儲塊13-i時，需關(guān)注時延5d和5e。當(dāng)指針15b被增量到指向所述第二時鐘存儲器3b 的、對應(yīng)十進制數(shù)字1的第二存儲塊13-i時，需關(guān)注其余三個時延5a、5b和5c。
[0082] 在另一個較佳實施例中，所述時延時鐘2包括5個以上或以下的時延，所述時延 存儲器4包括2個以上或以下的鏈表16a和16b。在一個較佳實施例中，對于每個存儲塊 13-i，即使時延5、5a、5b和5c均未與存儲塊13-i相關(guān)聯(lián)，所述時鐘存儲器4也包括一個鏈 表。
[0083] 最后，圖4中的時延邏輯單元6用于通過時延信號19表示時延到期。
[0084] 在根據(jù)本發(fā)明第一方面中所述時延計時設(shè)備1的第八實現(xiàn)方式提供的時延計時 設(shè)備1的第二可能實現(xiàn)方式中，所述時延計時設(shè)備1使用三個十進制數(shù)字計數(shù)實際時延時 鐘值并管理所述時延5 - 5e和5-i。進一步地，所述時延時鐘的基本時間間隔為lms，而包 含所述時延計時設(shè)備的個人計算機運行的系統(tǒng)時鐘為1GHz。
[0085] 所述時延邏輯單元6用于通過將時延與相應(yīng)時鐘存儲器3 - 3c的相應(yīng)存儲塊13-i 相關(guān)聯(lián)來添加新時延。
[0086] 例如，如果重啟所述時延時鐘2,則所述時延時鐘2從"000"開始計數(shù)。例如，如 果將值為539ms的時延5添加到所述時延時鐘設(shè)備1中，所述時延邏輯單元6會將該時延 與所述第一時鐘存儲器3a的第六存儲塊13-i相關(guān)聯(lián)，其中，所述第一時鐘存儲器3a對應(yīng) 所述時延時鐘值的百位，所述第六存儲塊13-i對應(yīng)十進制數(shù)字5。進一步地，所述時延邏 輯單元計算待添加到所述時延計時器1中的時延的時延值的余數(shù)。這可通過從所述時延值 539中減去與所述時延相關(guān)聯(lián)的百位值500完成，在該示例中為539 - 500。最后，所述時延 邏輯單元將所述時延，如5 - 5e和5-i中的一個，存儲到所述時延存儲器4中，其中，所述時 延包括帶有值為39ms的余數(shù)17。例如，如果基本時間間隔為1毫秒，所述時鐘邏輯單元14 會將所述第三指針15c每毫秒增量一次，將所述第二指針15b每10毫秒增量一次，將所述 第一指針15a每100毫秒增量一次。
[0087] 當(dāng)?shù)谝恢羔?5a被增量到指向所述第一時鐘存儲器3a的、對應(yīng)十進制數(shù)字5的第 六存儲塊13-i時，所述時延邏輯單元6將所述時延與所述第二時鐘存儲器3b的、對應(yīng)十進 制數(shù)字3的第四存儲塊13-i相關(guān)聯(lián)，并將帶有值為9的新時延余數(shù)17存儲到所述時延。
[0088] 因此，當(dāng)所述第二指針15b被增量到指向所述第二時鐘存儲器3b的、對應(yīng)十進制 數(shù)字3的第四存儲塊13-i時，所述時延邏輯單元6將所述時延與第三時鐘存儲器3c的、對 應(yīng)十進制數(shù)字9的第十存儲塊13-i相關(guān)聯(lián)，并將帶有值為0的余數(shù)17存儲到所述時延。
[0089] 最后，當(dāng)所述第三指針15c被增量到指向第三存儲器3c的、對應(yīng)十進制數(shù)字9的 第十存儲塊13-i時，所述時延邏輯單元6輸出時延信號19,表示所述時延時間已到期。對 該時延進行計時所需的計算只包括三種，每種計算均在相應(yīng)指針到達與所述時延相關(guān)聯(lián)的 存儲塊13-i時發(fā)生。在該示例中，在輸入如5-5e和5-i中的一個新時延之前，重設(shè)所述 時延時鐘。在下一個以十進制呈現(xiàn)的示例中，添加如5 - 5e和5-i中的一個時延，所述時延 的時延值為995ms，而如圖4中指針15a - 15c所示，實際時延時鐘值為"092"。該示例也將 闡明為何需要所述附加的第十一存儲塊13-i。
[0090] 以十進制為例，如圖4所示，每一個時鐘存儲器3a、3b和3c均包括總共10個存儲 塊13-i和一個附加存儲塊13-i，即第i^一存儲塊13-i。
[0091] 當(dāng)將時延值為"995"ms的時延加入到所述時延存儲器4時，所述時延與代表所述 時延時鐘值的百位的第一時鐘存儲器3a相關(guān)聯(lián)。為計算出所述新時延需要關(guān)聯(lián)的存儲塊 13-i，所述時延邏輯單元6計算所述時延值的十位和個位與所述實際時延時鐘值的十位和 個位之和，并將百進位添加到所述新時延的時延值的百位值中。在此示例中，所述時延值 的十位和個位為"95"，所述實際時延時鐘值的十位和個位為"92"。兩者之和等于187。這 樣，添加一個進位到所述時延值的百位9。因此，所述時延值的百位為10,所述新時延與所 述第一時鐘存儲器3a的、對應(yīng)十進制數(shù)字10的所述附加的第十一存儲塊13-i相關(guān)聯(lián)。所 述第一指針15a實際上是指向所述第一時鐘存儲器3a的、對應(yīng)十進制數(shù)字0的第一存儲塊 13-i，因此，需要所述附加的第十一存儲塊13-i。進一步地，將所述余數(shù)"87"存儲到所述 時延存儲器4中。當(dāng)所述第一指針15a在1000ms后被增量到指向所述第一時鐘存儲器3a 的、對應(yīng)十進制數(shù)字10的所述附加的第十一存儲塊13-i時，所述時延與所述第二存儲器3b 的、對應(yīng)十進制數(shù)字8的第九存儲塊13-i相關(guān)聯(lián)。當(dāng)所述第二指針15b在另一 80ms后被 增量到指向所述第二時延存儲器3b的、對應(yīng)十進制數(shù)字8的第九存儲塊13-i時，所述時延 與第三時延存儲器3c的、對應(yīng)十進制數(shù)字7的第八存儲塊13-i相關(guān)聯(lián)。最后，所述第三指 針15c在另一 7ms后被增量到指向第三時延存儲器3c的、對應(yīng)十進制數(shù)字7的第八存儲塊 13-i。此時，將所述時延從所述時延存儲器4中移除，所述時延邏輯單元通過時延信號19 表示所述時延已到期。
[0092] 在根據(jù)本發(fā)明第一方面中所述時延計時設(shè)備的第八實現(xiàn)方式提供的時延計時設(shè) 備1的第三可能實現(xiàn)方式中，所述時延計時設(shè)備使用的基本時間間隔為1/10毫秒。
[0093] 在根據(jù)本發(fā)明第一方面中所述時延計時設(shè)備的第八實現(xiàn)方式提供的時延計時設(shè) 備1的第四可能實現(xiàn)方式中，所述時延計時設(shè)備使用的基本時間間隔為10毫秒。
[0094] 圖1和4中所示的時延計時設(shè)備1還有其他可能的實現(xiàn)方式。例如，在另一可能 的實現(xiàn)方式中，所述時延計時設(shè)備使用二進制、八進制、十六進制或其他數(shù)字系統(tǒng)。
[0095] 圖5示出了連續(xù)三個時間點上四個時鐘存儲器的狀態(tài)的框圖。第一時間點是實際 時延時鐘值為1092的時間點。第二時間點是所述實際時延時鐘值為2000的時間點。最后， 第三時間點是所述實際時延時鐘值為2080的時間點。圖5示出了在所述三個時間點上的 3a、3b、3c和3d四個時鐘存儲器。時鐘存儲器3d對應(yīng)時延時鐘值的千位。時鐘存儲器3a 對應(yīng)所述時延時鐘值的百位。時鐘存儲器3b對應(yīng)所述時延時鐘值的十位。最后，時鐘存儲 器3c對應(yīng)所述時延時鐘值的個位。
[0096] 為所述四個時鐘存儲器3a、3b、3c和3d中的每一個分別提供一個指針15a、15b、 15c和15d。在第一時間點上，所述指針15d指向所述時鐘存儲器3d的、對應(yīng)十進制數(shù)字1 的第二存儲塊13-i。所述指針15a指向所述時鐘存儲器3a的、對應(yīng)十進制數(shù)字0的第一存 儲塊13-i。所述指針15b指向所述時鐘存儲器3b的、對應(yīng)十進制數(shù)字9的第十存儲塊13-i。 最后，所述指針15c指向所述時鐘存儲器3c的、對應(yīng)十進制數(shù)字2的第三存儲塊13-i。
[0097] 在第二時間點上，所述指針15d指向所述時鐘存儲器3d的、對應(yīng)十進制數(shù)字1的 第二存儲塊13-i。所述指針15a指向所述時鐘存儲器3a的、對應(yīng)十進制數(shù)字10的第i^一存 儲塊13-i。所述指針15b指向所述時鐘存儲器3b的、對應(yīng)十進制數(shù)字0的第一存儲塊13-i。 最后，所述指針15c指向所述時鐘存儲器3c的、對應(yīng)十進制數(shù)字0的第一存儲塊13-i。
[0098] 在第三時間點上，所述指針15d指向所述時鐘存儲器3d的、對應(yīng)十進制數(shù)字1的 第二存儲塊13-i。所述指針15a指向所述時鐘存儲器3a的、對應(yīng)十進制數(shù)字10的第i^一存 儲塊13-i。所述指針15b指向所述時鐘存儲器3b的、對應(yīng)十進制數(shù)字8的第九存儲塊13-i。 最后，所述指針15c指向所述時鐘存儲器3c的、對應(yīng)十進制數(shù)字0的第一存儲塊13-i。
[0099] 在所述第一時間點和所述第二時間點之間經(jīng)過908個基本時間間隔。在所述第二 時間點和所述第三時間點之間經(jīng)過80個基本時間間隔。
[0100] 圖5示出了在所述第一時間點上添加時延的處理方式，其中，所述時延的時延值 為995。時延值1對應(yīng)所述時延計時器1的基本時間間隔。在實際時延時鐘值為1092的 情況下，將所述新時延添加到所述時延計時器1。為確定所述新時延需要耦合到的存儲塊 13-i，首先要確定所述時延值的非零最高位。時延值為995時，第三位被確定為非零最高 位。進一步地，計算所述時延值的其余位即十位和個位與所述實際時延時鐘值的其余位之 和，在此示例中為95+92。兩者之和等于187。由于兩者之和大于99,需將進位100與所述 時延值的第一位即非零最高位的值相加，在此示例中為900+100 = 1000。因此，在所述指針 15a在所述第一時間點上指向的存儲塊13-i之前，需為所述新時延添加10個存儲塊13-i， 即1000/100 = 10。因此，將所述新時延耦合到所述時鐘存儲器3a的第i^一存儲塊13_i， 其中，所述時鐘存儲器3a對應(yīng)所述時延時鐘值的百位。當(dāng)所述時延被耦合到所述第十一存 儲塊13-i時，會存儲帶有值為87的第一余數(shù)17,且該第一余數(shù)17被耦合到所述第i^一存 儲塊13-i。
[0101] 在第二時間點上，所述指針15a被增量到指向所述時鐘存儲器3a的、對應(yīng)十進制 數(shù)字10的第十一存儲塊13-i。此時，再次對帶有值為87的所述第一余數(shù)17進行處理。通 過減去所述實際時延時鐘值的十位和個位即80,計算出第二余數(shù)17,即87 - 80 = 7。由于 所述第一余數(shù)的十位等于8,因此將帶有值為7的所述第二余數(shù)17耦合到與所述指針15b 在第二時間點加8處所指向的位置相對應(yīng)的時鐘存儲器13-i，在此示例中為對應(yīng)十進制數(shù) 字8的第九存儲塊13-i。
[0102] 在第三時間點上，所述指針15b被增量到指向?qū)?yīng)十進制數(shù)字8的第九存儲塊 13-i。此時，再次對帶有值為7的所述第二余數(shù)17進行處理。由于個位是所述時延時鐘值 和所述時延值的最低位，因此不需要計算第三余數(shù)。這樣，由于所述第二余數(shù)的個位等于7， 因此，將所述時延耦合到與所述指針15c在第三時間點加7處所指向的位置相對應(yīng)的時鐘 存儲器13-i，在此示例中為對應(yīng)十進制數(shù)字7的第八存儲塊13-i，并將余數(shù)存儲為0。
[0103] 在圖5未示出的第四時間點上，另外7個基本時間間隔后，所述指針15c指向?qū)?yīng) 十進制數(shù)字7的第八存儲塊13-i。將所述時延從所述存儲塊中移除，并針對所述時延生成 時延信號19。
[0104] 圖6示出了時鐘存儲器和鏈表的框圖。在圖6中，時延時鐘2有3a、3b和3c三個 時鐘存儲器。所述時鐘存儲器3a、3b和3c分別包括多個存儲塊13-i。所述時鐘存儲器3a 中的最上層存儲塊13-i以放大的存儲塊13-i詳細(xì)示出，所述放大的存儲塊13-i包括頭指 針HEAD_PTR和尾指針TAIL_PTR。所述頭指針HEAD_PTR指向第一鏈表16c的第一時延5-i。 所述尾指針TAIL_PTR指向所述第一鏈表16c的最后一個時延5-i。所述鏈表16c包括組成 一排的8個時延，其中，所述第一時延5-i指向（用箭頭表示）第二時延。進一步地，連續(xù) 時延5-i中的每一個時延都指向同排中的下一個時延5-i，直至到達最后一個時延5-i。
[0105] 圖6示出其他三個鏈表，即16d、16e和16f。第二鏈表16d中五個時延5的組合 方式與所述第一鏈表16c相同。第三鏈表16e中三個時延5的組合方式也與所述第一鏈表 16c相同。最后，第四鏈表16f中^ 個時延5的組合方式也與所述第一鏈表16c相同。
[0106] 所述第二鏈表的最后一個時延5_i以放大的時延5_i詳細(xì)不出，所述放大的時延 5-i包括兩個塊，第一塊示出了余數(shù)17,第二塊示出了指向鏈表中下一個時延的指針18。
【權(quán)利要求】
1. 一種對多個時延進行計時的時延計時設(shè)備（1)，其特征在于，包括： 時延時鐘（2)，包括多個時鐘存儲器（3、3&、313、3(：)，其中，所述多個時鐘存儲器（3、3 &、 3b、3c、3d)與時延時鐘值的多個位位置相對應(yīng)； 時延存儲器（4)，用于存儲所述多個時延（5、5a、5b、5c、5d、5e、5-i); 時延邏輯單元（6)，用于通過將新時延（5、5a、5b、5c、5d、5e、5-i)存儲到所述時延存儲 器（4)來添加所述新時延，并通過以下方法對所述新時延（5、5a、5b、5c、5d、5e、5-i)進行 計時：將所述新時延（5、5a、5b、5c、5d、5e、5-i)耦合到與所述新時延（5、5a、5b、5c、5d、5e、 5-i)的時延值的非零最高位位置相對應(yīng)的時鐘存儲器（3、3a、3b、3c)，然后根據(jù)所述新時 延（5、5a、5b、5c、5d、5e、5-i)的時延值將所述新時延耦合到與所述時延值的下一個次高位 位置相對應(yīng)的時鐘存儲器（3、3a、3b、3c)，并在所述新時延到期時生成時延信號（19)。
2. 根據(jù)權(quán)利要求1所述的時延計時設(shè)備（1)，其特征在于： 每個時鐘存儲器（3、3a、3b、3c、3d)包括為所述時延計時設(shè)備（1)使用的數(shù)字系統(tǒng)中的 每位提供的至少一個存儲塊； 所述時延時鐘（2)包括為每個時鐘存儲器（3、3a、3b、3c)提供的一個指針（15a、15b、 15c)； 所述指針（15a、15b、15c)用于指向存儲塊，所述存儲塊表示在指示相應(yīng)時鐘存儲器 (3、3a、3b、3c)的位位置的實際時延時鐘值。
3. 根據(jù)權(quán)利要求2所述的時延計時設(shè)備（1)，其特征在于： 所述時延計時器（1)的基本時間間隔表示與所述時延時鐘（2)的最低位位置的一個位 增量相對應(yīng)的時步； 所述時延時鐘（2)包括時鐘邏輯單元（14); 所述時鐘邏輯單元（14)用于在每個基本時間間隔后對指向所述時延時鐘（2)的最低 位位置的指針（15a、15b、15c)進行增量； 所述時鐘邏輯單元（14)還用于在指向所述數(shù)字系統(tǒng)中最高位的存儲塊的指針（15a、 15b、15c)被增量時，重設(shè)每個指針（15&、1513、15(：)，使其指向所述數(shù)字系統(tǒng)中最低位的存 儲塊，所述時鐘邏輯單元（14)還用于同時對指向下一個更高位位置的指針（15a、15b、15c) 進行增量，使其指向下一個存儲塊。
4. 根據(jù)權(quán)利要求2或3所述的時延計時設(shè)備（1)，其特征在于： 所述時延邏輯單元（6)還用于通過將所述存儲的新時延（5、5a、5b、5c、5d、5e、5-i)奉禹 合到指示所述存儲的新時延（5、5a、5b、5c、5d、5e、5-i)的時延值的非零最高位位置的時鐘 存儲器（3、3&、313、3(：)，添加所述新時延（5、5 &、513、5(3、5(1、56、5-1); 所述存儲的新時延（5、5a、5b、5c、5d、5e、5-i)與所述時鐘存儲器（3、3a、3b、3c)的存儲 塊相關(guān)聯(lián)，所述存儲塊是在添加所述存儲的新時延（5、5a、5b、5c、5d、5e、5-i)時相應(yīng)指針 (15a、15b、15c)所指向的位置上的存儲塊，所述相應(yīng)指針被增量，增量為所述存儲的新時延 (5、5a、5b、5c、5d、5e、5-i)的時延值的非零最高位位置表示的步數(shù)加上所述存儲的新時延 (5、5a、5b、5c、5d、5e、5-i)的時延值的多個次高位位置上的多個位與所述實際時延時鐘值 的多個次高位位置上的多個位之和的進位。
5. 根據(jù)權(quán)利要求2至4任一項所述的時延計時設(shè)備（1)，其特征在于： 所述時延邏輯單元（6)用于，當(dāng)指向與時延（5、5a、5b、5c、5d、5e、5-i)瞬時關(guān)聯(lián)的時 鐘存儲器（3、3a、3b、3c)的指針（15a、15b、15c)到達與所述時延（5、5a、5b、5c、5d、5e、5-i) 相關(guān)聯(lián)的所述時鐘存儲器（3、3a、3b、3c)的所述存儲塊時，將所述新時延（5、5a、5b、5c、5d、 5e、5-i)耦合到指示所述時延值的下一個次高位位置的時鐘存儲器（3、3a、3b、3c); 所述時延邏輯單元（6)還用于將所述時延（5、5a、5b、5c、5d、5e、5-i)稱合到指示所述 時延值的下一個次高位位置的時鐘存儲器（3、3a、3b、3c)的存儲塊，所述存儲塊是指耦合 所述時延（5、5a、5b、5c、5d、5e、5-i)時相應(yīng)指針（15a、15b、15c)所指向的存儲塊，所述相應(yīng) 指針被增量，增量為所述時延（5、5a、5b、5c、5d、5e、5-i)的時延值的下一個次高位位置表 示的步數(shù)加上所述時延（5、5a、5b、5c、5d、5e、5-i)的時延值中比所述下一個次高位位置更 低的多個位位置上的多個位與所述實際時延時鐘值中比所述下一個次高位位置更低的多 個位位置上的多個位之和的進位。
6. 根據(jù)權(quán)利要求2至5任一項所述的時延計時設(shè)備（1)，其特征在于： 所述時延邏輯單元（6)用于，當(dāng)指向所述時延時鐘（2)的最低位置的指針（15a、15b、 15c)到達與相應(yīng)時延（5、5a、5b、5c、5d、5e、5-i)相關(guān)聯(lián)的存儲塊時，指示所述時延（5、5a、 5b、5c、5d、5e、5-i)到期。
7. 根據(jù)權(quán)利要求3至6任一項所述的時延計時設(shè)備（1)，其特征在于： 每個時鐘存儲器（3、3a、3b、3c)包括一個附加存儲塊，所述附加存儲塊位于指示所述 數(shù)字系統(tǒng)的最高位的存儲塊之后； 所述時鐘邏輯單元（14)還用于在指向所述附加存儲塊的指針（15a、15b、15c)被增量 時，重設(shè)每個指針（15a、15b、15c)，使其指向所述數(shù)字系統(tǒng)中最低位的存儲塊，所述時鐘邏 輯單元（14)還用于同時對指向下一個更高位位置的指針（15a、15b、15c)進行增量，使其指 向下一個存儲塊； 所述時延邏輯單元（6)用于，當(dāng)將時延（5、5a、5b、5c、5d、5e、5-i)耦合到存儲塊時，通 過所述附加存儲塊補償小于所述時延時鐘（2)的基本時間間隔的系統(tǒng)時鐘間隔。
8. 根據(jù)權(quán)利要求2至7任一項所述的時延計時設(shè)備（1)，其特征在于： 與一個存儲塊相關(guān)聯(lián)的所述多個時延（5、5a、5b、5c、5d、5e、5-i)被組織在鏈表中； 所述存儲塊包括指向所述鏈表中弟一兀素的指針和/或指向所述鏈表中最后個兀 素的指針； 時延（5、5a、5b、5c、5d、5e、5-i)包括時延值和/或時延時間余數(shù)（17)以及指向所述鏈 表中下一個時延（5、5a、5b、5c、5d、5e、5-i)的時延指針（18)。
9. 根據(jù)權(quán)利要求1至8任一項所述的時延計時設(shè)備（1)，其特征在于： 所述時延計時設(shè)備（1)包括可編程邏輯設(shè)備和/或處理器和/或?qū)Ｓ眉呻娐泛?或 計算機程序產(chǎn)品。
10. -種對多個時延進行計時的方法，其特征在于，包括以下步驟： 提供（S1)權(quán)利要求1至9任一項所述的時延計時設(shè)備（1); 將新時延（5、5a、5b、5c、5d、5e、5-i)存儲到（S2)時延存儲器（4); 將所述新時延（5、5a、5b、5c、5d、5e、5-i)耦合到（S3)指示所述新時延（5、5a、5b、5c、 5d、5e、5-i)的時延值的非零最高位位置的時鐘存儲器（3、3a、3b、3c); 然后根據(jù)所述新時延（5、5a、5b、5c、5d、5e、5_i)的時延（5、5a、5b、5c、5d、5e、5_i)值， 將所述新時延（5、5a、5b、5c、5d、5e、5-i)耦合到（S4)與所述時延值的下一個次高位位置相 對應(yīng)的時鐘存儲器（3、3a、3b、3c); 當(dāng)所述新時延（5、5a、5b、5c、5d、5e、5-i)到期時，生成（S5)時延信號（19)。
11. 根據(jù)權(quán)利要求10所述的方法，其特征在于，包括以下步驟： 為每個時鐘存儲器（3、3a、3b、3c)中所述時延計時設(shè)備（1)使用的數(shù)字系統(tǒng)中的每位 提供至少一個存儲塊； 為每個時鐘存儲器（3、3a、3b、3c)提供一個指針（15a、15b、15c); 使所述指針（15a、15b、15c)指向存儲塊，所述存儲塊表示在指示相應(yīng)的時鐘存儲器 (3、3a、3b、3c)的位位置的實際時延時鐘值。
12. 根據(jù)權(quán)利要求11所述的方法，其特征在于： 所述時延計時器的基本時間間隔表示與所述時延時鐘（2)的最低位位置的一個位增 量相對應(yīng)的時步； 所述方法包括以下步驟： 在每個基本時間間隔后對指向所述時延時鐘（2)的最低位位置的指針（15a、15b、15c) 進行增量； 當(dāng)指向所述數(shù)字系統(tǒng)中最高位的存儲塊的指針（15a、15b、15c)被增量時，重設(shè)每個指 針（15a、15b、15c)，使其指向所述數(shù)字系統(tǒng)中最低位的存儲塊，同時對指向下一個更高位位 置的指針（15a、15b、15c)進行增量，使其指向下一個存儲塊。
13. 根據(jù)權(quán)利要求11或12所述的方法，其特征在于，通過以下方法添加新時延（5、5a、 5b、5c、5d、5e、5_i)： 將所述存儲的新時延（5、5a、5b、5c、5d、5e、5-i)耦合到指示所述存儲的新時延（5、5a、 5b、5c、5d、5e、5-i)的時延值的非零最高位位置的時鐘存儲器（3、3a、3b、3c); 將所述存儲的新時延（5、5a、5b、5c、5d、5e、5-i)耦合到所述時鐘存儲器（3、3a、3b、3c) 的存儲塊，所述存儲塊是在添加所述存儲的新時延（5、5a、5b、5c、5d、5e、5-i)時相應(yīng)指針 (15a、15b、15c)所指向的位置上的存儲塊，所述相應(yīng)指針被增量，增量為所述存儲的新時延 (5、5a、5b、5c、5d、5e、5-i)的時延值的非零最高位位置表示的步數(shù)加上所述存儲的新時延 (5、5a、5b、5c、5d、5e、5-i)的時延值的多個次高位位置上的多個位與所述實際時延時鐘值 的多個次高位位置上的多個位之和的進位。
14. 根據(jù)權(quán)利要求11至13任一項所述的方法，其特征在于： 當(dāng)指向與時延（5、5a、5b、5c、5d、5e、5-i)瞬時關(guān)聯(lián)的時鐘存儲器（3、3a、3b、3c)的指針 (15a、15b、15c)到達與所述時延（5、5a、5b、5c、5d、5e、5-i)相關(guān)聯(lián)的時鐘存儲器（3、3a、3b、 3c)的存儲塊時，時延（5、5a、5b、5c、5d、5e、5-i)與指示該時延值的下一個次高位位置的時 鐘存儲器（3、3a、3b、3c)相關(guān)聯(lián)； 所述時延（5、5a、5b、5c、5d、5e、5-i)與指示所述時延值的下一個次高位位置的時鐘存 儲器（3、3a、3b、3c)的存儲塊相關(guān)聯(lián)，所述存儲塊是指耦合所述時延（5、5a、5b、5c、5d、5e、 5-i)時相應(yīng)指針（15a、15b、15c)所指向的存儲塊，所述相應(yīng)指針被增量，增量為所述時延 (5、5a、5b、5c、5d、5e、5-i)的時延值的下一個次高位位置表示的步數(shù)加上所述時延（5、5a、 5b、5c、5d、5e、5_i)的時延值中比所述下一個次高位位置更低的多個位位置上的多個位與 所述實際時延時鐘值中比所述下一個次高位位置更低的多個位位置上的多個位之和的進 位。
15. -種延遲多個數(shù)據(jù)包的裝置，其特征在于，包括： 權(quán)利要求1至9任一項所述的時延計時設(shè)備（1); 至少一個數(shù)據(jù)接口（11)，用于接收和傳輸數(shù)據(jù)包； 至少一個處理單元（12)，用于通過所述時延計時設(shè)備（1)延遲接收到的數(shù)據(jù)包。
【文檔編號】H04L12/841GK104115457SQ201180075073
【公開日】2014年10月22日 申請日期:2011年11月29日 優(yōu)先權(quán)日:2011年11月29日
【發(fā)明者】所羅門·里奇, 倪思慕·丹格 申請人:華為技術(shù)有限公司