專利名稱：具增益之高速取樣及保持電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系關(guān)于取樣及保持電路之領(lǐng)域。尤其是，本發(fā)明是關(guān)于用于具有高取樣速率之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)之取樣及保持電路。
相關(guān)技術(shù)的討論如習(xí)知技術(shù)中已知，模擬至數(shù)字轉(zhuǎn)換器于取樣期間的輸入訊號的安定(settling)對于模擬至數(shù)字轉(zhuǎn)換器的性能而言是重要的。較佳者，此種安定應(yīng)該在模擬至數(shù)字轉(zhuǎn)換器輸之至少一最小有效位電壓之四分之一以下執(zhí)行以提供模擬至數(shù)字轉(zhuǎn)換器輸入電路之設(shè)定用的邊際(margin)，例如一比較器列中的模擬栓鎖(latch)。
一種已知的模擬至數(shù)字轉(zhuǎn)換系統(tǒng)表示于

圖1。此模擬至數(shù)字轉(zhuǎn)換系統(tǒng)100包括一封閉回路驅(qū)動放大102，其具有一增益，以及一取樣及保持開關(guān)104。驅(qū)動放大器102之增益系由回饋電阻R2及R1之比例而定義，而取樣及保持開關(guān)104可使用由一取樣時脈105控制之一單一NMOS晶體管而建立。模擬至數(shù)字轉(zhuǎn)換器106之輸入電容在保持期間可被當(dāng)成儲存電容執(zhí)行。如果取樣及保持開關(guān)104之輸入訊號在保持期間改變，則需要在取樣周期內(nèi)設(shè)定一新值。必須在二相鄰樣本之間執(zhí)行之電壓階梯(step)可以和全刻度(full scale)模擬至數(shù)字轉(zhuǎn)換器電壓一樣高。在極高的取樣速率中，因?yàn)榉糯笃?02受限的單一增益頻寬而不可能使用驅(qū)動取樣及保持開關(guān)104之封閉回路驅(qū)動放大器102設(shè)定一電壓階梯。
如果要獲得至模擬至數(shù)字轉(zhuǎn)換器之最小有效位電壓的四分之一的安定，此單一增益頻寬的大小必須大約高于取樣頻率。如果放大器102必須提供增益的話則此情況變得更糟，因?yàn)槎x設(shè)定時間常數(shù)的封閉轉(zhuǎn)折頻率(corner frequency)相較于放大器單一增益隨著增益而線性降低。藉此，使用封閉回放大器之取樣及保持驅(qū)動器的最大可能取樣頻率受到限制。
另一種使用封閉回路放大器之模擬至數(shù)字轉(zhuǎn)換器系統(tǒng)之例表示于圖2。此模擬至數(shù)字轉(zhuǎn)換系統(tǒng)200包括一封閉回路驅(qū)動放大器202，其具有一開回路緩沖電路，例如NMOS源極隨耦器204，位于放大器202的輸出以執(zhí)行高速安定。此開回路緩沖電路具有由處理期間的技術(shù)變化所造成的增益變化。增益變話可以由合并一復(fù)制緩沖器，例如額外的NMOS源極隨耦器206，于封閉回路放大器202之回饋分支中而受到控制。此復(fù)制緩沖器必須在與輸出緩沖器相同的密度中操作?？梢赃x擇使用(W/L)比例及電流源電流二者用之刻度因子N的實(shí)施。可能是由于具有本體效應(yīng)(body effect)之源極隨耦器之臨界電壓之變化所致之輸出緩沖器中的諧波失真可由相同的復(fù)制緩沖器方法而被校正。
在模擬至數(shù)字轉(zhuǎn)換系統(tǒng)200的操作期間，在點(diǎn)vom及vop之輸出訊號高達(dá)模擬至數(shù)字轉(zhuǎn)換器之全刻度(full scale)值的改變在接近一半取樣頻率的輸入訊號頻率的二相鄰樣本之間是可能的。因此，在從保持至取樣相位之取樣及保持開關(guān)208之切換期間，在必須于一半時脈相位中被安定的voutm及voutp發(fā)生大的電壓瞬變現(xiàn)象(transient)。這些瞬變現(xiàn)象導(dǎo)致源極隨耦器204之閘極電位由于反彈效應(yīng)而改變。因?yàn)樵礃O隨耦器204之閘極被連接至增益設(shè)應(yīng)放大器202之輸出增益點(diǎn)vgainm及vgainp，觸發(fā)封閉回路放大器202之一安定程序(settling process)。在此安定程序期間，核放大器(coreamplifier)之增益點(diǎn)的輸出電壓且因此驅(qū)動取樣及保持開關(guān)208之源極隨耦器204之閘極電壓將表現(xiàn)振鈴(ringing)。這將改變?nèi)蛹氨３珠_關(guān)208之輸出電壓voutm及voutp。因此，如果反彈不能被降低及/或此振鈴不能被避免的話，在安定至取樣周期內(nèi)之最小有效位電壓之四分之一的極高的取樣速率將會失真且可能無法被正確地執(zhí)行。一種避免所提及之安定期間的振鈴的方式是設(shè)計(jì)高相位邊際之增益設(shè)定放大器。然而，這限制可以由增益設(shè)定放大器處理之最大訊號頻寬，因?yàn)閱我辉鲆骖l寬可以被降低。
由于NMOS隨耦器所執(zhí)行之準(zhǔn)位偏移，在增益點(diǎn)vgainm及vgainp之共同模式電壓很高。因此，不可能在這些點(diǎn)于低于2V的供應(yīng)電壓達(dá)成高的放大器之DC增益，因?yàn)樗柚唠娏髟从玫募吃礃O電壓，其為放大器202的一部份且可以是一DC電流源或由，例如放大器之輸入級，控制之電流鏡的輸出，未能高到足以使用串聯(lián)晶體管以變改善源極的輸出阻抗。此高增益是需要的以便藉由回饋電阻R2及R1的比例設(shè)定整個電阻的增益并達(dá)成低的諧波失真。如果放大器的增益不夠高，例如＞50dB，由于過程變化所導(dǎo)致的增益變化將改變系統(tǒng)的全部增益。
可能在輸出電壓范圍與輸出共同模式電壓二者都被相當(dāng)?shù)亟档偷那闆r中獲得高增益。然而，受限的輸出范圍造成受限的模擬至數(shù)字轉(zhuǎn)換器全刻度范圍，其由于模擬噪聲而立即降低模擬至數(shù)字轉(zhuǎn)換器之性能。
綜合言之，具有由封閉回路放大器所驅(qū)動的取樣及保持開關(guān)之習(xí)知模擬至數(shù)字轉(zhuǎn)換系統(tǒng)具有許多缺點(diǎn)。例如，此種模擬至數(shù)字轉(zhuǎn)換系統(tǒng)具有在最大輸入電壓階梯較長的安定時間，其于輸入訊號頻率接近納奎斯(Nyquist)頻率，亦即取樣頻率的一半，時發(fā)生。在取樣相位期間，在極高的取樣速率，一封閉的放大器電路在典型高達(dá)6位以及高達(dá)1V頂點(diǎn)對頂點(diǎn)(peak-to-peak)之差動全刻度電壓之模擬至數(shù)字轉(zhuǎn)換器不能在取樣及保持開關(guān)之輸出低于模擬至數(shù)字轉(zhuǎn)換器最小有效位電壓之四分之一安定全刻度的電壓階梯。此種大訊號電壓階梯發(fā)生在接近納奎斯頻率之輸入訊號頻率。因此，如果在典型高達(dá)6位以及高達(dá)1V頂點(diǎn)對頂點(diǎn)(peak-to-peak)之差動全刻度電壓之模擬至數(shù)字轉(zhuǎn)換器安定至模擬至數(shù)字轉(zhuǎn)換器最小有效位電壓之四分之一是需要的以便提供模擬及數(shù)字轉(zhuǎn)換器之第一模擬栓鎖級之安定用的動態(tài)范圍(headroom)，則最大取樣速率受到限制。
使用封閉回路放大器及單一開回路源極隨耦器以驅(qū)動取樣及保持開關(guān)之模擬至數(shù)字轉(zhuǎn)換器之另一個問題在于，對于接近納奎斯頻率的訊號頻率，可能發(fā)生由放大器增益點(diǎn)上之反彈所導(dǎo)致之增益設(shè)定放大器之振鈴所造成的最大輸入電壓階梯之不完全的安定。不完全的安定導(dǎo)入取樣誤差且可能是模擬至數(shù)字轉(zhuǎn)換系統(tǒng)之諧波失真的原因。如果振鈴藉由較高相位邊際用之增益設(shè)定放大器的設(shè)計(jì)而被避免，則最大輸入訊號頻寬受到限制。
此外，由于在放大器增益點(diǎn)的高共同模式電壓，放大器輸出之高增益使得在低于2V的供應(yīng)電壓獲得高的DC增益是困難的。因此，系統(tǒng)的總增益可能隨處理過程的變化而改變。如果輸出電壓范圍及共同模式電壓被大量降低以致能提供較高DC之放大器中的電路，則模擬至數(shù)字轉(zhuǎn)換器之性能由于相對于全刻度范圍之較高的模擬噪聲將受到影響。
發(fā)明綜合說明本發(fā)明之一形式系關(guān)于一種取樣及保持系統(tǒng)，其包括一第一源極隨耦器，具有一輸入及一輸出，以及一第二源極隨耦器，其包括與該第一源極隨耦器之輸出串聯(lián)之一輸入。一取樣及保持開關(guān)連接至該第二源極隨耦器之一輸出。
本發(fā)明之第二形式系關(guān)于一種模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其包括一放大器及一取樣及保持系統(tǒng)。該取樣及保持系統(tǒng)包括一第一源極隨耦器，具有一輸入連接至該放大器之一輸出，一第二源極隨耦器，其包括一輸入與該第一源極隨耦器之一輸出串聯(lián)，以及一取樣及保持開關(guān)連接至該第二源極隨耦器之一輸出。一模擬至數(shù)字轉(zhuǎn)換器連接至該取樣及保持開關(guān)之一輸出。
本發(fā)明以上之每一形式提供允許較高的取樣速率以及改善的模擬至數(shù)字轉(zhuǎn)換系統(tǒng)中所使用之取樣及保持電路用之安定的優(yōu)點(diǎn)。
本發(fā)明以上之每一形式提供在低于2V之供應(yīng)電壓之操作的優(yōu)點(diǎn)。
本發(fā)明以及伴隨的目的及優(yōu)點(diǎn)將參照以下之詳細(xì)說明結(jié)合所附之附圖而題供最佳之了解。
附圖簡要說明圖1說明已知模擬至數(shù)字轉(zhuǎn)換系統(tǒng)之實(shí)施例；圖2說明已知模擬至數(shù)字轉(zhuǎn)換系統(tǒng)之第二實(shí)施例；以及圖3說明本發(fā)明模擬至數(shù)字轉(zhuǎn)換系統(tǒng)之實(shí)施例。
發(fā)明詳細(xì)說明本發(fā)明以下的描述將相對于圖3所示之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)300。應(yīng)該了解的是本發(fā)明可被應(yīng)用于其它的取樣及保持電路，例如硬盤機(jī)用的讀/寫信道晶 中的高速取樣及保持電路以及光學(xué)媒體，例如DVD或CD-ROM/CD-RW，用之讀取信道中之高速取樣及保持電路。
如圖3所示，模擬至數(shù)字轉(zhuǎn)換系統(tǒng)300包括一單一級運(yùn)算互導(dǎo)放大器(operational transconductance amplifier，OTA)302。此放大器包括一差動輸入級304，其包括晶體管306及308。此差動輸入級304系由電流源310所驅(qū)動。包括晶體管312及314以及316及318之二PMOS電流鏡，每一者具有鏡像比例K(mirror ratio)，經(jīng)由二串疊(cascode)之PMOS晶體管324及326分別被連接至負(fù)載電流源320及322。負(fù)載電流源320及322每一者較好包括具有串疊之NMOS電流源。負(fù)載電流源320及322被合并于共同模式回饋回路中。共同模式回饋回電路327控制回饋輸出之共同模式電壓與一參考電壓vcm相等。因此，在點(diǎn)vom及vop之輸出共同模式電壓因?yàn)閺?fù)制緩沖器而被定義。
由于串疊晶體管324及326及電流源320及322中使用的串疊晶體管，可以在點(diǎn)vgainm及vgainp獲得放大器302之極高的DC增益。因此，電阻R2及R1定義封閉回路增益。做為單一級放大器之放大器302之設(shè)計(jì)使得高頻寬運(yùn)作為可能，其可藉由在高頻設(shè)定非主要極點(diǎn)(non-dominant pole)而達(dá)成。源極隨耦器緩沖電路328，332之額外的非主要極點(diǎn)也在極高的頻率，因?yàn)樗柚?qū)動取樣及保持開關(guān)336之源極隨耦器晶體管之低輸出阻抗，亦即高互導(dǎo)。定義時間常數(shù)及負(fù)載電容之安定時間的所需輸出阻抗可藉由考慮取樣相位期間及輸出準(zhǔn)位應(yīng)該被安定之輸出電壓，亦即最小有效位電壓之四分之一，而被計(jì)算。
如圖3所示，放大器302之輸出訊號vgainm及vgainp被導(dǎo)向PMOS源極隨耦器緩沖器328及PMOS源極隨耦器復(fù)制330之閘極。為避免由于反彈所致之振鈴，PMOS源極隨耦器緩沖器328與NMOS源極隨耦器緩沖器332串聯(lián)。額外的PMOS源極隨耦器緩沖器330與NMOS源極隨耦器緩沖器334串聯(lián)。NMOS及PMOS源極隨耦器復(fù)制被合并于放大器302之回饋路徑中以補(bǔ)償由于技術(shù)變化在源極隨耦器緩沖器中之增益損失。將PMOS源極隨耦器緩沖器328加至輸出源極隨耦器332之串聯(lián)，提供增益設(shè)定放大器302用之低阻抗輸出，因此衰減于從保持切換至取樣相位時由于取樣及保持開關(guān)336之輸出之瞬變現(xiàn)象時所導(dǎo)致的反彈電壓，因此降低由于以上所述之安定程序所產(chǎn)生的失真。放大器302因此可為最大訊號頻寬而被設(shè)計(jì)，其系藉由使用單一級設(shè)計(jì)而可獲得。以上所述及圖3所示之本發(fā)明可另外藉由反轉(zhuǎn)PMOS及NMOS晶體管而實(shí)施。因此，此設(shè)計(jì)可為高或低輸入及輸出共同模式電壓而最佳化。
PMOS及NMOS源極隨耦器緩沖器328，332之間的串聯(lián)與取樣及保持開關(guān)336一起形成一個取樣及保持系統(tǒng)，其允許電壓高/低的偏移執(zhí)行，該執(zhí)行允許保持在2V以下之極低的供應(yīng)電壓之全部取樣及保持電路之高擺蕩操作用之最佳準(zhǔn)位上的內(nèi)部共同模式電壓。因此，可以獲得改善與模擬噪聲性能相關(guān)之模擬至數(shù)字轉(zhuǎn)換器之高的總增益及高的全刻度范圍。例如，到達(dá)約1V頂點(diǎn)對頂點(diǎn)之差動輸出電壓范圍可以在2V供應(yīng)電壓獲得。尤其是，由于NMOS/PMOS源極隨耦器緩沖器中之一閘極-源極電壓之上/下偏移，在增益點(diǎn)vgainm及vgainp之電壓可被偏移至供應(yīng)電壓范圍之中間。因此，即使在低供應(yīng)電壓，在增益點(diǎn)之高訊號擺蕩是可能的，因此可以設(shè)定高的封閉回路增益。在增益點(diǎn)vgianm及vgainp之輸出阻抗由于可為拉高及拉低路徑上的串疊晶體管，后者為圖3所示之電流源320及322，所使用之足夠的動態(tài)范圍而可以是很高的。PMOS鏡314，312及316，318之電流鏡比例K可以大于1，因此提供放大器DC增益相當(dāng)?shù)靥嵘＠?，即使?.8V的供應(yīng)電壓也可以獲得大于50dB的高總增益。因此，在制造過程中的技術(shù)變化不會干擾由回饋電阻R2及R1所定義之系統(tǒng)的總增益。在圖3之較佳實(shí)施例中，電路的輸入共同模式電壓可以被設(shè)定為高于輸出共同模式電壓。準(zhǔn)位的偏移可以使用流經(jīng)電阻R2及R1之DC電流而被執(zhí)行。以上所述降低反彈的能力及使用具有低輸出阻抗之源極隨耦器332之輸出訊號之高速安定允許放大器302為最大訊號頻寬而被設(shè)計(jì)。此外，高的封閉增益及高的訊號擺蕩可以在低供應(yīng)電壓獲得。例如，可以在具有4.5pF之模擬至數(shù)字轉(zhuǎn)換器輸入電容及1.8V供應(yīng)電壓之0.18mCMOS技術(shù)中達(dá)成在8dB DC增益及1GHz取樣速率之-1dB封閉回路轉(zhuǎn)折頻率。voutp及voutm之間的差動輸出電壓之安定可在500ps內(nèi)被執(zhí)行至低于3.125mV之安定頻帶，其與800mv差動之全刻度模擬至數(shù)字轉(zhuǎn)換器范圍及6位模擬至數(shù)字轉(zhuǎn)換器相關(guān)。
要說明的是放大器的主要極點(diǎn)系位于增益點(diǎn)vgainm及vgainp。此外，非主要極點(diǎn)由于電流鏡314/312及316/318而為串疊晶體管324及326及二源極隨耦器330及334。以上述之定義，主要極點(diǎn)可以被設(shè)計(jì)為和非主要極點(diǎn)相關(guān)，藉由源極隨耦器，電流鏡，串疊晶體管及負(fù)載電流源之尺寸設(shè)定。注意的是，也可達(dá)成極高的頻寬，因?yàn)榉侵饕獦O點(diǎn)可以在極高的頻率。不需要明確的補(bǔ)償電容。也可以增益點(diǎn)vgainm及vgainp之寄生電容取代。這些電容系依據(jù)串疊晶體管324及326以及電流鏡320及322中所使用之晶體管的尺寸而決定。增加電流源320及322中所使用的NMOS裝置之W/L比例藉由增加寄生電容可降低主要極點(diǎn)頻率。其優(yōu)點(diǎn)在于，藉由增加電流源晶體管之W/L比例，電流源之飽和電壓降低，其致能在增益點(diǎn)vgainm及vgainp之較高的訊號擺蕩。非主要極點(diǎn)之頻率由于串疊晶體管324及326藉由適當(dāng)?shù)卦O(shè)定電流源320及322之尺寸可被最佳化而不需要改變主要極點(diǎn)頻率。此外，開回路輸出源極隨耦企緩沖器328及332可具有與被合并于核放大器302之回饋回路中之復(fù)制緩沖器330及334相同的尺寸，亦即，晶體管W/L比例及相同的電流源。此源極隨耦器緩沖復(fù)制電路330及334也可為輸出源極隨耦器緩沖器328及332之降低刻度的版本。于該情況中，所有W/L比例及電流必需由相同的因子N制定刻度以達(dá)成晶體管中相同的電流密度。由源極隨耦器緩沖器328及332在點(diǎn)vom及vop之輸出電壓被引導(dǎo)至一對NMOS取樣及保持開關(guān)晶體管336。此開關(guān)336由一取樣時脈計(jì)時。
點(diǎn)voutm及voutp之輸出共同電壓可以被最佳化為約0.5V以獲得NMOS開關(guān)晶體管336之高效率閘極電壓，如果開關(guān)336在取樣相位期間被開啟。信道電阻為驅(qū)動ADC之輸入電容之總輸出阻抗之一部份并且必須盡可能低，以達(dá)成在輸出點(diǎn)voutm及voutp之電壓的高速安定。差動電壓在共同模式電壓附近產(chǎn)生且隨后被導(dǎo)向以習(xí)知方式將訊號數(shù)字化之模擬至數(shù)字轉(zhuǎn)換器340。注意的是，在保持相位期間，電壓被儲存在模擬至數(shù)字轉(zhuǎn)換器340之輸入電容上。不需要其它的儲存電容。
前面的描述系用以說明本發(fā)明，但并非用以成為限制。在不脫離所附權(quán)利要求的情況下可對本發(fā)明進(jìn)行許多額外的取代及其它的改變。
權(quán)利要求
1.一種取樣及保持系統(tǒng)，包括一第一源極隨耦器，包括一輸入及一輸出；一第二源極隨耦器，包括與該第一源極隨耦器之該輸出串聯(lián)之一輸入；以及一取樣及保持開關(guān)，連接至該第二源極隨耦器之一輸出。
2.如權(quán)利要求第1項(xiàng)之取樣及保持系統(tǒng)，其中該第一隨耦器及該第二隨耦器產(chǎn)生脫離該第一源極隨耦器之該輸入之電壓瞬變之低反沖。
3.如權(quán)利要求第1項(xiàng)之取樣及保持系統(tǒng)，其中該第一隨耦器及該第二隨耦器執(zhí)行一上/下準(zhǔn)位偏移，其造成使共同模式電壓在一最佳準(zhǔn)位并允許于該第一源極隨耦器之輸入之一高訊號擺蕩。
4.如權(quán)利要求第2項(xiàng)之取樣及保持系統(tǒng)，其中該第一隨耦器及該第二隨耦器執(zhí)行一上/下準(zhǔn)位偏移，其造成使共同模式電壓在一最佳準(zhǔn)位并允許于該第一源極隨耦器之輸入之一高訊號擺蕩。
5.如權(quán)利要求第1項(xiàng)之取樣及保持系統(tǒng)，其中該第一源極隨耦器包括一PMOS源極隨耦器。
6.如權(quán)利要求第1項(xiàng)之取樣及保持系統(tǒng)，其中該第二源極隨耦器包括一NMOS源極隨耦器。
7.如權(quán)利要求第5項(xiàng)之取樣及保持系統(tǒng)，其中該第二源極隨耦器包括一NMOS源極隨耦器。
8.一種模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，包括一放大器；一取樣及保持系統(tǒng)，包括一第一源極隨耦器，包括一輸入連接至該放大器之一輸出；一第二源極隨耦器，包括一輸入與該第一源極隨耦器之該輸出串聯(lián)；以及一取樣及保持開關(guān)，連接至該第二源極隨耦器之一輸出；以及一模擬至數(shù)字轉(zhuǎn)換器連接至該取樣及保持開關(guān)之一輸出。
9.如權(quán)利要求第8項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該放大器系一封閉回路放大器。
10.如權(quán)利要求第8項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一隨耦器及該第二隨耦器產(chǎn)生脫離該第一源極隨耦器之該輸入之電壓瞬變之低反沖至該放大器之增益點(diǎn)。
11.如權(quán)利要求第9項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一隨耦器及該第二隨耦器產(chǎn)生脫離該第一源極隨耦器之該輸入之電壓瞬變之低反沖至該放大器之增益點(diǎn)。
12.如權(quán)利要求第8項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一隨耦器及該第二隨耦器執(zhí)行一上/下準(zhǔn)位偏移，其造成使共同模式電壓系處于在低于2V供應(yīng)電壓之該放大器之高的總增益運(yùn)作用之一最佳準(zhǔn)位。
13.如權(quán)利要求第9項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一隨耦器及該第二隨耦器執(zhí)行一上/下準(zhǔn)位偏移，其造成使共同模式電壓系處于在低于2V供應(yīng)電壓之該放大器之高的總增益運(yùn)作用之一最佳準(zhǔn)位。
14.如權(quán)利要求第8項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一源極隨耦器包括一PMOS源極隨耦器。
15.如權(quán)利要求第8項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第二源極隨耦器包括一NMOS源極隨耦器。
16.如權(quán)利要求第8項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第二隨耦器包括一NMOS源極隨耦器。
17.如權(quán)利要求第16項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該放大器系一封閉回路放大器。
18.如權(quán)利要求第9項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該放大器產(chǎn)生由回饋電阻所定義之一封閉回路增益。
19.如權(quán)利要求第8項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該放大器包括一回饋回路，其包括一第一源極隨耦器復(fù)制與一第二源極隨耦器復(fù)制串聯(lián)。
20.如權(quán)利要求第19項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一源極隨耦器復(fù)制與該第一源極隨耦器相同，而該第二源極隨耦器復(fù)制與該第二源極隨耦器相同。
21.如權(quán)利要求第19項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一源極隨耦器復(fù)制由相對于該第一源極隨耦器之一比例因子N制定比例，而該第二源極隨耦器復(fù)制由相對于該第二源極隨耦器之一比例因子N制定比例。
22.如權(quán)利要求第19項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一源極隨耦器包括一PMOS源極隨耦器復(fù)制，而該第二源極隨耦器包括一NMOS源極隨耦器復(fù)制。
23.如權(quán)利要求第9項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該放大器包括一回饋回路，其包括一第一源極隨耦器復(fù)制與一第二源極隨耦器復(fù)制串聯(lián)。
24.如權(quán)利要求第23項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一源極隨耦器復(fù)制與該第一源極隨耦器相同，而該第二源極隨耦器復(fù)制與該第二源極隨耦器相同。
25.如權(quán)利要求第23項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一源極隨耦器復(fù)制由相對于該第一源極隨耦器之一比例因子N制定比例，而該第二源極隨耦器復(fù)制由相對于該第二源極隨耦器之一比例因子N制定比例。
26.如權(quán)利要求第23項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該第一源極隨耦器包括一PMOS源極隨耦器復(fù)制，而該第二源極隨耦器包括一NMOS源極隨耦器復(fù)制。
27.如權(quán)利要求第23項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中于該取樣及保持開關(guān)之保持相位期間，該模擬至數(shù)字轉(zhuǎn)換器儲存電壓于一輸入電容內(nèi)而不需要一額外的儲存電容。
28.如權(quán)利要求第8項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中被導(dǎo)入該模擬至數(shù)字轉(zhuǎn)換器之一輸入之輸入訊號于該取樣及保持開關(guān)在一取樣相位期間被開啟時被快速安定。
29.如權(quán)利要求第9項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中被導(dǎo)入該模擬至數(shù)字轉(zhuǎn)換器之一輸入之輸入訊號于該取樣及保持開關(guān)在一取樣相位期間被開啟時被快速安定。
30.如權(quán)利要求第9項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該放大器使用一寄生電容而被補(bǔ)償，不需要額外的補(bǔ)償電容。
31.如權(quán)利要求第8項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該放大器包括具有大于1之一鏡像比例K之一電流鏡以增加該放大器之一增益。
32.如權(quán)利要求第9項(xiàng)之模擬至數(shù)字轉(zhuǎn)換系統(tǒng)，其中該放大器包括具有大于1之一鏡像比例K之一電流鏡以增加該放大器之一增益。
全文摘要
一種取樣及保持系統(tǒng)，其包括一第一源極隨耦器具有一輸入及一輸出，以及一第二源極隨耦器包括一輸入與該第一源極隨耦器之輸出串聯(lián)且更包括一取樣及保持開關(guān)連接至該第二源極隨耦器之一輸出。
文檔編號G11C27/02GK1557051SQ02810626
公開日2004年12月22日 申請日期2002年5月24日 優(yōu)先權(quán)日2001年5月25日
發(fā)明者E·巴赫, S·賽勒斯安, E 巴赫, 賬拱 申請人:因芬尼昂技術(shù)股份公司