專利名稱：在存儲陣列中使用互補(bǔ)位的設(shè)備與方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲陣列，更特別地，涉及在存儲陣列中為每個(gè)數(shù)據(jù)位存儲兩個(gè)位。
背景技術(shù)：
存儲器設(shè)備一般作為計(jì)算機(jī)中的內(nèi)部存儲區(qū)提供。有幾種不同類型的存儲器。一種類型的存儲器是隨機(jī)存取存儲器(RAM)，一般在一個(gè)計(jì)算機(jī)環(huán)境中用作主存儲器。大多數(shù)RAM是易失性的，這是指它需要一個(gè)穩(wěn)定的電流以維持它的內(nèi)容。
動態(tài)隨機(jī)存取存儲器(DRAM)是RAM的一種類型。DRAM存儲器由存儲單元組成。每個(gè)單元或位包括一個(gè)晶體管和一個(gè)電容器。單元能夠?qū)⑿螢椤?”或““0”位的信息作為電荷存儲在電容器中。由于電容器隨著時(shí)間過去將失去它的電荷，包含DRAM存儲器的存儲器設(shè)備必須包括邏輯電路以周期性地刷新(再充電)單元的電容器，否則信息將丟失。讀取一個(gè)單元中存儲的數(shù)據(jù)然后以預(yù)定的電壓電平將數(shù)據(jù)寫回這個(gè)單元，這樣就刷新了一個(gè)單元。所需的刷新操作是使DRAM存儲器為動態(tài)的而非靜態(tài)的。
然而單元正在被刷新時(shí)不能被處理器讀取。這致使包含DRAM的系統(tǒng)比包含RAM的系統(tǒng)慢。不過，DRAM比RAM更普遍地被使用，因?yàn)樗鼈兊碾娐犯唵魏鸵驗(yàn)樗鼈兡苋菁{四倍于RAM的數(shù)據(jù)。使用典型DRAM的另一個(gè)缺點(diǎn)是需要一些電源以持續(xù)地刷新單元。在包括存儲器設(shè)備的裝置被設(shè)計(jì)使用越來越少的電源時(shí)這個(gè)缺點(diǎn)變得突出。
為了上述原因，以及為了在下面陳述的對于本領(lǐng)域的技術(shù)人員在閱讀和理解本說明書后將是顯然的原因，在本領(lǐng)域中存在對其單元能在一段延長的時(shí)間段內(nèi)不必被刷新而能工作正常的DRAM存儲器的需求。
概述本發(fā)明處理上面提到的有關(guān)非易失存儲器設(shè)備的問題和其它問題，并通過閱讀和研究下面的詳細(xì)描述將能理解這些問題。
在一個(gè)實(shí)施例中，公開一種具有存儲單元的折迭結(jié)構(gòu)存儲陣列的DRAM存儲器設(shè)備，在平面圖中每個(gè)存儲單元具有6F2的面積。這個(gè)DRAM存儲器設(shè)備包括一組存儲數(shù)據(jù)位的關(guān)聯(lián)的存儲單元對。每對關(guān)聯(lián)的存儲單元包括存儲第一個(gè)個(gè)位的第一個(gè)個(gè)存儲單元，以及存儲為第一個(gè)個(gè)位的補(bǔ)碼的第二個(gè)個(gè)位的第二個(gè)個(gè)存儲單元。第一個(gè)個(gè)位和第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。一組讀出放大器被用來讀取存儲單元。每個(gè)讀出放大器連接到一個(gè)關(guān)聯(lián)的存儲單元對。而且，每個(gè)讀出放大器比較第一個(gè)個(gè)存儲單元的第一個(gè)個(gè)位和第二個(gè)個(gè)存儲單元的第二個(gè)個(gè)位之間的電壓以讀取數(shù)據(jù)位。
在一個(gè)實(shí)施例中，公開一種具有存儲單元的展開結(jié)構(gòu)存儲陣列的DRAM存儲器設(shè)備，在平面圖中每個(gè)存儲單元具有6F2的面積。這個(gè)DRAM存儲器設(shè)備包括一組存儲數(shù)據(jù)位的關(guān)聯(lián)的存儲單元對和一組讀出放大器。每對關(guān)聯(lián)的存儲單元包括存儲第一個(gè)個(gè)位的第一個(gè)個(gè)存儲單元，以及存儲為第一個(gè)個(gè)位的補(bǔ)碼的第二個(gè)個(gè)位的第二個(gè)個(gè)存儲單元。第一個(gè)個(gè)位和第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。一組讀出放大器被用來讀取存儲單元。每個(gè)讀出放大器連接到一個(gè)關(guān)聯(lián)的存儲單元對。而且，每個(gè)讀出放大器比較第一個(gè)個(gè)存儲單元的第一個(gè)個(gè)位和第二個(gè)個(gè)存儲單元的第二個(gè)個(gè)位之間的電壓以讀取數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，DRAM存儲器設(shè)備包括具有一組以折迭位線結(jié)構(gòu)排列的存儲單元的存儲陣列，一組讀出放大器和一個(gè)控制邏輯電路。每個(gè)存儲單元具有6F2的面積并且每個(gè)存儲單元與另一個(gè)存儲單元關(guān)聯(lián)，其中每對關(guān)聯(lián)的存儲單元存儲構(gòu)成一個(gè)數(shù)據(jù)位的互補(bǔ)的位。讀出放大器組用于讀取和刷新存儲單元。每個(gè)讀出放大器連接到一對關(guān)聯(lián)的存儲單元?？刂七壿嬰娐酚糜诳刂拼鎯Σ僮鳌８貏e地，控制電路選擇性地同時(shí)激發(fā)連接到關(guān)聯(lián)的存儲單元的字線，因此連接到關(guān)聯(lián)的存儲單元對的讀出放大器能讀取和刷新存儲在關(guān)聯(lián)的存儲單元對中的數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，DRAM存儲器設(shè)備包括具有一組以展開位線結(jié)構(gòu)排列的存儲單元的存儲陣列，一組讀出放大器和一個(gè)控制邏輯電路。每個(gè)存儲單元具有6F2的面積并且每個(gè)存儲單元與另一個(gè)存儲單元關(guān)聯(lián)，其中每對關(guān)聯(lián)的存儲單元存儲構(gòu)成一個(gè)數(shù)據(jù)位的互補(bǔ)的位。讀出放大器組用于讀取和刷新存儲單元。每個(gè)讀出放大器連接到一對關(guān)聯(lián)的存儲單元。控制邏輯電路用于控制存儲操作。更特別地，控制電路選擇性地同時(shí)激發(fā)連接到關(guān)聯(lián)的存儲單元的字線，因此連接到關(guān)聯(lián)的存儲單元對的讀出放大器能讀取和刷新存儲在關(guān)聯(lián)的存儲單元對中的數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，存儲系統(tǒng)包括提供外部命令的處理器和DRAM存儲器設(shè)備。DRAM設(shè)備包括存儲陣列，讀出放大器和控制邏輯電路。存儲陣列具有以折迭位線結(jié)構(gòu)排列的存儲單元。在平面圖中每個(gè)存儲單元具有6F2的面積。而且，每個(gè)存儲單元與另一個(gè)存儲單元關(guān)聯(lián)，其中每對關(guān)聯(lián)的存儲單元存儲互補(bǔ)的位構(gòu)成一個(gè)數(shù)據(jù)位。讀出放大器用于對每對關(guān)聯(lián)存儲單元讀取數(shù)據(jù)位。連接每個(gè)讀出放大器以比較關(guān)聯(lián)的存儲單元對中的位的電壓?？刂七壿嬰娐酚糜趶乃鎏幚砥鹘邮胀獠棵畈⒖刂拼鎯Σ僮?。更特別地，控制電路選擇性地同時(shí)激發(fā)連接到每個(gè)關(guān)聯(lián)的存儲單元的字線以讀取一個(gè)數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，存儲系統(tǒng)包括提供外部命令的處理器和DRAM存儲器設(shè)備。DRAM設(shè)備包括存儲陣列，讀出放大器和控制邏輯電路。存儲陣列具有以展開位線結(jié)構(gòu)排列的存儲單元。在平面圖中每個(gè)存儲單元具有6F2的面積。而且，每個(gè)存儲單元與另一個(gè)存儲單元關(guān)聯(lián)，其中每對關(guān)聯(lián)的存儲單元存儲互補(bǔ)的位構(gòu)成一個(gè)數(shù)據(jù)位。讀出放大器用于對每對關(guān)聯(lián)存儲單元讀取數(shù)據(jù)位。連接每個(gè)讀出放大器以比較關(guān)聯(lián)的存儲單元對中的位的電壓?？刂七壿嬰娐酚糜趶乃鎏幚砥鹘邮胀獠棵畈⒖刂拼鎯Σ僮?。更特別地，控制電路選擇性地同時(shí)激發(fā)連接到每個(gè)關(guān)聯(lián)的存儲單元的字線以讀取一個(gè)數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，公開具有存儲單元的折迭結(jié)構(gòu)存儲陣列的DRAM存儲器設(shè)備，其中在平面圖中每個(gè)存儲單元具有小于8F2的面積。所述DRAM存儲器設(shè)備包括一組存儲數(shù)據(jù)位的關(guān)聯(lián)的存儲單元對和一組讀出放大器。每對關(guān)聯(lián)的存儲單元包括存儲第一個(gè)個(gè)位的第一個(gè)個(gè)存儲單元以及存儲為所述第一個(gè)個(gè)位的補(bǔ)碼的第二個(gè)個(gè)位的第二個(gè)個(gè)存儲單元。第一個(gè)個(gè)位和第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。讀出放大器組用于讀取所述存儲單元。每個(gè)讀出放大器連接到一個(gè)關(guān)聯(lián)的存儲單元對。更特別地，每個(gè)讀出放大器比較第一個(gè)個(gè)存儲單元的第一個(gè)個(gè)位和第二個(gè)個(gè)存儲單元的第二個(gè)個(gè)位之間的電壓以讀取數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，公開具有存儲單元的展開結(jié)構(gòu)存儲陣列的DRAM存儲器設(shè)備，其中在平面圖中每個(gè)存儲單元具有小于8F2的面積。所述DRAM存儲器設(shè)備包括一組存儲數(shù)據(jù)位的關(guān)聯(lián)的存儲單元對和一組讀出放大器。每對關(guān)聯(lián)的存儲單元包括存儲第一個(gè)個(gè)位的第一個(gè)個(gè)存儲單元以及存儲為所述第一個(gè)個(gè)位的補(bǔ)碼的第二個(gè)個(gè)位的第二個(gè)個(gè)存儲單元。第一個(gè)個(gè)位和第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。讀出放大器組用于讀取所述存儲單元。每個(gè)讀出放大器連接到一個(gè)關(guān)聯(lián)的存儲單元對。更特別地，每個(gè)讀出放大器比較第一個(gè)個(gè)存儲單元的第一個(gè)個(gè)位和第二個(gè)個(gè)存儲單元的第二個(gè)個(gè)位之間的電壓以讀取數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，公開操作具有一組存儲單元的折迭位線DRAM存儲陣列的方法，其特征在于，在平面圖中每個(gè)存儲單元面積為6F2。該方法包括在第一個(gè)個(gè)存儲單元中存儲第一個(gè)個(gè)位，以及在第二個(gè)個(gè)存儲單元中存儲與所述第一個(gè)個(gè)位互補(bǔ)的第二個(gè)個(gè)位，其特征在于，第一個(gè)個(gè)位和第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，公開操作具有一組存儲單元的展開位線DRAM存儲陣列的方法，其特征在于，在平面圖中每個(gè)存儲單元面積為6F2。該方法包括在第一個(gè)個(gè)存儲單元中存儲第一個(gè)個(gè)位，以及在第二個(gè)個(gè)存儲單元中存儲與所述第一個(gè)個(gè)位互補(bǔ)的第二個(gè)個(gè)位，其特征在于，第一個(gè)個(gè)位和第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，公開操作DRAM存儲器設(shè)備的方法，該DRAM存儲器設(shè)備具有包括以折迭位線結(jié)構(gòu)排列的多個(gè)存儲單元的存儲陣列，其中每個(gè)存儲單元的面積為6F2。該方法包括在第一個(gè)個(gè)存儲單元中存儲電荷；以及在關(guān)聯(lián)的第二個(gè)個(gè)存儲單元中存儲互補(bǔ)的電荷，其中在第一個(gè)個(gè)存儲單元中的電荷和在關(guān)聯(lián)的第二個(gè)個(gè)存儲單元中的互補(bǔ)的電荷一起構(gòu)成單個(gè)數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，公開操作DRAM存儲器設(shè)備的方法，該DRAM存儲器設(shè)備具有包括以展開位線結(jié)構(gòu)排列的多個(gè)存儲單元的存儲陣列，其中每個(gè)存儲單元的面積為6F2。該方法包括在第一個(gè)個(gè)存儲單元中存儲電荷；以及在關(guān)聯(lián)的第二個(gè)個(gè)存儲單元中存儲互補(bǔ)的電荷，其中在第一個(gè)個(gè)存儲單元中的電荷和在關(guān)聯(lián)的第二個(gè)個(gè)存儲單元中的互補(bǔ)的電荷一起構(gòu)成單個(gè)數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，公開在DRAM存儲器設(shè)備中刷新存儲單元的方法，該DRAM存儲器設(shè)備具有包括以折迭位線結(jié)構(gòu)排列的多個(gè)存儲單元的存儲陣列，其中在平面圖中每個(gè)存儲單元面積為6F2。該方法包括在第一個(gè)個(gè)存儲單元中存儲第一個(gè)個(gè)位，以及在關(guān)聯(lián)的第二個(gè)個(gè)存儲單元中存儲互補(bǔ)的第二個(gè)個(gè)位，其中第一個(gè)個(gè)位和互補(bǔ)的第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位，用讀出放大器比較第一個(gè)個(gè)存儲單元中的第一個(gè)個(gè)位和第二個(gè)個(gè)存儲單元中的第二個(gè)個(gè)位之間的電壓差以讀取數(shù)據(jù)位，恢復(fù)第一個(gè)個(gè)存儲單元中的第一個(gè)個(gè)位至預(yù)定電壓電平，以及恢復(fù)第二個(gè)個(gè)存儲單元中的第二個(gè)個(gè)位至預(yù)定電壓電平。
在另一個(gè)實(shí)施例中，公開在DRAM存儲器設(shè)備中刷新存儲單元的方法，該DRAM存儲器設(shè)備具有包括以展開位線結(jié)構(gòu)排列的多個(gè)存儲單元的存儲陣列，其中在平面圖中每個(gè)存儲單元面積為6F2。該方法包括在第一個(gè)個(gè)存儲單元中存儲第一個(gè)個(gè)位，以及在關(guān)聯(lián)的第二個(gè)個(gè)存儲單元中存儲互補(bǔ)的第二個(gè)個(gè)位，其中第一個(gè)個(gè)位和互補(bǔ)的第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位，用讀出放大器比較第一個(gè)個(gè)存儲單元中的第一個(gè)個(gè)位和第二個(gè)個(gè)存儲單元中的第二個(gè)個(gè)位之間的電壓差以讀取數(shù)據(jù)位，恢復(fù)第一個(gè)個(gè)存儲單元中的第一個(gè)個(gè)位至預(yù)定電壓電平，以及恢復(fù)第二個(gè)個(gè)存儲單元中的第二個(gè)個(gè)位至預(yù)定電壓電平。
在另一個(gè)實(shí)施例中，公開操作具有一組存儲單元的折迭位線DRAM存儲陣列的方法，其中在平面圖中每個(gè)存儲單元具有小于8F2的面積。該方法包括在第一個(gè)個(gè)存儲單元中存儲第一個(gè)個(gè)位，以及在第二個(gè)個(gè)存儲單元中存儲與第一個(gè)個(gè)位互補(bǔ)的第二個(gè)個(gè)位，其中所述第一個(gè)個(gè)位和第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。
在另一個(gè)實(shí)施例中，公開操作具有一組存儲單元的展開位線DRAM存儲陣列的方法，其中在平面圖中每個(gè)存儲單元具有小于8F2的面積。該方法包括在第一個(gè)個(gè)存儲單元中存儲第一個(gè)個(gè)位，以及在第二個(gè)個(gè)存儲單元中存儲與第一個(gè)個(gè)位互補(bǔ)的第二個(gè)個(gè)位，其中所述第一個(gè)個(gè)位和第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。


圖1是已有技術(shù)的DRAM存儲器的示意圖；圖2是已有技術(shù)的展開位線結(jié)構(gòu)的平面圖；圖2A是已有技術(shù)的展開位線結(jié)構(gòu)物理布局的示意圖；圖3是圖表，展示在已有技術(shù)中在典型的讀或?qū)懖僮髌陂g的波形；圖4是已有技術(shù)的典型讀出放大器的示意圖；圖5是已有技術(shù)中折迭線結(jié)構(gòu)物理布局的平面圖；圖5A是已有技術(shù)中折迭線結(jié)構(gòu)物理布局的示意圖；圖6是本發(fā)明的存儲系統(tǒng)的方框圖；圖7是本發(fā)明的一個(gè)實(shí)施例的物理布局的示意圖，其中在展開結(jié)構(gòu)位線陣列中的存儲單元具有6F2的面積；圖8是本發(fā)明的一個(gè)實(shí)施例的物理布局的示意圖，其中在折迭結(jié)構(gòu)位線陣列中的存儲單元具有6F2的面積；圖9是本發(fā)明的一個(gè)實(shí)施例的物理布局的示意圖，其中在折迭位線陣列中的存儲單元具有6F2的面積，展示互補(bǔ)的存儲單元的位置并非互相鄰接；以及圖10是圖表，展示在本發(fā)明的一個(gè)實(shí)施例的典型讀或?qū)懖僮髌陂g的波形。
詳細(xì)說明在下面首選實(shí)施例的詳細(xì)說明中，對附圖作出參考，這些附圖構(gòu)成說明的一部分并且作為圖示本發(fā)明可實(shí)施的特定首選實(shí)施例在說明中展示。詳細(xì)地描述這些實(shí)施例足以能使本領(lǐng)域的熟練技術(shù)人員實(shí)施本發(fā)明，并且應(yīng)理解可以使用其它實(shí)施例以及能夠不脫離本發(fā)明的精神和范圍作出邏輯的、機(jī)械的和電子的修改。因此不要在限制意義上理解下面的詳細(xì)說明，以及本發(fā)明的范圍只由權(quán)利要求及其等效技術(shù)方案來定義。
本發(fā)明以半密度模式操作DRAM存儲陣列。也就是說，本發(fā)明使用存儲陣列的兩個(gè)單元存儲每個(gè)數(shù)據(jù)位。雖然這個(gè)方法減少了存儲陣列的整個(gè)容量的一半，但是它有效地?cái)U(kuò)大在存儲單元刷新之間的時(shí)間間隔。這帶來超越已有技術(shù)的許多優(yōu)點(diǎn)。為更好地理解本發(fā)明，首先提供更多的背景。
參考圖1，展示一個(gè)DRAM存儲單元200。單元200被示為具有一個(gè)電容202和一個(gè)存取晶體管204。電容202用于存儲電荷。電荷表示一位的信息。存取晶體管204作為電容202的開關(guān)。也就是說，存取晶體管204控制何時(shí)將電荷放置在電容202中，以及何時(shí)從電容202釋放電荷。一條字線連接到存取晶體管204的控制門。當(dāng)單元被讀取時(shí)，字線激活晶體管204的控制門。一旦這種情況發(fā)生，存貯在電容202中的任何電荷(或沒有電荷)和一條連接到存取晶體管204的漏極的導(dǎo)電位線共享。然后由讀出放大器在位線中檢測這個(gè)電荷并接著處理它以確定單元200的位狀態(tài)。將選定數(shù)量的單元平鋪在一起，使得沿一條給定位線的單元不共用一條公共字線并且沿一條給定公共字線的單元不共用一條公共數(shù)位線，形成一個(gè)存儲陣列。典型的存儲陣列包含數(shù)千或數(shù)百萬個(gè)單元。
一個(gè)DRAM存儲陣列的部分的平面圖在圖2中展示。在這個(gè)DRAM存儲陣列布局實(shí)例中，單元被配對共用一個(gè)到位線(DL)的公共觸點(diǎn)，它通過消除重復(fù)減少陣列的尺寸。這個(gè)布局是以展開位線結(jié)構(gòu)安排的，在這個(gè)結(jié)構(gòu)中每個(gè)存儲單元具有一個(gè)等于6F2的面積。也就是說，存儲單元100的面積在這個(gè)布局中被描述為6F2。如圖2所示，圍繞存儲單元100畫了一個(gè)方框以示這個(gè)單元的外邊界。沿著存儲單元100的水平軸，這個(gè)方框包括半個(gè)線寬位線觸點(diǎn)102，一個(gè)線寬字線104，一個(gè)線寬電容器106，和半個(gè)線寬場效氧化物108，合計(jì)三個(gè)線寬。沿著存儲單元100的垂直軸，這個(gè)方框包含兩個(gè)半個(gè)線寬場效氧化物112、114和一個(gè)線寬激活區(qū)域116，合計(jì)兩個(gè)線寬。因此，單元100的總面積是3F*2F＝6F2。而且，如圖2所示，在一行中的單元對與該行中的其它單元對隔離。在這個(gè)展開位線結(jié)構(gòu)實(shí)例中，這是通過接地選擇的字線(未標(biāo)出)實(shí)現(xiàn)的。包括展開位線結(jié)構(gòu)的DRAM電路設(shè)計(jì)的討論在Brent Keeth和Jacob Baker的DRAMCircuit Design，A Tutorial的1-103(IEEE出版社2001)提供，包括在此引用。
參考圖2A，展示展開位線DRAM陣列的部分的示意圖，其中單元具有6F2的面積。如所示，讀出放大器連接到位線D1和互補(bǔ)的位線D1*之間與D0和互補(bǔ)的位線D0*之間。具有1位的單元能表示為具有存貯在它們上面的+Vcc/2而具有0位的單元能表示為具有存貯在它們上面的-Vcc/2。要讀取一個(gè)存儲單元，首先要使連接到這個(gè)單元的位線和它的互補(bǔ)位線平衡在Vcc/2伏。在位線上施加Vcc/2偏壓，然后允許位線漂移使位線被平衡在Vcc/2伏。一旦位線已經(jīng)被平衡在Vcc/2伏，由于其電容它們保持在這個(gè)狀態(tài)。一個(gè)至少高于Vcc一個(gè)晶體管Vth的電壓(這個(gè)電壓被稱為Vccp)然后被施加到連接這個(gè)要讀取單元的字線。例如，如果要讀取單元M1，在位線D0和D0*被平衡在Vcc/2之后向字線WL0施加電壓Vccp。在電容M1上的電荷被位線D0共享。響應(yīng)這個(gè)共享的電荷時(shí)，位線D0中的電壓或者增加，如果單元M1存貯1位，或者減少，如果單元M1存貯0位。其后，讀取放大器220將位線D0中的電壓與位線D0*中的電壓比較。
參考圖3，展示在一個(gè)典型的讀取和寫入操作期間的波形，其中單元M1存儲著1位。在位線D0和位線D0*之間的電壓差或信號(Vsignal)的幅度是單元電容(Ccell)、位線電容(Cdigit)和訪問之前存儲在單元中電壓(Vcell)的函數(shù)。這能表示為Vsignal＝(Vcell*Ccell)/(Cdigit+Ccell)伏。例如，在一個(gè)設(shè)計(jì)中，其中Vcell＝1.65V，Ccell＝50fF，以及Cdigit＝300fF，產(chǎn)生一個(gè)235mV的Vsignal。
在已經(jīng)訪問這個(gè)單元后，讀出發(fā)生。讀出是正確讀取數(shù)據(jù)和刷新單元所必需的。在圖4中展示一個(gè)簡化的典型讀出放大器實(shí)例。如圖4所示，讀出放大器包括一個(gè)Psense-amp和一個(gè)Nsense-amp。Psence-amp包括一個(gè)pMOS晶體管對，而Nsence-amp包括一個(gè)nMOS晶體管對。而且圖4中在Psense-amp上標(biāo)著節(jié)點(diǎn)ACT(表示有源上拉)，而在Nsense-amp上標(biāo)著節(jié)點(diǎn)NLAT*(Nsense-amp鎖存)。ACT和NLAT提供電源和接地。一開始，NLAT*被設(shè)置偏壓為Vcc/2而ACT被設(shè)置偏壓為Vss或信號地。由于，位線對D0和D0*都在Vcc/2，nMOS晶體管對和pMOS晶體管對斷開。當(dāng)訪問一個(gè)連接到D0或D0*的單元時(shí)，在D0和D0*之間產(chǎn)生一個(gè)電壓差。在一條位線包含來自這個(gè)單元訪問的電荷時(shí)，另一條位線作為用于讀出操作的基準(zhǔn)。
在訪問這個(gè)單元后，讀出放大器通常被順序激發(fā)，先是Nsense-amp，接著是Psence-amp。Nsense-amp是由將NLAT*帶向接地而被激發(fā)的。當(dāng)在NLAT*與位線之間的電壓差接近Vth時(shí)，柵極連接到較高電壓位線的nMOS晶體管開始導(dǎo)通。這個(gè)導(dǎo)通引起低電壓位線向NLAT*電壓放電。最后，NLAT*將達(dá)到接地，而位線將被帶至接地電位。有時(shí)在激發(fā)Nsense-amp后，通過將ACT帶向Vcc激活Psense-amp。Psense-amp以與Nsense-amp互補(bǔ)的方式運(yùn)行。隨著低電壓位線接近接地，存在一個(gè)強(qiáng)信號驅(qū)動適當(dāng)?shù)膒MOS晶體管導(dǎo)通。這個(gè)導(dǎo)通通過高電壓位線對ACT充電，最后達(dá)到Vcc。在讀出操作期間刷新正在讀取單元的電容。這是通過在激活Psence-amp時(shí)保持單元的存取晶體管導(dǎo)通而完成的。單元電容在訪問這個(gè)單元之前具有的電荷被完全恢復(fù)。也就是說，對于1位電荷被恢復(fù)到Vcc而0位到GND。
DRAM普遍使用的結(jié)構(gòu)是折迭線結(jié)構(gòu)。在圖5中示出一個(gè)折迭線結(jié)構(gòu)陣列的部分平面圖。在這個(gè)折迭線結(jié)構(gòu)陣列中，每個(gè)單元被展示為具有8F2的面積。如所示的，在圖5中已經(jīng)畫了一個(gè)方框以示一個(gè)單元的外邊界。沿著存儲單元120的水平軸，這個(gè)方框包括半個(gè)線寬位線觸點(diǎn)122、一個(gè)線寬字線124、一個(gè)線寬電容126、一個(gè)線寬聚乙烯128和半個(gè)線寬場效氧化物130，合計(jì)4個(gè)線寬。沿著單元120的垂直軸，這個(gè)方框包括兩個(gè)半個(gè)線寬場效氧化物132、134和一個(gè)線寬激活區(qū)域136，合計(jì)兩個(gè)線寬。因此，這個(gè)單元的面積是4F*2F＝8F2。
在8F2單元的面積上的增加是因?yàn)樵陉嚵兄袉卧慕诲e(cuò)。交錯(cuò)單元允許每條字線連接到每隔一條位線的晶體管。要完成這種排列，每條字線必須象場聚乙烯一樣繞過在剩余位線上的存取晶體管。因此，存儲單元的交錯(cuò)導(dǎo)致在增加兩個(gè)平方線寬的每個(gè)單元中的場聚乙烯。在折迭線結(jié)構(gòu)中的8F2單元比在展開位線結(jié)構(gòu)中的6F2單元大了約25％。參考圖5A，展示了折迭線結(jié)構(gòu)的示意圖。圖5A還展示讀出放大器如何連接到單元。具有8F2面積的單元比具有6F2面積的單元更普遍地被使用于折迭線結(jié)構(gòu)陣列，因?yàn)閷⑺鼈儼诫娐沸∑袝r(shí)一般后者比前者更復(fù)雜。
在圖6中展示本發(fā)明的一個(gè)實(shí)施例。圖6示出一個(gè)依照本發(fā)明的DRAM存儲系統(tǒng)的有關(guān)部分的簡化方框圖。DRAM存儲系統(tǒng)300包括控制邏輯電路320以控制讀、寫、擦除和其它存儲操作。列地址緩沖器324和行地址緩沖器328適合于接收存儲器地址請求。刷新控制器/計(jì)數(shù)器326連接到行地址緩沖器328以控制存儲陣列322的刷新。行解碼電路330連接到行地址緩沖器328與存儲陣列322之間。列解碼電路332連接到列地址緩沖器324。讀出放大器-I/O門電路334連接列解碼電路332和存儲陣列322。DARM存儲器設(shè)備300還被展示為具有一個(gè)輸出緩沖器336和一個(gè)輸入緩沖器338。外部處理器340連接到存儲器設(shè)備300的控制邏輯電路320以提供外部命令。
在圖6中展示出存儲陣列322的互補(bǔ)單元M1和M1*，以說明關(guān)聯(lián)的存儲單元對是如何在本發(fā)明中實(shí)現(xiàn)的?；パa(bǔ)的狀態(tài)或電荷被存儲在對應(yīng)于一個(gè)數(shù)據(jù)位的M1和M1*中。字線WL0連接到M1和M1*的柵極。當(dāng)字線WL0被激活時(shí)，存儲在單元M1中的電荷向位線DL0放電，并且存儲在單元M1*中的電荷向位線DL0*放電。位線DL0和位線DL0*被連接到電路334中的讀出放大器。雖然在圖6中M1和M1*被示為連接到一條字線WL0，本領(lǐng)域的熟練技術(shù)人員應(yīng)理解能夠使用一對同時(shí)被激發(fā)(fire)的互補(bǔ)的字線(即WL0和WL0*)，以及本發(fā)明對于每對互補(bǔ)單元不受限于一條字線。
參考圖7，展示了本發(fā)明的一個(gè)實(shí)施例。在這個(gè)實(shí)施例中，使用存貯器單元具有6F2面積的展開位線陣列結(jié)構(gòu)。如上所述，本發(fā)明為一個(gè)數(shù)據(jù)位存儲兩個(gè)位，其中這兩個(gè)位是互相互補(bǔ)的。也就是說，如果一個(gè)存儲單元代表1位(例如，+Vcc/2的電荷)，則互補(bǔ)的存儲單元代表0位(例如，-Vcc/2的電荷)。本發(fā)明向一條位線提供1位并向一條互補(bǔ)的位線提供0位，在其中向讀出放大器提供兩倍的差異。例如，參考圖7，一個(gè)數(shù)據(jù)位被存儲在單元M1和M1*中。存儲在M1中的電荷為+Vcc/2而存儲在M1*中的電荷為-Vcc/2。在一個(gè)實(shí)施例中，由平衡位線D0和D0*在Vcc/2開始一個(gè)刷新周期。字線WL0和WL0*隨后被同時(shí)激發(fā)引起單元M1和M1*與它們各自的位線D0和D0*共享它們的電荷(或沒有電荷)。接著讀出放大器240將位線D0中的電荷與位線D0*中的電荷比較以確定這個(gè)數(shù)據(jù)位。一旦讀出放大器240使單元M1和M1*被重新充電至它們各自的+Vcc/2和-Vcc/2電平，刷新周期完成。
參考圖8，展示了本發(fā)明的另一個(gè)實(shí)施例。在這個(gè)實(shí)施例中，使用具有6F2面積的單元的折迭位線陣列結(jié)構(gòu)。在這個(gè)實(shí)施例中，單個(gè)字線連接至互補(bǔ)單元的柵極。例如，如圖8所示，單個(gè)字線WL0連接到單元M1和單元M1*的柵極。當(dāng)字線WL0被激發(fā)時(shí)，單元M1和M1*與它們各自的位線D0和D0*共享它們的電荷(或沒有電荷)。讀出放大器260接著將位線D0中的電荷與位線D0*中的電荷比較以確定數(shù)據(jù)位。這個(gè)實(shí)施例可能是所希望的，因?yàn)樗谠L問一個(gè)數(shù)據(jù)位時(shí)只要求激發(fā)一條字線。
圖8展示具有被定位成直接互相鄰接的互補(bǔ)的單元。在另一個(gè)具有6F2面積的單元的折迭位線陣列實(shí)施例中，沒有將互補(bǔ)的單元直接定位為互相鄰接。在圖9中示出這個(gè)實(shí)施例中的一個(gè)例子。與在具有鄰接的互補(bǔ)單元的實(shí)施例中一樣，在這個(gè)實(shí)施例中，單一的字線WL0連接到單元M1和單元M1*的柵極。當(dāng)字線WL0被激發(fā)時(shí)，單元M1和M1*與它們各自的位線D0和D0*共享它們的電荷(或沒有電荷)。讀出放大器270接著比較位線D0中的電荷與位線D0*中的電荷以確定數(shù)據(jù)位。
參考圖10，展示了在本發(fā)明的讀取或刷新操作期間的波形。在位線D0和位線D0*之間的電壓差或信號差(Vsignal)幅度是在如在已有技術(shù)中那樣只使用一條位線作為基準(zhǔn)即Vcc/2時(shí)所得到的電壓差的一倍。如前面所討論的，幅值Vsignal＝(Vcell*Ccell)/(Cdigit+Ccell)。如前所示，一個(gè)具有Vcell＝1.65、Ccell＝50fF和Cdigit＝300fF的設(shè)計(jì)產(chǎn)生235mV的Vsignal-D0(對于從基準(zhǔn)Vcc/2起的位線D0)。在本發(fā)明中，Vsignal-D0*的幅值在Vcell＝-1.65、Ccell＝50fF和Cdigit＝300fF時(shí)產(chǎn)生-235mV的Vsignal-D0*(對于從基準(zhǔn)Vcc/2起的位線D0*)。因此，總幅值Vsignal-total將是470mV。也就是說，在D0和D0*中的總信號差，如在這個(gè)例子中由關(guān)聯(lián)的讀出放大器讀出的，將是470mV。
盡管本發(fā)明減少了DRAM存儲陣列的全部存儲容量的一半，但是產(chǎn)生了其它重要的優(yōu)點(diǎn)。例如，遇到在單元的刷新周期之間所需間隔的顯著增加。在已有技術(shù)中典型的刷新周期大約是200ms。盡管能預(yù)料將會遇到刷新率的增加，因?yàn)橄蜃x出放大器提供兩倍的電壓差，但是本發(fā)明的刷新率出乎預(yù)料地將近一秒。將刷新率延伸到這么遠(yuǎn)讓存儲器設(shè)備實(shí)質(zhì)性地使用很少的電源。而且，刷新率中的收獲和少量電源損耗克服了制造具有其單元面積為6F2的折迭位線結(jié)構(gòu)陣列的電路小片的限制。此外，盡管本發(fā)明被描述為使用具有面積6F2的存儲單元，在本領(lǐng)域中將意識到具有面積小于8F2的存儲單元能替代它而具有相似的結(jié)果，并且本發(fā)明不受限于具有面積為6F2的存儲單元。
本發(fā)明的另一個(gè)好處是它有效地處理有缺陷的存儲單元。通過使用互補(bǔ)的存儲單元，提高了成功地存儲數(shù)據(jù)位的可能性，即使一個(gè)單元是有缺陷的且不能保持全部的電荷，互補(bǔ)的單元將提供足夠的電荷以提供一個(gè)電壓差讓關(guān)聯(lián)的讀出放大器檢測。因此，在這個(gè)存儲陣列中需要較少的冗余元件。
結(jié)論已經(jīng)描述了一種操作具有一組存儲單元的展開位線和折迭位線DRAM存儲陣列的裝置和方法，在其中一個(gè)實(shí)施例的平面圖中每個(gè)存儲單元具有6F2的面積。一個(gè)方法包括在第一個(gè)個(gè)存儲單元中存儲第一個(gè)個(gè)位并在第二個(gè)個(gè)存儲單元中存儲與這個(gè)第一個(gè)個(gè)位互補(bǔ)的第二個(gè)個(gè)位。第一個(gè)個(gè)位和第二個(gè)個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。通過比較第一個(gè)個(gè)存儲單元與第二個(gè)個(gè)存儲單元之間的電壓差讀取數(shù)據(jù)位。
盡管在此已經(jīng)說明和描述了特殊的實(shí)施例，在本領(lǐng)域中普通技術(shù)人員將理解任何被考慮用于完成同一目的的安排都可代替所示的特殊實(shí)施例。這個(gè)申請意圖覆蓋本發(fā)明的任何修改技術(shù)方案或變更技術(shù)方案。因此，很明顯意味著這個(gè)發(fā)明只由后附的權(quán)利要求書及其等效技術(shù)方案來限定。
權(quán)利要求
1.一種操作具有一組存儲單元的折迭位線DRAM存儲陣列的方法，其特征在于，在平面圖中每個(gè)存儲單元面積為6F2，所述方法包括在第一個(gè)存儲單元中存儲第一個(gè)位；及在第二個(gè)存儲單元中存儲與所述第一個(gè)位互補(bǔ)的第二個(gè)位，其特征在于，所述第一個(gè)位和所述第二個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。
2.如權(quán)利要求1所述的方法，其特征在于，通過讀出所述第一個(gè)存儲單元和所述第二個(gè)存儲單元之間的電壓差讀取所述數(shù)據(jù)位。
3.如權(quán)利要求2所述的方法，其特征在于，所述讀出電壓差進(jìn)一步包括與第一個(gè)位線共享所述第一個(gè)存儲單元的電容上的電荷；與第二個(gè)位線共享所述第二個(gè)存儲單元的電容上的電荷；及用讀出放大器比較所述第一個(gè)位線和所述第二個(gè)位線之間的所述電壓差。
4.如權(quán)利要求3所述的方法，其特征在于，進(jìn)一步包括恢復(fù)所述第一個(gè)存儲單元的電容上的電荷；及恢復(fù)所述第二個(gè)存儲單元的電容上的電荷。
5.如權(quán)利要求4所述的方法，其特征在于，所述第一個(gè)存儲單元的電容被重新充電至代表所述第一個(gè)位的預(yù)定電平。
6.如權(quán)利要求4所述的方法，其特征在于，所述第二個(gè)存儲單元的電容被重新充電至代表所述第二個(gè)位的預(yù)定電平。
7.一種操作具有一組存儲單元的展開位線DRAM存儲陣列的方法，其特征在于，在平面圖中每個(gè)存儲單元面積為6F2，所述方法包括在第一個(gè)存儲單元中存儲第一個(gè)位；及在第二個(gè)存儲單元中存儲與所述第一個(gè)位互補(bǔ)的第二個(gè)位，所述第一個(gè)位和所述第二個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。
8.如權(quán)利要求7所述的方法，其特征在于，通過讀出所述第一個(gè)存儲單元和所述第二個(gè)存儲單元之間的電壓差讀取所述數(shù)據(jù)位。
9.如權(quán)利要求8所述的方法，其特征在于，所述讀出電壓差進(jìn)一步包括與第一個(gè)位線共享所述第一個(gè)存儲單元的電容上的電荷；與第二個(gè)位線共享所述第二個(gè)存儲單元的電容上的電荷；及用讀出放大器比較所述第一個(gè)位線和所述第二個(gè)位線之間的所述電壓差。
10.如權(quán)利要求9所述的方法，其特征在于，進(jìn)一步包括恢復(fù)所述第一個(gè)存儲單元的電容上的電荷；及恢復(fù)所述第二個(gè)存儲單元的電容上的電荷。
11.如權(quán)利要求10所述的方法，其特征在于，所述第一個(gè)存儲單元的電容被重新充電至代表所述第一個(gè)位的預(yù)定電平。
12.如權(quán)利要求10所述的方法，其特征在于，所述第二個(gè)存儲單元的電容被重新充電至代表所述第二個(gè)位的預(yù)定電平。
13.一種操作DRAM存儲器設(shè)備的方法，所述DRAM存儲器設(shè)備具有包括以折迭位線結(jié)構(gòu)排列的多個(gè)存儲單元的存儲陣列，其特征在于，每個(gè)存儲單元的面積為6F2，所述方法包括在第一個(gè)存儲單元中存儲電荷；及在關(guān)聯(lián)的第二個(gè)存儲單元中存儲互補(bǔ)的電荷，其特征在于，在所述第一個(gè)存儲單元中的電荷和在所述關(guān)聯(lián)的第二個(gè)存儲單元中的互補(bǔ)的電荷一起構(gòu)成單個(gè)數(shù)據(jù)位。
14.如權(quán)利要求13所述的方法，其特征在于，存儲在所述第一個(gè)存儲單元中的電荷代表邏輯1狀態(tài)并且存儲在所述第二個(gè)存儲單元中的電荷代表邏輯0狀態(tài)。
15.如權(quán)利要求13所述的方法，其特征在于，存儲在所述第一個(gè)存儲單元中的電荷代表邏輯0狀態(tài)并且存儲在所述第二個(gè)存儲單元中的電荷代表邏輯1狀態(tài)。
16.如權(quán)利要求13所述的方法，其特征在于，進(jìn)一步包括讀取存儲在所述第一個(gè)和所述第二個(gè)存儲單元中的所述數(shù)據(jù)位。
17.如權(quán)利要求16所述的方法，其特征在于，所述讀取所述數(shù)據(jù)位進(jìn)一步包括預(yù)先加壓第一個(gè)位線至預(yù)定電平；預(yù)先加壓第二個(gè)位線至與所述第一個(gè)位線相同的預(yù)定電平；與所述第一個(gè)位線共享存儲在所述第一個(gè)存儲單元的電容中的電荷；與所述第二個(gè)位線共享存儲在所述第二個(gè)存儲單元的電容中的電荷；及比較在所述第一個(gè)位線和所述第二個(gè)位線中的電壓以確定所述數(shù)據(jù)位的值。
18.如權(quán)利要求17所述的方法，其特征在于，進(jìn)一步包括恢復(fù)所述第一個(gè)存儲單元中的電荷；及恢復(fù)所述第二個(gè)存儲單元中的電荷。
19.一種操作DRAM存儲器設(shè)備的方法，所述DRAM存儲器設(shè)備具有包括以展開位線結(jié)構(gòu)排列的多個(gè)存儲單元的存儲陣列，其特征在于，每個(gè)存儲單元的面積為6F2，所述方法包括在第一個(gè)存儲單元中存儲電荷；及在關(guān)聯(lián)的第二個(gè)存儲單元中存儲互補(bǔ)的電荷，其特征在于，在所述第一個(gè)存儲單元中的電荷和在所述關(guān)聯(lián)的第二個(gè)存儲單元中的互補(bǔ)的電荷一起構(gòu)成單個(gè)數(shù)據(jù)位。
20.如權(quán)利要求19所述的方法，其特征在于，存儲在所述第一個(gè)存儲單元中的電荷代表邏輯1狀態(tài)并且存儲在所述第二個(gè)存儲單元中的電荷代表邏輯0狀態(tài)。
21.如權(quán)利要求19所述的方法，其特征在于，存儲在所述第一個(gè)存儲單元中的電荷代表邏輯0狀態(tài)并且存儲在所述第二個(gè)存儲單元中的電荷代表邏輯1狀態(tài)。
22.如權(quán)利要求19所述的方法，其特征在于，進(jìn)一步包括讀取存儲在所述第一個(gè)和所述第二個(gè)存儲單元中的所述數(shù)據(jù)位。
23.如權(quán)利要求22所述的方法，其特征在于，所述讀取所述數(shù)據(jù)位進(jìn)一步包括預(yù)先加壓第一個(gè)位線至預(yù)定電平；預(yù)先加壓第二個(gè)位線至與所述第一個(gè)位線相同的預(yù)定電平；與所述第一個(gè)位線共享存儲在所述第一個(gè)存儲單元的電容中的電荷；與所述第二個(gè)位線共享存儲在所述第二個(gè)存儲單元的電容中的電荷；及比較在所述第一個(gè)位線和所述第二個(gè)位線中的電壓以確定所述數(shù)據(jù)位的值。
24.如權(quán)利要求23所述的方法，其特征在于，進(jìn)一步包括恢復(fù)所述第一個(gè)存儲單元中的電荷；及恢復(fù)所述第二個(gè)存儲單元中的電荷。
25.一種在DRAM存儲器設(shè)備中刷新存儲單元的方法，所述DRAM存儲器設(shè)備具有包括以折迭位線結(jié)構(gòu)排列的多個(gè)存儲單元的存儲陣列，其特征在于，在平面圖中每個(gè)存儲單元面積為6F2，所述方法包括在第一個(gè)存儲單元中存儲第一個(gè)位；及在關(guān)聯(lián)的第二個(gè)存儲單元中存儲互補(bǔ)的第二個(gè)位，所述第一個(gè)位和所述互補(bǔ)的第二個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位；用讀出放大器比較所述第一個(gè)存儲單元中的第一個(gè)位和所述第二個(gè)存儲單元中的第二個(gè)位之間的電壓差以讀取所述數(shù)據(jù)位；恢復(fù)所述第一個(gè)存儲單元中的第一個(gè)位至預(yù)定電壓電平；及恢復(fù)所述第二個(gè)存儲單元中的第二個(gè)位至預(yù)定電壓電平。
26.如權(quán)利要求25所述的方法，其特征在于，所述比較所述電壓差進(jìn)一步包括預(yù)先加壓第一個(gè)和第二個(gè)位線至預(yù)定電平；與所述第一個(gè)位線共享存儲在所述第一個(gè)存儲單元的第一個(gè)位中的電荷；與所述第二個(gè)位線共享存儲在所述第二個(gè)存儲單元的第二個(gè)位的電荷；及比較在所述第一個(gè)位線和所述第二個(gè)位線之間的電壓差。
27.如權(quán)利要求25所述的方法，其特征在于，所述第一個(gè)數(shù)據(jù)位是代表邏輯1狀態(tài)的電荷并且所述第二個(gè)數(shù)據(jù)位是代表邏輯0狀態(tài)的電荷。
28.如權(quán)利要求25所述的方法，其特征在于，所述第一個(gè)數(shù)據(jù)位是代表邏輯0狀態(tài)的電荷并且所述第二個(gè)數(shù)據(jù)位是代表邏輯1狀態(tài)的電荷。
29.一種在DRAM存儲器設(shè)備中刷新存儲單元的方法，所述DRAM存儲器設(shè)備具有包括以展開位線結(jié)構(gòu)排列的多個(gè)存儲單元的存儲陣列，其特征在于，在平面圖中每個(gè)存儲單元面積為6F2，所述方法包括在第一個(gè)存儲單元中存儲第一個(gè)位；及在關(guān)聯(lián)的第二個(gè)存儲單元中存儲互補(bǔ)的第二個(gè)位，所述第一位和所述互補(bǔ)的第二位構(gòu)成一數(shù)據(jù)位；用讀出放大器比較所述第一個(gè)存儲單元中的第一個(gè)位和所述第二個(gè)存儲單元中的第二個(gè)位之間的電壓差以讀取所述數(shù)據(jù)位；恢復(fù)所述第一個(gè)存儲單元中的第一個(gè)位至預(yù)定電壓電平；及恢復(fù)所述第二個(gè)存儲單元中的第二個(gè)位至預(yù)定電壓電平。
30.如權(quán)利要求29所述的方法，其特征在于，所述比較所述電壓差進(jìn)一步包括預(yù)先加壓第一個(gè)和第二個(gè)位線至預(yù)定電平；與所述第一個(gè)位線共享存儲在所述第一個(gè)存儲單元的第一個(gè)位中的電荷；與所述第二個(gè)位線共享存儲在所述第二個(gè)存儲單元的第二個(gè)位的電荷；及比較在所述第一個(gè)位線和所述第二個(gè)位線之間的電壓差。
31.如權(quán)利要求29所述的方法，其特征在于，所述第一個(gè)數(shù)據(jù)位是代表邏輯1狀態(tài)的電荷并且所述第二個(gè)數(shù)據(jù)位是代表邏輯0狀態(tài)的電荷。
32.如權(quán)利要求29所述的方法，其特征在于，所述第一個(gè)數(shù)據(jù)位是代表邏輯0狀態(tài)的電荷并且所述第二個(gè)數(shù)據(jù)位是代表邏輯1狀態(tài)的電荷。
33.一種具有存儲單元的折迭結(jié)構(gòu)存儲陣列的DRAM存儲器設(shè)備，其特征在于，在平面圖中每個(gè)存儲單元具有6F2的面積，所述DRAM存儲器設(shè)備包括一組存儲數(shù)據(jù)位的關(guān)聯(lián)的存儲單元對，所述每對關(guān)聯(lián)的存儲單元包括，存儲第一個(gè)位的第一個(gè)存儲單元；及存儲為所述第一個(gè)位的補(bǔ)碼的第二個(gè)位的第二個(gè)存儲單元，所述第一個(gè)位和所述第二個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位；及一組讀取所述存儲單元的讀出放大器，每個(gè)讀出放大器連接到關(guān)聯(lián)的存儲單元對，所述每個(gè)讀出放大器比較所述第一個(gè)存儲單元的第一個(gè)位和所述第二個(gè)存儲單元的第二個(gè)位之間的電壓以讀取所述數(shù)據(jù)位。
34.如權(quán)利要求33所述的DRAM存儲器設(shè)備，其特征在于，每個(gè)讀出放大器基于被讀取的數(shù)據(jù)位恢復(fù)所述第一個(gè)位和所述第二個(gè)位至預(yù)定電壓電平。
35.如權(quán)利要求33所述DRAM存儲器設(shè)備，其特征在于，進(jìn)一步包括控制存儲操作的控制邏輯電路，所述控制邏輯電路激發(fā)連接到關(guān)聯(lián)的存儲單元對的所述第一個(gè)和第二個(gè)存儲單元的字線。
36.如權(quán)利要求35所述的DRAM存儲器設(shè)備，其特征在于，進(jìn)一步包括一組連接所述存儲單元到所述讀出放大器的位線。
37.如權(quán)利要求36所述的DRAM存儲器設(shè)備，其特征在于，所述控制邏輯電路在讀取存儲在所述第一個(gè)和第二個(gè)存儲單元的數(shù)據(jù)位之前，使連接到所述第一個(gè)存儲單元和所述第二個(gè)存儲單元之間的位線平衡在預(yù)定電壓電平。
38.一種具有存儲單元的展開結(jié)構(gòu)存儲陣列的DRAM存儲器設(shè)備，其特征在于，在平面圖中每個(gè)存儲單元具有6F2的面積，所述DRAM存儲器設(shè)備包括一組存儲數(shù)據(jù)位的關(guān)聯(lián)的存儲單元對，所述每對關(guān)聯(lián)的存儲單元包括，存儲第一個(gè)位的第一個(gè)存儲單元；及存儲為所述第一個(gè)位的補(bǔ)碼的第二個(gè)位的第二個(gè)存儲單元，其特征在于，所述第一個(gè)位和所述第二個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位；及一組讀取所述存儲單元的讀出放大器，每個(gè)讀出放大器連接到關(guān)聯(lián)的存儲單元對，其特征在于，每個(gè)讀出放大器比較所述第一個(gè)存儲單元的第一個(gè)位和所述第二個(gè)存儲單元的第二個(gè)位之間的電壓以讀取所述數(shù)據(jù)位。
39.如權(quán)利要求38所述的DRAM存儲器設(shè)備，其特征在于，每個(gè)讀出放大器基于被讀取的數(shù)據(jù)位恢復(fù)所述第一個(gè)位和所述第二個(gè)位至預(yù)定電壓電平。
40.如權(quán)利要求38所述DRAM存儲器設(shè)備，其特征在于，進(jìn)一步包括控制存儲操作的控制邏輯電路，所述控制邏輯電路同時(shí)激發(fā)連接到關(guān)聯(lián)的存儲單元對的所述第一個(gè)和第二個(gè)存儲單元的字線以讀取所述數(shù)據(jù)位。
41.如權(quán)利要求40所述的DRAM存儲器設(shè)備，其特征在于，進(jìn)一步包括組連接所述存儲單元到所述讀出放大器的位線。
42.如權(quán)利要求41所述的DRAM存儲器設(shè)備，其特征在于，所述控制邏輯電路在讀取存儲在所述第一個(gè)和第二個(gè)存儲單元的數(shù)據(jù)位之前，使連接到所述第一個(gè)存儲單元和所述第二個(gè)存儲單元之間的位線平衡在預(yù)定電壓電平。
43.一種DRAM存儲器設(shè)備，其特征在于，所述設(shè)備包括具有一組以折迭位線結(jié)構(gòu)排列的存儲單元的存儲陣列，所述每個(gè)存儲單元具有6F2的面積；每個(gè)存儲單元與另一個(gè)存儲單元關(guān)聯(lián)，所述每對關(guān)聯(lián)的存儲單元存儲構(gòu)成數(shù)據(jù)位的互補(bǔ)的位；一組讀取和刷新存儲單元的讀出放大器，每個(gè)讀出放大器連接到一對關(guān)聯(lián)的存儲單元；及控制存儲操作的控制邏輯電路，所述控制電路選擇性地激發(fā)連接到所述關(guān)聯(lián)的存儲單元的字線，因此連接到所述關(guān)聯(lián)的存儲單元對的讀出放大器能讀取和刷新存儲在所述關(guān)聯(lián)的存儲單元對中的所述數(shù)據(jù)位。
44.如權(quán)利要求43所述的DRAM存儲器設(shè)備，其特征在于，將所述關(guān)聯(lián)的存儲單元對的存儲單元位置設(shè)成互相鄰接。
45.如權(quán)利要求43所述的DRAM存儲器設(shè)備，其特征在于，不將所述關(guān)聯(lián)的存儲單元對的存儲單元位置設(shè)成互相鄰接。
46.如權(quán)利要求43的DRAM存儲器設(shè)備，其特征在于，每對關(guān)聯(lián)的存儲單元通過一對位線連接到關(guān)聯(lián)的讀出放大器。
47.如權(quán)利要求46所述的DRAM存儲器設(shè)備，其特征在于，所述控制邏輯電路在執(zhí)行讀取或刷新連接到所述位線的存儲單元的操作之前，使每對位線平衡。
48.一種DRAM存儲器設(shè)備，其特征在于，所述設(shè)備包括具有一組以展開位線結(jié)構(gòu)排列的存儲單元的存儲陣列，所述每個(gè)存儲單元具有6F2的面積；每個(gè)存儲單元與另一個(gè)存儲單元關(guān)聯(lián)，所述每對關(guān)聯(lián)的存儲單元存儲構(gòu)成一個(gè)數(shù)據(jù)位的互補(bǔ)的位；一組讀取和刷新存儲單元的讀出放大器，每個(gè)讀出放大器連接到一對關(guān)聯(lián)的存儲單元；及控制存儲操作的控制邏輯電路，所述控制電路選擇性地同時(shí)激發(fā)連接到所述關(guān)聯(lián)的存儲單元的字線，因此連接到所述關(guān)聯(lián)的存儲單元對的讀出放大器能讀取和刷新存儲在所述關(guān)聯(lián)的存儲單元對中的所述數(shù)據(jù)位。
49.如權(quán)利要求48的DRAM存儲器設(shè)備，其特征在于，所述每對關(guān)聯(lián)的存儲單元通過一對位線連接到關(guān)聯(lián)的讀出放大器。
50.如權(quán)利要求49所述的DRAM存儲器設(shè)備，其特征在于，所述控制邏輯電路在執(zhí)行讀取或刷新連接到所述位線的存儲單元的操作之前，使每對位線平衡。
51.一種存儲系統(tǒng)，其特征在于，包括提供外部命令的處理器；及DRAM存儲器設(shè)備，所述設(shè)備包括，具有以折迭位線結(jié)構(gòu)排列的存儲單元的存儲陣列，其特征在于，在平面圖中每個(gè)存儲單元具有6F2的面積，每個(gè)存儲單元與另一個(gè)存儲單元關(guān)聯(lián)，所述每對關(guān)聯(lián)的存儲單元存儲構(gòu)成一個(gè)數(shù)據(jù)位的互補(bǔ)的位，對應(yīng)每對關(guān)聯(lián)存儲單元讀取數(shù)據(jù)位的讀出放大器，所述連接每個(gè)讀出放大器以比較關(guān)聯(lián)的存儲單元對中的位的電壓，及從所述處理器接收外部命令并控制存儲操作的控制邏輯電路，所述控制電路選擇性地激發(fā)一連接到所述每個(gè)關(guān)聯(lián)的存儲單元的字線以讀取一個(gè)數(shù)據(jù)位。
52.如權(quán)利要求51所述的存儲系統(tǒng)，其特征在于，進(jìn)一步包括對應(yīng)每對關(guān)聯(lián)存儲單元的一對位線，所述位線之一連接在所述關(guān)聯(lián)的存儲單元之一和關(guān)聯(lián)的讀出放大器之間，而另一個(gè)位線連接在另一個(gè)關(guān)聯(lián)的存儲單元和所述關(guān)聯(lián)的讀出放大器之間。
53.如權(quán)利要求52所述的存儲系統(tǒng)，其特征在于，所述控制邏輯電路在讀取操作之前使每對位線平衡。
54.如權(quán)利要求51所述的存儲系統(tǒng)，其特征在于，一對關(guān)聯(lián)的存儲單元的存儲單元之一存儲位1并且所述關(guān)聯(lián)的的存儲單元對的另一存儲單元存儲位0。
55.如權(quán)利要求51所述的存儲系統(tǒng)，其特征在于，所述讀出放大器接著讀操作將每個(gè)關(guān)聯(lián)的存儲單元位恢復(fù)為預(yù)定的電壓電平。
56.如權(quán)利要求55所述的存儲系統(tǒng)，其特征在于，所述控制邏輯電路保持各自的字線為開直到每個(gè)單元被恢復(fù)至其預(yù)定的電壓電平。
57.一種存儲系統(tǒng)，其特征在于，所述系統(tǒng)包括提供外部命令的處理器；及DRAM存儲器設(shè)備，所述設(shè)備包括，具有以展開位線結(jié)構(gòu)排列的存儲單元的存儲陣列，所述在平面圖中每個(gè)存儲單元具有6F2的面積，每個(gè)存儲單元與另一個(gè)存儲單元關(guān)聯(lián)，所述每對關(guān)聯(lián)的存儲單元存儲構(gòu)成一個(gè)數(shù)據(jù)位的互補(bǔ)的位，對應(yīng)每對關(guān)聯(lián)存儲單元讀取數(shù)據(jù)位的讀出放大器，所述連接每個(gè)讀出放大器以比較關(guān)聯(lián)的存儲單元對中的位的電壓，及從所述處理器接收外部命令并控制存儲操作的控制邏輯電路，其特征在于，所述控制電路選擇性地同時(shí)激發(fā)一連接到所述每個(gè)關(guān)聯(lián)的存儲單元的字線以讀取一數(shù)據(jù)位。
58.如權(quán)利要求57所述的存儲系統(tǒng)，其特征在于，進(jìn)一步包括對應(yīng)每對關(guān)聯(lián)存儲單元的一對位線，所述位線之一連接在所述關(guān)聯(lián)的存儲單元之一和關(guān)聯(lián)的讀出放大器之間，而另一位線連接在另一個(gè)關(guān)聯(lián)的存儲單元和所述關(guān)聯(lián)的讀出放大器之間。
59.如權(quán)利要求58所述的存儲系統(tǒng)，其特征在于，所述控制邏輯電路在讀取操作之前使每對位線平衡。
60.如權(quán)利要求57所述的存儲系統(tǒng)，其特征在于，一對關(guān)聯(lián)的存儲單元的存儲單元之一存儲位1并且所述關(guān)聯(lián)的的存儲單元對的另一存儲單元存儲位0。
61.如權(quán)利要求57所述的存儲系統(tǒng)，其特征在于，所述讀出放大器接著讀操作將每個(gè)關(guān)聯(lián)的存儲單元位恢復(fù)為預(yù)定的電壓電平。
62.如權(quán)利要求61所述的存儲系統(tǒng)，其特征在于，所述控制邏輯電路保持各自的字線為開直到每個(gè)單元被恢復(fù)至其預(yù)定的電壓電平。
63.一種操作具有一組存儲單元的折迭位線DRAM存儲陣列的方法，其特征在于，在平面圖中每個(gè)存儲單元具有小于8F2的面積，所述方法包括在第一個(gè)存儲單元中存儲第一個(gè)位；及在第二個(gè)存儲單元中存儲與所述第一個(gè)位互補(bǔ)的第二個(gè)位，其特征在于，所述第一個(gè)位和所述第二個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。
64.如權(quán)利要求63所述方法，其特征在于，通過讀出所述第一個(gè)存儲單元和所述第二個(gè)存儲單元之間的電壓差讀取所述數(shù)據(jù)位。
65.如權(quán)利要求64所述的方法，其特征在于，所述讀出電壓差進(jìn)一步包括與第一個(gè)位線共享存儲在所述第一個(gè)存儲單元的電容上的電荷；與第二個(gè)位線共享存儲在所述第二個(gè)存儲單元的電容上的電荷；及用讀出放大器比較所述第一個(gè)位線和第二個(gè)位線之間的所述電壓差。
66.如權(quán)利要求65所述的方法，其特征在于，進(jìn)一步包括恢復(fù)所述第一個(gè)存儲單元的電容上的電荷；及恢復(fù)所述第二個(gè)存儲單元的電容上的電荷。
67.如權(quán)利要求66所述的方法，其特征在于，所述第一個(gè)存儲單元的電容被重新充電至代表所述第一個(gè)位的預(yù)定電平。
68.如權(quán)利要求66所述的方法，其特征在于，所述第二個(gè)存儲單元的電容被重新充電至代表所述第二個(gè)位的預(yù)定電平。
69.一種操作具有一組存儲單元的展開位線DRAM存儲陣列的方法，其特征在于，在平面圖中每個(gè)存儲單元具有小于8F2的面積，所述方法包括在第一個(gè)存儲單元中存儲一第一個(gè)位；及在第二個(gè)存儲單元中存儲一與所述第一個(gè)位互補(bǔ)的第二個(gè)位，其特征在于，所述第一個(gè)位和所述第二個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位。
70.如權(quán)利要求69所述方法，其特征在于，通過讀出所述第一個(gè)存儲單元和所述第二個(gè)存儲單元之間的電壓差讀取所述數(shù)據(jù)位。
71.如權(quán)利要求70所述的方法，其特征在于，所述讀出電壓差進(jìn)一步包括與第一個(gè)位線共享存儲在所述第一個(gè)存儲單元的電容上的電荷；與第二個(gè)位線共享存儲在所述第二個(gè)存儲單元的電容上的電荷；及用讀出放大器比較所述第一個(gè)位線和第二個(gè)位線之間的所述電壓差。
72.如權(quán)利要求71所述的方法，其特征在于，進(jìn)一步包括恢復(fù)所述第一個(gè)存儲單元的電容上的電荷；及恢復(fù)所述第二個(gè)存儲單元的電容上的電荷。
73.如權(quán)利要求72所述的方法，其特征在于，所述第一個(gè)存儲單元的電容被重新充電至代表所述第一個(gè)位的預(yù)定電平。
74.如權(quán)利要求72所述的方法，其特征在于，所述第二個(gè)存儲單元的電容被重新充電至代表所述第二個(gè)位的預(yù)定電平。
75.一種具有存儲單元的折迭結(jié)構(gòu)存儲陣列的DRAM存儲器設(shè)備，其特征在于，在平面圖中每個(gè)存儲單元具有小于8F2的面積，所述DRAM存儲器設(shè)備包括一組存儲數(shù)據(jù)位的關(guān)聯(lián)的存儲單元對，所述每對關(guān)聯(lián)的存儲單元包括，存儲第一個(gè)位的第一個(gè)存儲單元；及存儲為所述第一個(gè)位的補(bǔ)碼的第二個(gè)位的第二個(gè)存儲單元，所述第一個(gè)位和所述第二個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位；及一組讀取所述存儲單元的讀出放大器，每個(gè)讀出放大器連接到關(guān)聯(lián)的存儲單元對，所述每個(gè)讀出放大器比較所述第一個(gè)存儲單元的第一個(gè)位和所述第二個(gè)存儲單元的第二個(gè)位之間的電壓以讀取所述數(shù)據(jù)位。
76.如權(quán)利要求75所述的DRAM存儲器設(shè)備，其特征在于，所述每個(gè)讀出放大器基于被讀取的數(shù)據(jù)位恢復(fù)所述第一個(gè)位和所述第二個(gè)位至預(yù)定電壓電平。
77.如權(quán)利要求75所述的DRAM存儲器設(shè)備，其特征在于，進(jìn)一步包括控制存儲操作的控制邏輯電路，其特征在于，所述控制邏輯電路激發(fā)連接到關(guān)聯(lián)的存儲單元對的所述第一個(gè)和第二個(gè)存儲單元的字線。
78.如權(quán)利要求77所述的DRAM存儲器設(shè)備，其特征在于，進(jìn)一步包括一組連接所述存儲單元到所述讀出放大器的位線。
79.如權(quán)利要求78所述的DRAM存儲器設(shè)備，其特征在于，所述控制邏輯電路在讀取存儲在所述第一個(gè)和第二個(gè)存儲單元的數(shù)據(jù)位之前，使連接到所述第一個(gè)存儲單元和所述第二個(gè)存儲單元之間的位線平衡在預(yù)定的電壓電平。
80.一種具有存儲單元的展開結(jié)構(gòu)存儲陣列的DRAM存儲器設(shè)備，其特征在于，在平面圖中每個(gè)存儲單元具有小于8F2的面積，所述DRAM存儲器設(shè)備包括一組存儲數(shù)據(jù)位的關(guān)聯(lián)的存儲單元對，所述每對關(guān)聯(lián)的存儲單元包括，存儲第一個(gè)位的第一個(gè)存儲單元；及存儲為所述第一個(gè)位的補(bǔ)碼的第二個(gè)位的第二個(gè)存儲單元，其特征在于，所述第一個(gè)位和所述第二個(gè)位構(gòu)成一個(gè)數(shù)據(jù)位；及一組讀取所述存儲單元的讀出放大器，每個(gè)讀出放大器連接到關(guān)聯(lián)的存儲單元對，所述每個(gè)讀出放大器比較所述第一個(gè)存儲單元的第一個(gè)位和所述第二個(gè)存儲單元的第二個(gè)位之間的電壓以讀取所述數(shù)據(jù)位。
81.如權(quán)利要求80所述的DRAM存儲器設(shè)備，其特征在于，所述每個(gè)讀出放大器基于被讀取的數(shù)據(jù)位恢復(fù)所述第一個(gè)位和所述第二個(gè)位至預(yù)定電壓電平。
82.如權(quán)利要求80所述的DRAM存儲器設(shè)備，其特征在于，進(jìn)一步包括控制存儲操作的控制邏輯電路，其特征在于，所述控制邏輯電路激發(fā)一連接到關(guān)聯(lián)的存儲單元對的所述第一個(gè)和第二個(gè)存儲單元的字線。
83.如權(quán)利要求82所述的DRAM存儲器設(shè)備，其特征在于，進(jìn)一步包括一組連接所述存儲單元到所述讀出放大器的位線。
84.如權(quán)利要求83所述的DRAM存儲器設(shè)備，其特征在于，所述控制邏輯電路在讀取存儲在所述第一個(gè)和第二個(gè)存儲單元的數(shù)據(jù)位之前，使連接到所述第一個(gè)存儲單元和所述第二個(gè)存儲單元之間的位線平衡在預(yù)定的電壓電平。
全文摘要
一種操作具有一組存儲單元的展開位線和折疊位線DRAM存儲陣列的設(shè)備和方法，在一個(gè)實(shí)施例中，在平面圖中每個(gè)存儲單元具有6f
文檔編號G11C11/401GK1509476SQ02810036
公開日2004年6月30日 申請日期2002年4月9日 優(yōu)先權(quán)日2001年4月9日
發(fā)明者D·L·平尼, D L 平尼 申請人:微米技術(shù)股份有限公司