專利名稱：陶瓷多層基板的制造方法及陶瓷多層基板的制作方法
技術領域：
本發(fā)明涉及陶瓷多層基板的制造方法及陶瓷多層基板，更具體地涉及內置芯片型 陶瓷電子元器件的陶瓷多層基板的制造方法及陶瓷多層基板。
背景技術：
作為現(xiàn)有的這類技術，在專利文獻1中記載了內置電子元器件的多層陶瓷基板的 技術，在專利文獻2中記載了多層陶瓷基板及其制造方法。專利文獻1中所記載的內置電子元器件的多層陶瓷基板包括多層陶瓷基板；被 收容在由多層陶瓷基板內的凹部或貫通孔形成的空間內的芯片型陶瓷電子元器件；以及對 設置在多層陶瓷基板的層間或空間內的上述芯片型電子元器件進行布線的導體。由于這樣 將芯片型電子元器件收容在多層陶瓷基板內的空間內，因此，能得到平面性不被破壞而具 有所希望形狀的多層陶瓷基板。專利文獻2中所記載的多層陶瓷基板及其制造方法中，利用對陶瓷功能元件預先 進行燒成而獲得的燒結體板，制作電容元件、電感元件、以及電阻元件等功能元件，然后將 這些功能元件內置于未燒結的復合層疊體內。未燒結的復合層疊體包括基體用生片層、包 含難燒結性材料的約束層、以及布線導體，在對未燒結的復合層疊體進行燒成時，利用約束 層的作用，能夠抑制基體用生片層在主面方向上的收縮。由于利用使用了約束層的無收縮 工藝進行燒成，因此能夠在內置有功能元件的狀態(tài)下毫無問題地對未燒結復合層疊體進行 燒成，并且在功能元件和基體用生片層之間成分不會相互擴散，在燒成后也能維持功能元 件的特性。專利文獻1日本專利特公平06-32378號公報專利文獻2日本專利特開2002-084067號公報

發(fā)明內容
然而，在專利文獻1及專利文獻2中所記載的多層陶瓷基板的情況下，由于對內置 有芯片型陶瓷電子元器件的陶瓷生片的層疊體進行燒成來獲得多層陶瓷基板，因此有時會 在通過燒成獲得的多層陶瓷基板所內置的芯片型陶瓷電子元器件中產生裂紋，有時會損壞 芯片型陶瓷電子元器件。該現(xiàn)象在使用了約束層的無收縮工藝中也有發(fā)生。另外，這些多 層陶瓷基板是在芯片型電子元器件和陶瓷生片緊貼的狀態(tài)下進行燒成的，因此難以防止材 料成分在芯片型電子元器件和陶瓷層之間相互擴散，在專利文獻2所記載的技術中還可能 降低芯片型電子元器件的特性。另外，如專利文獻1所記載的那樣，在將收容芯片型陶瓷電子元器件的凹部或貫 通孔形成于空穴(cavity)內的多層陶瓷基板中，還存在基板強度在空穴部分明顯降低的 問題。本發(fā)明是為了解決上述問題而完成的，其目的在于提供一種不會在芯片型陶瓷電 子元器件中產生裂紋等損傷、而且不會降低芯片型陶瓷電子元器件的特性、可靠性高的陶瓷多層基板的制造方法及陶瓷多層基板。本發(fā)明的發(fā)明者對內置于陶瓷多層基板的芯片型陶瓷電子元器件受到損傷的原 因進行了許多探討，其結果是獲得了以下見解。即，在陶瓷多層基板的陶瓷層和芯片型陶瓷電子元器件的熱膨脹系數(shù)相差很大的 情況下，判斷為會在芯片型陶瓷電子元器件中產生裂紋，或芯片型陶瓷電子元器件發(fā)生破 損。若通過采用無收縮工藝來抑制基板在面方向上的收縮，則能夠內置無收縮的芯片型陶 瓷電子元器件。然而，層疊電容器等芯片型陶瓷電子元器件大多由高介電常數(shù)的材料構成， 高介電常數(shù)的材料一般熱膨脹系數(shù)較大。與之相反，成為陶瓷層的陶瓷生片層的材料大多 由低介電常數(shù)的材料構成，低介電常數(shù)的材料一般熱膨脹系數(shù)較小。因此，若在芯片型陶瓷電子元器件和陶瓷生片層緊貼的狀態(tài)下對其進行燒成后冷 卻到常溫，則在冷卻時，芯片型陶瓷電子元器件發(fā)生的收縮大于陶瓷層的收縮，從陶瓷層向 芯片型陶瓷電子元器件施加拉力。盡管芯片型陶瓷電子元器件是由陶瓷材料形成的，但陶 瓷材料抗拉伸應力較弱，因此來自陶瓷層的拉力會引起裂紋的產生或發(fā)生破損。因此，內置 于陶瓷多層基板的芯片型陶瓷電子元器件的構成材料受限制。換言之，若芯片型陶瓷電子 元器件和陶瓷層未緊貼，則能夠消除芯片型陶瓷電子元器件受到損傷、或芯片型陶瓷電子 元器件的構成材料受到限制的不良現(xiàn)象。本發(fā)明是基于上述見解完成的。S卩，本發(fā)明的陶瓷多層基板的制造方法是通過對陶瓷生片層疊體和芯片型陶瓷電 子元器件同時進行燒成來制造內置芯片型陶瓷電子元器件的陶瓷多層基板的方法，上述陶 瓷生片層疊體由多層陶瓷生片層層疊而成并具有導體圖案，上述芯片型陶瓷電子元器件具 有陶瓷燒結體和端子電極，且配置于上述陶瓷生片層疊體的內部，而且上述端子電極與上 述導體圖案電連接，其特征在于，包含以下兩個工序即，在上述陶瓷生片層的與上述芯片 型陶瓷電子元器件相接的部位形成緊貼防止劑層的第一工序；以及對上述陶瓷生片層疊體 和上述芯片型陶瓷電子元器件進行燒成來燒去緊貼防止劑層的第二工序。另外，在本發(fā)明的陶瓷多層基板的制造方法中，最好包含在上述芯片型陶瓷電子 元器件的兩面配置上述緊貼防止劑層的工序。另外，在本發(fā)明的陶瓷多層基板的制造方法中，最好上述緊貼防止劑層是樹脂漿 料，在上述第一工序中，將上述樹脂糊料涂布在上述陶瓷生片層上。另外，在本發(fā)明的陶瓷多層基板的制造方法中，最好上述緊貼防止劑包含在低氧 氣氛中不被燒去而在高氧氣氛中被燒去的燒去材料，在上述第一工序中，將由上述燒去材 料構成的糊料涂布到上述陶瓷生片層上，在上述第二工序中，在低氧氣氛中對上述陶瓷生 片層疊體和上述芯片型陶瓷電子元器件進行燒成后，再次在高氧氣氛中對上述陶瓷生片層 疊體和上述芯片型陶瓷電子元器件進行燒成，從而使上述燒去材料燒去。另外，在本發(fā)明的陶瓷多層基板的制造方法中，上述燒去材料最好是碳。另外，在本發(fā)明的陶瓷多層基板的制造方法中，最好包含在上述緊貼防止劑層的 與上述芯片型陶瓷電子元器件的端子電極重疊的部位形成過孔、并向上述過孔填充導電性 糊料的工序。另外，在本發(fā)明的陶瓷多層基板的制造方法中，最好在上述陶瓷生片層疊體的至 少一個主面配置了由在上述陶瓷生片層疊體的燒成溫度下不燒結的無機材料構成的約束層的狀態(tài)下，對上述陶瓷生片層疊體和上述芯片型陶瓷電子元器件進行燒成。另外，在本發(fā)明的陶瓷多層基板的制造方法中，最好上述陶瓷生片層疊體的燒結 體的熱膨脹系數(shù)和構成上述芯片型陶瓷電子元器件的陶瓷燒結體的熱膨脹系數(shù)大致相等。另外，本發(fā)明的陶瓷多層基板包括陶瓷層疊體，該陶瓷層疊體由多層陶瓷層層疊 而成且具有導體圖案；以及芯片型陶瓷電子元器件，該芯片型陶瓷電子元器件設置于上下 陶瓷層的界面且具有與陶瓷燒結體及上述導體圖案電連接的端子電極，其特征在于，在上 述陶瓷層和上述芯片型陶瓷電子元器件的界面存在空隙，并且上述芯片型陶瓷電子元器件 的端子電極和上述導體圖案通過形成于上述空隙的突起電極電連接。另外，在本發(fā)明的陶瓷多層基板中，最好上述突起電極直接與和上述空隙相接的 陶瓷層中形成的過孔導體相連接。另外，在本發(fā)明的陶瓷多層基板中，最好將上述芯片型陶瓷電子元器件的端子電 極沿上述陶瓷層的層疊方向隔開間隔配置。另外，在本發(fā)明的陶瓷多層基板中，最好上述突起電極由富有延展性的材料形成。另外，在本發(fā)明的陶瓷多層基板中，上述富有延展性的材料最好是銀。根據(jù)本發(fā)明，能夠提供一種不會在芯片型陶瓷電子元器件中產生裂紋等損傷、而 且不會降低芯片型陶瓷電子元器件的特性、可靠性高的陶瓷多層基板的制造方法及陶瓷多 層基板。


圖1 (a)、(b)是分別表示本發(fā)明的陶瓷多層基板的一個實施方式的圖，(a)是表示 整個陶瓷多層基板的剖視圖，(b)是將(a)中以〇圍住的部分放大表示的剖視圖。圖2(a) (e)是分別表示制造圖1所示的陶瓷多層基板的方法的主要部分的工 序圖。圖3是表示本發(fā)明的陶瓷多層基板的另一實施方式的相當于圖1的(b)的剖視 圖。圖4是表示本發(fā)明的陶瓷多層基板的又一實施方式的相當于圖1的(b)的剖視 圖。標號說明10、10A、IOB陶瓷多層基板11陶瓷層疊體IlA陶瓷層12導體圖案13、113芯片型陶瓷電子元器件13A陶瓷燒結體13B端子電極111陶瓷生片層疊體IllA陶瓷生片(陶瓷生片層)114緊貼防止劑層115約束層
V 空隙
具體實施例方式接下來，基于圖1 圖4所示的實施方式說明本發(fā)明。此外，在各圖中，圖1的(a)、 (b)是分別表示本發(fā)明的陶瓷多層基板的一個實施方式的圖，(a)是表示整個陶瓷多層基 板的剖視圖，(b)是將(a)中以〇圍住的部分放大表示的剖視圖，圖2(a) (e)是分別表 示制造圖1所示的陶瓷多層基板的方法的主要部分的工序圖，圖3表示本發(fā)明的陶瓷多層 基板的另一實施方式的相當于圖1的(b)的剖視圖，圖4表示本發(fā)明的陶瓷多層基板的又 一實施方式的相當于圖1的(b)的剖視圖。實施方式1本實施方式的陶瓷多層基板10例如圖1(a)所示那樣，包括陶瓷層疊體11，該陶 瓷層疊體11由多層陶瓷層IlA層疊而成且具有導體圖案12 ；以及芯片型陶瓷電子元器件 13，該芯片型陶瓷電子元器件13設置于上下陶瓷層IlA的界面，以陶瓷燒結體13A為胚體 (body)且在其兩端部具有端子電極13B。另外，在陶瓷層疊體11的兩個主面(上下兩面) 分別形成有表面電極14、14。在陶瓷層疊體11的一個主面(在本實施方式中為上表面)隔著表面電極14安裝 有多個表面安裝元器件20。作為表面安裝元器件20的半導體元件、砷化鎵半導體元件等的 有源元件、或電容、電感、電阻等的無源元件等通過焊料、導電性樹脂，或通過Au、Al、Cu等 的接合線，與陶瓷層疊體11上表面的表面電極14電連接。芯片型陶瓷電子元器件13和表 面安裝元器件20通過表面電極14及內部導體圖案12相互電連接。該陶瓷多層基板10能 夠通過另一個主面(在本實施方式中為下表面)的表面電極14安裝到母板等安裝基板。而且，例如圖1(b)所示，在上下陶瓷層IlAUlA和芯片型陶瓷電子元器件13的 界面存在空隙V，芯片型陶瓷電子元器件13的所有面(6個面)隔著空隙V與上下陶瓷層 IlAUlA的內表面相對。在上側的陶瓷層IlA形成有導體圖案12。該導體圖案12包括表 面電極12A，該表面電極12A以預定的圖案形成于上側的陶瓷層IlA的表面；過孔導體12B， 該過孔導體12B從上述表面電極12A沿上下貫通上側的陶瓷層IlA而形成；以及突起電極 12C，該突起電極12C從過孔導體12B向空隙V突出，與芯片型陶瓷電子元器件13的端子電 極13B電連接。突起電極12C例如與過孔導體12B形成為一體，過孔導體12B和芯片型陶瓷電子 元器件13的端子電極13B彼此電連接。因而，芯片型陶瓷電子元器件13在上下陶瓷層11A、 IlA之間形成的空間內宛如被突起電極12C吊起。而且，構成陶瓷層疊層11的陶瓷層IlA的材料只要是陶瓷材料即可，無特別的限 制，但最好是例如低溫燒結陶瓷(LTCC:Low Temperture Co-fired Ceremaic)材料。低溫 燒結陶瓷材料是能夠在1050°C以下的溫度下進行燒結、可以與比電阻較小的Ag或Cu等 同時燒成的陶瓷材料。作為低溫燒結陶瓷，具體而言，可以列舉出將硼硅酸鹽玻璃混合到 氧化鋁或鎂橄欖石等的陶瓷粉末中形成的玻璃復合類LTCC材料、使用ZnO-MgO-Al2O3-SiO2 類的結晶化玻璃的結晶化玻璃類LTCC材料、以及使用BaO-Al2O3-SiO2類陶瓷粉末或 Al2O3-Cao-SiO2-MgO-B2O3類陶瓷粉末等的非玻璃類LTCC材料。陶瓷層疊體11的材料使用低溫燒結陶瓷材料，從而導體圖案12能夠使用Ag或Cu等具有低電阻、低融點的低融點金屬作為導體圖案12。其結果是，能夠在1050°C以下的低 溫下對陶瓷層疊體11和導體圖案12同時進行燒成。特別是由于與過孔導體12B相連接的 突起電極12C在陶瓷層疊體11內將芯片型陶瓷電子元器件13吊起，因此，突起電極12C最 好使用富有延展性的Ag來形成，使得能夠吸收陶瓷層IlA和芯片型陶瓷電子元器件13的 熱膨脹差。另外，陶瓷材料也能夠使用高溫燒結陶瓷(HTCC:High Temperture Co-fired Ceramic)材料。高溫燒結陶瓷材料可以使用例如向氧化鋁、氮化鋁、莫來石、及其他材料中 添加玻璃等燒結助劑，并在1100°C以上進行了燒結的材料。此時，導體圖案12使用選自鉬、 鉬、鈀、鎢、鎳、及其合金的金屬。芯片型陶瓷電子元器件13沒有特別的限制，能夠使用將例如對鈦酸鋇或鐵氧體 等在1050°C以上甚至在1200°C以上進行燒成后得到的陶瓷燒結體13A作為胚體的元器件， 除了例如圖1所示的層疊陶瓷電容器之外，還能夠使用電感、濾波器、平衡-不平衡變換器、 耦合器等的芯片型陶瓷電子元器件。能夠根據(jù)目的選擇單個或多個上述芯片型陶瓷電子元 器件13來配置于陶瓷層疊體11內。另外，用于陶瓷多層基板10的芯片型陶瓷電子元器件 13的端子電極13B是涂布了導電性糊料進行燒結后的電極，也可以是涂布了導電性糊料進 行干燥的、燒結前的電極。由此在芯片型陶瓷電子元器件13和陶瓷層疊體11的界面存在空隙V，因此，即使 沿面方向向陶瓷層疊體11作用熱應力等應力，該應力也不會直接傳至芯片型陶瓷電子元 器件13，而是被突起電極12C吸收，從而不會在芯片型陶瓷電子元器件13產生裂縫、或者損 傷芯片型陶瓷電子元器件13。另外，通過使陶瓷層疊體11的熱膨脹系數(shù)和芯片型陶瓷電子 元器件13的陶瓷燒結體13A的熱膨脹系數(shù)大致相等，能夠減輕施加到突起電極12C的熱應 力，即使突起電極12C缺乏延展性，也能防止對突起電極12C施加較大的負載。在圖1(b)中，著眼于圖1(a)中示出的一處芯片型陶瓷電子元器件13進行了說 明，但芯片型陶瓷電子元器件13可以根據(jù)目的在上下陶瓷層IlAUlA的界面的任意一處排 列配置多個，另外，也可以在多個不同的上下陶瓷層的界面橫跨多段來配置。因而，多個芯 片型陶瓷電子元器件13可根據(jù)目的通過導體圖案12相互串聯(lián)和/或并聯(lián)地電連接，能夠 使陶瓷多層基板10多功能化、高性能化。接下來，參照圖2(a) (e)，對圖1(a)、(b)所示的陶瓷多層基板10的制造方法 進行說明。本實施方式中，對使用無收縮工藝制作陶瓷多層基板10的情況進行說明。所謂無 收縮工藝，是指在陶瓷層疊體的燒成前后抑制或防止陶瓷層疊體在平面方向上收縮、使平 面方向上的尺寸實質上不發(fā)生變化的工藝。在本實施方式中，使用包含低溫燒結陶瓷材料的漿料，如圖2(a)所示那樣制作所 需片數(shù)的陶瓷生片111A。此處，對試驗性地制作圖1(b)所示的具有上下兩段陶瓷層IlA的 陶瓷多層基板10的情況進行說明。并且，將兩片的陶瓷生片IllA分別定義為第一陶瓷生 片IllA和第二陶瓷生片111A’。而且，由于陶瓷生片在陶瓷生片層疊體中成為陶瓷生片層， 因此也對由第一、第二陶瓷生片111A、111A’構成的陶瓷生片層附加與陶瓷生片相同的標號 進行說明。接下來，使用例如絲網(wǎng)印刷法，對第一、第二陶瓷生片111A、111A’的上表面如圖2(a)所示的那樣，印刷以燒去材料為主要成分的糊料所形成的緊貼防止劑，來形成緊貼防 止劑層114。緊貼防止劑是用于在燒成時防止材料成分在芯片型陶瓷電子元器件13和第 一、第二陶瓷生片111A、111A’之間相互擴散、在燒成后被燒去從而在上下陶瓷層IlAUlA 和芯片型陶瓷電子元器件13的界面形成空隙V的材料。緊貼防止劑只要是具有上述功能 的材料即可，無特別限制。這樣的緊貼防止劑能夠使用例如樹脂或碳等的燒去材料。在第一、第二的陶瓷生片111A、111A’分別形成了緊貼防止劑層114后，使用例如 穿孔機，如圖2(b)所示那樣形成貫通第一陶瓷生片IllA及緊貼防止劑層114的過孔，之 后，從與緊貼防止劑層114相反一側的表面向第一陶瓷生片IllA絲網(wǎng)印刷以Ag為主要成 分的導電性糊料，從而向第一陶瓷生片IllA的過孔內填充導電性糊料，形成過孔導體部 112B，并且形成表面電極部112A。此時，在緊貼防止劑層114的貫通孔中，突起電極部112C 與過孔導體部112B形成為一體。這些過孔導體部112B及突起電極部112C對應于芯片型 陶瓷電子元器件13的一對端子電極13B而形成(參照圖2(c))。之后，如圖2(c)所示那樣，使緊貼防止劑層114朝上來配置第二陶瓷生片111A’， 將芯片型陶瓷電子元器件113配置于第二陶瓷生片111A’的緊貼防止劑層114上之后，在 芯片型陶瓷電子元器件113和第二陶瓷生片111A’的上方使緊貼防止劑層114朝下來配置 第一陶瓷生片111A。此時，最好在第二陶瓷生片111A’的緊貼防止劑層114的預定部位用 粘接劑固定芯片型陶瓷電子元器件113。由此，在第二陶瓷生片111A’上層疊并壓接芯片型 陶瓷電子元器件113及第一陶瓷生片111A，從而形成內置芯片型陶瓷電子元器件113的陶 瓷生片層疊體111。另外，對被內置于陶瓷多層基板10之前的芯片型陶瓷電子元器件附加 標號“113”來進行說明。若對第一、第二陶瓷生片111A、111A’進行壓接，則如圖2(d)所示，第一、第二陶瓷 生片111A、111A’作為陶瓷生片層111A、111A’層疊來形成陶瓷生片層疊體111，在陶瓷生 片層疊體111內，芯片型陶瓷電子元器件113成為被緊貼防止劑層114包圍的狀態(tài)。接下 來，在該陶瓷生片層疊體111的上下兩面配置約束層115，利用上下約束層115夾住陶瓷生 片層疊體111后，在預定的溫度及壓力下進行熱壓接，獲得圖2(d)所示的壓接體110。約 束層115可以使用在陶瓷生片層疊體111的燒結溫度下不燒結的難燒結性粉末，例如包含 Al2O3為主要成分并且包含有機粘合劑為副成分的漿料，如圖2(d)所示那樣形成片狀的層。接著，在約束層115未燒結而陶瓷生片層疊體111燒結的溫度下對圖2(d)所示的 壓接體進行燒成。此時，在以樹脂糊料形成緊貼防止劑層114的情況和以碳糊料形成緊貼 防止劑層114的情況下的燒成條件不同。在以樹脂糊料形成緊貼防止劑層114的情況下，將圖2(d)所示的壓接體110在例 如空氣氣氛中且在90(TC下進行燒成，使緊貼防止劑層114完全燒去后，去除約束層115，從 而獲得圖2(e)所示的陶瓷多層基板10。另外，以碳糊料形成緊貼防止劑層114的情況下，將氣氛調整至氧分壓比碳不被 燒去而殘留的大氣的氧分壓要低的低氧氣氛(例如，使氧分壓為10_3 10-6atm的情況)， 將圖2(d)所示的壓接體110在上述低氧氣氛中且在870°C下進行燒成后，調整至高氧氣氛 (例如，氧分壓較高的大氣)，在900°C下再次進行燒成，使由碳糊料形成的緊貼防止劑層 114完全燒去，獲得圖2 (e)所示的陶瓷多層基板10。在低氧氣氛中進行燒成時，即使陶瓷層 疊體111被燒成來作為陶瓷層疊體11而燒結，但是緊貼防止層114的碳未被燒去而殘留，保持其占有空間，而在高氧氣氛中再次進行燒成時，碳完全燃燒而被燒去。燒成溫度最好是低溫燒結陶瓷材料燒結的溫度，例如800 1050°C的范圍。在燒 成溫度低于80(TC時，陶瓷生片層疊體111的陶瓷成分有可能未充分燒結，在燒成溫度超過 1050°C時，表面電極12A等的金屬粒子有可能熔融擴散至陶瓷生片層11內。通過對陶瓷生片層疊體111進行燒成，從而使包圍芯片型陶瓷電子元器件113的 緊貼防止劑層114在對陶瓷生片層疊體111進行燒成時燒去，如圖2(e)所示，在芯片型陶 瓷電子元器件13和陶瓷層疊體11的界面形成較窄的空隙V，并且在空隙V中形成將過孔 導體12B與端子電極13B電連接的突起電極12C。此時，即使陶瓷層疊體11的熱膨脹系數(shù) 和芯片型陶瓷電子元器件13的熱膨脹系數(shù)之差較大，由于在陶瓷層疊體11和芯片型陶瓷 電子元器件13之間存在空隙V，芯片型陶瓷電子元器件13僅在突起電極12C與陶瓷層疊 體11的過孔導體12B相連接，因而，陶瓷層疊體11和芯片型陶瓷電子元器件13之間的熱 膨脹系數(shù)差所引起的熱應力被由富有延展性的Ag形成的突起電極12C被吸收，從而緩和直 接施加到芯片型陶瓷電子元器件13的熱應力，因此，不會在芯片型陶瓷電子元器件13中產 生裂縫、或者損傷芯片型陶瓷電子元器件13。再有，由于陶瓷生片層疊體111在燒結階段在陶瓷層疊體11和芯片型陶瓷電子元 器件13的界面形成空隙V，因此能夠可靠地防止材料成分在陶瓷層疊體11和芯片型陶瓷電 子元器件13的陶瓷燒結體13A之間相互擴散，能夠防止燒成后的芯片型陶瓷電子元器件13 的特性下降。另外，突起電極部12C和芯片型陶瓷電子元器件13的端子電極13B各自的金 屬粒子進行粒子生長而燒結成一體，使12C、13B這兩者牢固地連接。在燒成后，通過噴砂處理、超聲波清洗處理來除去上下約束層115，能夠獲得陶瓷 多層基板10。根據(jù)上述說明的本實施方式，通過對陶瓷生片層疊體111和芯片型陶瓷電子元器 件113同時進行燒成，上述陶瓷生片層疊體111由多層陶瓷生片層IllA層疊而成并具有導 體圖案部112，上述芯片型陶瓷電子元器件113具有陶瓷燒結體113A和端子電極113B，且 配置于陶瓷生片層疊體111的內部，而且端子電極113B與導體圖案部112電連接，從而制 造內置芯片型陶瓷電子元器件13的陶瓷多層基板10時，包含以下兩個工序即，在陶瓷生 片層111A、111A’的與芯片型陶瓷電子元器件113相接的部位形成緊貼防止劑層114的工 序；以及對陶瓷生片層疊體111和芯片型陶瓷電子元器件113進行燒成來燒去緊貼防止劑 層114的工序，因此，在燒成時，緊貼防止劑層114被燒去，在陶瓷層疊體11和芯片型陶瓷 電子元器件13的界面形成空隙V。其結果是，即使在燒成時因陶瓷層疊體11的熱膨脹系 數(shù)和芯片型陶瓷電子元器件13的熱膨脹系數(shù)的熱膨脹系數(shù)之差導致從陶瓷層疊體11向芯 片型陶瓷電子元器件13施加熱應力，該熱應力也會被突起電極12C吸收，熱應力被緩和而 不易傳至芯片型陶瓷電子元器件13，因此，不會在芯片型陶瓷電子元器件13中產生裂縫、 或者損傷芯片型陶瓷電子元器件13。另外，燒成時在陶瓷層IlA和芯片型陶瓷電子元器件 13的界面形成的空隙V能夠可靠地防止材料成分在陶瓷層疊體11和陶瓷燒結體13A之間 相互擴散，能夠防止內置于陶瓷多層基板10的芯片型陶瓷電子元器件13的特性下降。另外，根據(jù)本實施方式，將緊貼防止劑層114形成于陶瓷生片111A，因此能夠以與 表面電極部112A相同的印刷工序來形成緊貼防止劑層114，能夠不引入用于緊貼防止劑層 114的特別工序或裝置地形成緊貼防止劑層114。另外，將緊貼防止劑層114配置于芯片型陶瓷電子元器件13的兩面，因此能夠形成圍住芯片型陶瓷電子元器件13的所有面的空隙 V，由于芯片型陶瓷電子元器件13僅在突起電極12C與陶瓷層疊體11的過孔導體12B相連 接，因此能夠獲得具有可以抵抗強熱應力的結構的陶瓷多層基板10。另外，使用在比燒成溫 度要低的溫度下燒去的樹脂作為燒去材料來形成緊貼防止劑層114，因此能夠在燒成時可 靠地形成空隙V。在使用碳作為燒去材料的情況下，在低氧氣氛中進行燒成時碳殘留，因而 抑制陶瓷生片111A、111A’的收縮，從而能可靠地確保要形成空隙V的空間，在高氧氣氛中 使碳完全燃燒而燒去，可靠地形成所希望的空隙V。另外，根據(jù)本實施方式，陶瓷層IlA是低溫燒結陶瓷層，因此導體圖案能夠使用Ag 等低電阻的廉價金屬，能夠有利于降低制造成本、提高高頻特性。再有，陶瓷多層基板10是 利用無收縮工藝制造的，因此在平面方向上幾乎沒有收縮。因而，能夠顯著減小在燒成時對 芯片型陶瓷電子元器件13施加的熱應力，能夠更可靠地防止芯片型陶瓷電子元器件13受 到損傷。實施方式2本實施方式的陶瓷多層基板IOA如圖3所示，除了芯片型陶瓷電子元器件13的種 類不同于實施方式1之外，都是根據(jù)實施方式1來構成的。此處，對與實施方式1相同或相 當?shù)牟糠謽俗⑾嗤臉颂杹碚f明本實施方式的特征部分。本實施方式中的芯片型陶瓷電子元器件13如圖3所示那樣，包括陶瓷燒結體13A、 及形成于陶瓷燒結體13A的上下兩面的一對端子電極13B。一對端子電極13B在陶瓷層IlA 的層疊方向(上下方向)上隔開間隔配置，這些端子電極13B從上下夾著陶瓷燒結體13A。 上下端子電極13B分別在各自的中央部通過形成于空隙V的突起電極12C，與貫通上下陶瓷 層IlA而形成的過孔導體12B電連接。上下過孔導體12B分別與形成于各陶瓷層IlA的表 面的表面電極12A電連接。此外，在圖3中，上下端子電極13B分別通過突起電極12C與一 處的過孔導體12B相連接，但是端子電極也可以根據(jù)需要，通過多個突起電極與多處的過 孔導體相連接。本實施方式的陶瓷多層基板IOA除了芯片型陶瓷電子元器件13的端子電極13B 的結構不同于實施方式1之外，都是根據(jù)實施方式1的陶瓷多層基板10來構成的，因此能 夠根據(jù)實施方式1的陶瓷多層基板10來制造，能夠期待與陶瓷多層基板10相同的作用效果O實施方式3本實施方式的陶瓷多層基板IOB如圖4所示，除了導體圖案12的方式不同于實施 方式1之外，都是根據(jù)實施方式1而構成的。此處，對與實施方式1相同或相當?shù)牟糠謽俗?相同的標號來說明本實施方式的特征部分。本實施方式中的芯片型陶瓷電子元器件13如圖4所示，實質上與實施方式1的芯 片型陶瓷電子元器件13的結構相同。在實施方式1中，導體圖案12僅形成于芯片型陶瓷 電子元器件13的上側的陶瓷層11A，但是在本實施方式中，導體圖案12還形成于下側的陶 瓷層IlA0形成于上下陶瓷層IlA的導體圖案12形成為上下對稱。此處，僅對上側的陶瓷 層IlA的導體圖案12進行說明。導體圖案12如圖4所示，包括過孔導體12B，該過孔導體12B沿上下貫通上側的 陶瓷層IlA ；面內導體12D，該面內導體12D形成于與芯片型陶瓷電子元器件13的端子電極13B面對面的上側的陶瓷層IlA ；以及突起電極12C，該突起電極12C將上述的面內導體12D 和端子電極13B電連接。該導體圖案12分別對應于左右端子電極13B形成。左右突起電 極12C都形成于在陶瓷層疊體11和芯片型陶瓷電子元器件13的界面所形成的空隙V中。 突起電極12C能夠通過在預先形成的緊貼防止劑層(未圖示)中設置貫通孔，利用絲網(wǎng)印 刷向貫通孔填充導電性糊料來形成突起電極部。面內導體12D能夠利用絲網(wǎng)印刷來直接形 成陶瓷生片(未圖示)。另外，如上所述，導體圖案12還上下對稱地在下側的陶瓷層11A，對應于芯片型陶 瓷電子元器件13的左右端子電極13B形成。此外，圖4所示的陶瓷多層基板IOB不具有表 面電極，也也可以根據(jù)需要來設置表面電極。本實施方式的陶瓷多層基板IOB也能夠根據(jù)實施方式1、2的陶瓷多層基板20來 制造，能夠期待與陶瓷多層基板10相同的作用效果。接下來，說明具體的實施例。實施例實施例1在本實施方式中，根據(jù)圖2(a) (e)所示的順序來制作陶瓷多層基板。S卩，對兩 片第一、第二陶瓷生片絲網(wǎng)印刷樹脂糊料來形成緊貼防止層。然后，在對第一陶瓷生片使用 穿孔機來形成將緊貼防止劑層也貫通的過孔后，向過孔內填充以Ag為主要成分的導電性 糊料來形成過孔導體部，并且在與緊貼防止劑層相反一側的面形成表面電極部。以第一、第二陶瓷生片的緊貼防止劑層夾住作為芯片型陶瓷電子元器件而排列的 100個層疊電容器并對其進行壓接，從而使陶瓷生片層疊體內內置100個層疊電容器。對該 陶瓷生片層疊體的上下兩面熱壓接約束層，從而獲得壓接體。在900°C下對該壓接體進行燒 成后，去除約束層，從而獲得陶瓷多層基板。所使用的層疊電容器的尺寸為0402，其電容為 10 μ F。而且，陶瓷層疊體的熱膨脹系數(shù)為6ppm/°C，層疊電容器的熱膨脹系數(shù)為llppm/°C。另外，作為比較例，制作無緊貼防止層的陶瓷生片層疊體，以約束層夾住該陶瓷生 片層疊體并對其進行熱壓接后，以與實施例相同的方法進行燒成，從而獲得比較用的陶瓷 多層基板。檢查了上述那樣獲得的本實施例的陶瓷多層基板中是否有裂縫，其結果是未在 陶瓷層疊體及層疊電容器中發(fā)現(xiàn)裂縫。另外，對層疊電容器的電容進行了測定，其結果是 9. 8 μ F，幾乎未從內置前的10 μ F下降。與之相反，同樣還檢查了比較用的陶瓷多層基板中 是否有裂縫，其結果卻是在層疊電容器中發(fā)現(xiàn)裂縫，未能獲得所希望的電容。根據(jù)上述結果，由于采用以下結構即，利用燒成將緊貼防止層燒去，從而在陶瓷 層疊體和層疊電容器的界面形成空隙，陶瓷層疊體和層疊電容器僅在突起電極處連接，因 此，即使陶瓷層疊體和層疊電容器的熱膨脹系數(shù)差大至5ppm/°C，富有延展性的突起電極也 能夠緩和由陶瓷層疊體的熱膨脹系數(shù)和層疊電容器的熱膨脹系數(shù)的熱膨脹系數(shù)差所引起 的熱應力，不會在層疊電容器中產生裂縫，能夠將層疊電容器內置于陶瓷層疊體中。實施例2在本實施例中，使用片狀線圈(ΙΟμΗ)代替實施例1所使用的層疊電容器，使用與 實施例1相同的方法來內置片狀線圈，來制作在陶瓷層疊體和片狀線圈的界面具有空隙的 陶瓷多層基板。該陶瓷多層基板的陶瓷層疊體的熱膨脹系數(shù)為10ppm/°C，片狀線圈的熱膨脹系數(shù)為10.2ppm/°C。另外，作為比較而制作無空隙的、內置片狀線圈的陶瓷多層基板。對上述那樣獲得的本實施例的陶瓷多層基板測定片狀線圈的電感值，其結果是 9.8μΗ，幾乎未從內置前的ΙΟμΗ下降。與之相反，比較用的陶瓷多層基板的電感值從 10 μ H大幅下降到7. 5 μ H。根據(jù)上述結果，可以認為即使使陶瓷層疊體的熱膨脹系數(shù)和片狀線圈的熱膨脹系 數(shù)之間幾乎不存在熱膨脹系數(shù)差，無空隙的比較用的陶瓷多層基板在進行燒成時也會對片 狀線圈施加較大的壓縮應力，因而使用了特性會隨壓縮應力大幅變動的鐵氧體的片狀線圈 的特性大幅下降。利用抑制平面方向上的收縮的無收縮工藝也無法抑制厚度方向上的收 縮，因此在無空隙的比較用的陶瓷多層基板中，無法防止向片狀線圈施加壓縮應力。由此， 無法將現(xiàn)有的抗壓縮應力較弱的片狀線圈直接內置于陶瓷層疊體中。與之相反，本實施例的陶瓷多層基板利用燒成在陶瓷層疊體和片狀線圈的界面形 成有空隙，因此，在燒成時即使對陶瓷層疊體施加厚度方向的收縮應力，也會由于陶瓷層疊 體和片狀線圈之間的空隙而使壓縮應力不直接施加到片狀線圈，能夠抑制片狀線圈的特性 變動。因而，即使是現(xiàn)有的未能內置于陶瓷多層基板內的片狀線圈，也能與層疊電容器同樣 地內置于陶瓷多層基板中。實施例3在本實施方式中，制作內置芯片型陶瓷電子元器件的圖3所示的陶瓷多層基板， 所示芯片型陶瓷電子元器件具有沿芯片型陶瓷電子元器件的厚度方向、即陶瓷層疊體的層 疊方向隔開間隔而上下配置的端子電極。在本實施方式的陶瓷多層基板中，盡管在上下端子電極間產生熱應力，但是由于 端子電極間的尺寸較小，因而端子電極間的熱膨脹差較小，不會在芯片型陶瓷電子元器件 中產生裂縫、或者損傷芯片型陶瓷電子元器件。此外，在本發(fā)明中，不限制于上述各實施方式，只要不違反本發(fā)明的主要內容，都 包含于本發(fā)明。例如，在所述各實施方式中，對利用無收縮工藝來制造陶瓷多層基板的情況 進行了說明，但是只要本發(fā)明的陶瓷多層基板的制造方法包含使用緊貼防止劑層在陶瓷層 疊體和芯片型陶瓷電子元器件的界面形成空隙的工序即可，并不限于無收縮工藝，本發(fā)明 也包含除無收縮工藝之外的制造方法。在這種情況下，需要根據(jù)陶瓷生片層和緊貼防止劑 層之間的收縮差來適當?shù)卣{整緊貼防止劑層的大小。例如，在緊貼防止劑層是由樹脂形成 的情況下，必須使樹脂所形成的緊貼防止劑層的大小足夠大，才能形成所希望大小的空隙。 另外，在所述各實施方式中，將緊貼防止劑層形成于上下陶瓷生片，但也可以將緊貼防止劑 層形成于上陶瓷生片或下陶瓷生片。另外，芯片型陶瓷電子元器件的端子電極可以不與突 起電極連接，而與陶瓷生片層間的表面電極或形成于陶瓷生片層的過孔電極直接連接。工業(yè)上的實用性本發(fā)明能夠適用于電子設備等使用的陶瓷多層基板及及制造方法。
權利要求
一種陶瓷多層基板的制造方法，通過對陶瓷生片層疊體和芯片型陶瓷電子元器件同時進行燒成，從而制造內置芯片型陶瓷電子元器件的陶瓷多層基板，所述陶瓷生片層疊體由多層陶瓷生片層層疊而成并具有導體圖案，所述芯片型陶瓷電子元器件具有陶瓷燒結體和端子電極，且配置于所述陶瓷生片層疊體的內部，并且所述端子電極與所述導體圖案電連接，其特征在于，包含以下兩個工序第一工序，該第一工序在所述陶瓷生片層的與所述芯片型陶瓷電子元器件相接的部位形成緊貼防止劑層；以及第二工序，該第二工序對所述陶瓷生片層疊體和所述芯片型陶瓷電子元器件進行燒成來燒去所述緊貼防止劑層。
2.如權利要求1所述的陶瓷多層基板的制造方法，其特征在于，包含在所述芯片型陶瓷電子元器件的兩面配置所述緊貼防止劑層的工序。
3.如權利要求1或2所述的陶瓷多層基板的制造方法，其特征在于，所述緊貼防止劑是樹脂糊料，在所述第一工序中，將所述樹脂糊料涂布在所述陶瓷生 片層上。
4.如權利要求1或2所述的陶瓷多層基板的制造方法，其特征在于，所述緊貼防止劑包含在低氧氣氛中不被燒去而在高氧氣氛中被燒去的燒去材料， 在所述第一工序中，將由所述燒去材料構成的糊料涂布到所述陶瓷生片層上， 在所述第二工序中，在低氧氣氛中對所述陶瓷生片層疊體和所述芯片型陶瓷電子元器 件進行燒成后，再次在高氧氣氛中對所述陶瓷生片層疊體和所述芯片型陶瓷電子元器件進 行燒成，從而使所述燒去材料燒去。
5.如權利要求4所述的陶瓷多層基板的制造方法，其特征在于， 所述燒去材料是碳。
6.如權利要求1至5的任一項所述的陶瓷多層基板的制造方法，其特征在于， 包含在所述緊貼防止劑層的與所述芯片型陶瓷電子元器件的端子電極重疊的部位形成過孔、并向所述過孔填充導電性糊料的工序。
7.如權利要求1至6的任一項所述的陶瓷多層基板的制造方法，其特征在于， 在所述陶瓷生片層疊體的至少一個主面配置了由在所述陶瓷生片層疊體的燒成溫度下不燒結的無機材料構成的約束層的狀態(tài)下，對所述陶瓷生片層疊體和所述芯片型陶瓷電 子元器件進行燒成。
8.如權利要求1至7的任一項所述的陶瓷多層基板的制造方法，其特征在于， 所述陶瓷生片層疊體的燒結體的熱膨脹系數(shù)和構成所述芯片型陶瓷電子元器件的陶瓷燒結體的熱膨脹系數(shù)實質上相等。
9. 一種陶瓷多層基板，包括陶瓷層疊體，該陶瓷層疊體由多層陶瓷層層疊而成且具有導體圖案；以及芯片 型陶瓷電子元器件，該芯片型陶瓷電子元器件設置于上下陶瓷層的界面且具有與陶瓷燒結 體及所述導體圖案電連接的端子電極，其特征在于，在所述陶瓷層和所述芯片型陶瓷電子元器件的界面存在空隙，并且， 所述芯片型陶瓷電子元器件的端子電極和所述導體圖案通過形成于所述空隙的突起電極來進行電連接。
10.如權利要求9所述的陶瓷多層基板，其特征在于，所述突起電極直接與和所述空隙相接的陶瓷層中形成的過孔導體相連接。
11.如權利要求9或10所述的陶瓷多層基板，其特征在于，將所述芯片型陶瓷電子元器件的端子電極沿所述陶瓷層的層疊方向隔開間隔而配置。
12.如權利要求9至11的任一項所述的陶瓷多層基板，其特征在于， 所述突起電極由富有延展性的材料形成。
13.如權利要求12所述的陶瓷多層基板，其特征在于， 所述富有延展性的材料是銀。
全文摘要
本發(fā)明提供一種不會在芯片型陶瓷電子元器件中產生裂紋等損傷、而且不會降低芯片型陶瓷電子元器件的特性、可靠性高的陶瓷多層基板的制造方法。本發(fā)明的陶瓷多層基板的制造方法通過對陶瓷生片層疊體(111)和芯片型陶瓷電子元器件(113)同時進行燒成，來制造內置芯片型陶瓷電子元器件(13)的陶瓷多層基板(10)，所述陶瓷生片層疊體(111)具有導體圖案部(112)，所述芯片型陶瓷電子元器件(113)在陶瓷生片層疊體(111)的內部與導體圖案部(112)電連接而配置，所述陶瓷多層基板的制造方法包含以下兩個工序即，在陶瓷生片層(111A)的與芯片型陶瓷電子元器件(113)相接的部位形成緊貼防止劑層(114))的工序；以及對陶瓷生片層疊體(111)和芯片型陶瓷電子元器件(113)進行燒成來燒去緊貼防止劑層(114)的工序。
文檔編號H05K3/46GK101933409SQ200980103920
公開日2010年12月29日 申請日期2009年1月23日 優(yōu)先權日2008年1月31日
發(fā)明者近川修 申請人:株式會社村田制作所