高性能cmos圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法
【專利摘要】本發(fā)明屬于半導(dǎo)體圖像感測領(lǐng)域，具體涉及高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法。本發(fā)明提出了一種基于多路協(xié)同數(shù)字校正技術(shù)的算法，特別針對CIS陣列ADC的ADC數(shù)量非常多、單個ADC面積非常小、電容失配大等特點，算法設(shè)計充分配合該算法實現(xiàn)的應(yīng)用于CIS傳感器的模數(shù)轉(zhuǎn)換器陣列。整體設(shè)計使用1.8V低工作電壓。圖像傳感器像素電壓輸出經(jīng)過可變增益放大器(VGA)陣列后直接送入模數(shù)轉(zhuǎn)換器(ADC)陣列轉(zhuǎn)換之后送入數(shù)字校正引擎中進(jìn)行計算，將應(yīng)用于CMOS圖像傳感器的陣列模數(shù)轉(zhuǎn)換器看成一個整體系統(tǒng)，在很大程度上降低了陣列模數(shù)轉(zhuǎn)換器由于單個模數(shù)轉(zhuǎn)換器面積小造成的失配問題。本發(fā)明提出的應(yīng)用于圖像傳感器的陣列模數(shù)轉(zhuǎn)換器的多路協(xié)同數(shù)字校正技術(shù)能夠有效的提高陣列模數(shù)轉(zhuǎn)換器整體的性能。
【專利說明】
高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于半導(dǎo)體圖像感測領(lǐng)域，具體涉及一種高性能CMOS圖像傳感器的陣列模數(shù)轉(zhuǎn)換器芯片的多路協(xié)同數(shù)字校正方法。
【背景技術(shù)】
[0002]近年來，CMOS圖像傳感器(CIS)在消費電子和專業(yè)領(lǐng)域都取得了巨大成功，除極特殊應(yīng)用場合外，已基本取代了傳統(tǒng)的CCD圖像傳感。CIS片上集成模數(shù)轉(zhuǎn)換器(ADC)陣列，有助于提高系統(tǒng)集成度，增強(qiáng)信噪比和信號抗干擾能力。目前，人們對CIS提出了更高的要求，主要集中在以下三個方面:
[0003](I)高分辨率。早期的ClS分辨率是VGA(640 X 480)級別；目前，主流HDTV(1080p)要求單片彩色CIS的分辨率達(dá)到9百萬像素，4K級別為3千萬像素;下一代8K版的UHDTV，對應(yīng)單芯片彩色CIS需要1.3億像素。
[0004](2)高幀頻。60fps (幀每秒)是未來高清的主流;科學(xué)研究、工業(yè)應(yīng)用等方面，如飛行器狀態(tài)記錄、武器攻擊狀況、機(jī)器人和視覺檢查等方面往往需要lOOOfps、甚至更高的幀頻。目前在924父768分辨率的(:13上可以獲得5\106€?8的突發(fā)幀頻，或118(^?8的連續(xù)幀頻。
[0005](3)高動態(tài)范圍。動態(tài)范圍(DR)是圖像傳感器的一項重要指標(biāo)。CIS的DR越高，所記錄的圖像信息越接近被拍攝場景。自然場景的DR近180dB，但典型CIS的DR只有不到70dB。人們提出了多種方法提高CIS的DR。
[0006]滿足CIS性能要求的核心問題是提高其片上集成ADC陣列的性能，即要減小面積、降低功耗，又要提高轉(zhuǎn)換精度、信噪比，以及轉(zhuǎn)換速度。
[0007]滿足CIS日益增長要求的核心問題是提高其片上集成ADC陣列的性能，減小面積、降低功耗，又要提高轉(zhuǎn)換精度(分辨率)、信噪比(SNR)，以及轉(zhuǎn)換速度。為獲得高質(zhì)量的圖像，對于90dB動態(tài)范圍的CIS，片上ADC轉(zhuǎn)換精度需要在14bit以上，且不能有丟碼;為了保證高分辨率下CIS的高幀頻，ADC轉(zhuǎn)換時間要限制在百ns以內(nèi)。減小芯片面積、降低功耗的同時，提高CIS片上ADC精度和速度，成為非常具有挑戰(zhàn)性的研究課題，是學(xué)術(shù)界和產(chǎn)業(yè)界共同關(guān)注的焦點，也是中外學(xué)者們長期的研究熱點，每年在頂級國際會議ISSCC和其他高水平學(xué)術(shù)期刊和會議上發(fā)表了大量的研究成果。
[0008]近年來，學(xué)術(shù)界不斷提出新型CIS片上ADC，但其基本架構(gòu)主要有:斜坡(Ramp)、流水線(Pipeline)、循環(huán)(Cyclic)、Δ-Σ型ADC，以及逐次逼近(SAR)ADC。由于架構(gòu)、占用面積、功耗等原因，CIS片上ADC難于實現(xiàn)精度大于12bit、像素行數(shù)X幀頻大于500k的模數(shù)轉(zhuǎn)換。近年來，SAR ADC逐漸引起了人們的注意。雖然傳統(tǒng)SAR ADC也需要N次操作才能得到最終轉(zhuǎn)換結(jié)果，但其功耗具有非常大的優(yōu)勢，這對于內(nèi)部集成了數(shù)以千計ADC的CIS芯片非常重要。另外，SAR ADC的性能還能隨集成電路工藝水平的提高而不斷進(jìn)步。因此，CIS片上集成高性能SAR ADC成為近年來的研究熱點。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的目的是提供一種高性能CMOS圖像傳感器的陣列模數(shù)轉(zhuǎn)換器芯片的多路協(xié)同數(shù)字校正技術(shù)的方法，和標(biāo)準(zhǔn)商業(yè)CMOS工藝完全兼容。
[0010]高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法，具體過程如下:CIS芯片上N路ADC排成一個陣列，在正常工作時，數(shù)據(jù)選通器(MUX)將傳感器輸出與ADC輸入相連，在校正階段，數(shù)據(jù)選通器將校正信號與ADC輸入相連，ADC的輸出與CIS片外的在線系統(tǒng)編程(ISP)芯片通過低電壓差分信號輸出(LVDS)高速接口相連，數(shù)字校正過程中，ADC輸出首先通過位權(quán)重調(diào)整電路做數(shù)據(jù)恢復(fù)運算，接著輸入到數(shù)字校正引擎中進(jìn)行校正運算，反饋校正數(shù)據(jù)給位權(quán)重調(diào)整電路進(jìn)行位權(quán)重修正，然后將經(jīng)過校正好的數(shù)據(jù)輸出給后續(xù)圖像信號處理模塊電路，完成接下來的線性糾正、噪聲去除、壞點去除等圖像處理的常規(guī)運算，最后通過MIP1、USB等總線接口輸出圖像或視頻進(jìn)行存儲或顯示。
[0011]首先在校正開始時，對ADC陣列中的N個需要校正的不準(zhǔn)確ADC同時輸入同一個信號，通過ADC的模數(shù)轉(zhuǎn)換過程，得到了陣列ADC對于同一個信號輸入的不同輸出，改變輸入校正信號的電壓值，重復(fù)上述過程，得到N個陣列中不準(zhǔn)確的ADC對于相同輸入信號產(chǎn)生的不同的數(shù)據(jù)輸出。
[0012]進(jìn)一步地，所述的數(shù)字校正引擎中進(jìn)行的校正運算，如圖7所示，具體過程如下:
[0013](I)、通過位權(quán)重調(diào)整電路做數(shù)據(jù)恢復(fù)運算得到的陣列ADC的輸出，將陣列中每一個子ADC的輸出作為一個14bit灰度值，將陣列中所有ADC的輸出以灰度值表示并合成數(shù)據(jù)灰度圖像，其中校正信號輸入不同、相同陣列ADC輸出的數(shù)據(jù)在同一行，校正信號輸入相同、不同陣列ADC輸出的數(shù)據(jù)在同一列；在陣列ADC不存在差異的情況下，該灰度圖像應(yīng)該從左到右灰度值逐次增大，并且相鄰列之間的灰度值差值相同，由于實際陣列ADC存在誤差，導(dǎo)致得到的校正數(shù)據(jù)灰度圖像并不理想，數(shù)據(jù)灰度圖像的誤差完全體現(xiàn)了陣列ADC之間的失配差異；
[0014](2)、將得到的數(shù)據(jù)灰度圖像進(jìn)行圖像處理，得到對于校正信號輸入的ADC輸出結(jié)果，并將陣列中不同位置的圖像數(shù)據(jù)進(jìn)行不同的權(quán)重加和，然后將計算得到的數(shù)據(jù)輸出，即為高精度虛擬ADC的輸出；
[0015](3)、利用計算得到的高精度虛擬ADC的輸出結(jié)果，對陣列中N個子ADC的輸出結(jié)果進(jìn)行比較，將誤差數(shù)據(jù)送入自收斂算法中對陣列ADC的電容權(quán)重進(jìn)行收斂計算，最終得到校正之后的每個陣列子ADC的電容權(quán)重校正數(shù)據(jù)。
[0016]進(jìn)一步地，步驟(2)中所述的圖像處理為圖像濾波或圖像降噪處理方法。
[0017]進(jìn)一步地，圖像濾波采用中值濾波或均值濾波。
[0018]進(jìn)一步地，步驟(3)中所述的自收斂算法為最小均方算法LMS、遞歸最小二次方算法 RLS。
[0019]這種架構(gòu)方案的突出優(yōu)點是:①復(fù)雜的位權(quán)重調(diào)整電路、校正算法電路由CIS片外的數(shù)字集成電路ISP芯片承擔(dān)，節(jié)省了寶貴的CIS面積;②數(shù)字校正電路不用反饋校正信號給ADC，ADC內(nèi)部也不含有隨機(jī)數(shù)發(fā)生器等校正輔助電路，簡化了 ADC的電路設(shè)計;③校正算法可以由高性能FPGA(可編程邏輯器件)實;④校正算法同樣可以固化到ISP芯片中，提高其靈活性并且節(jié)約成本
[0020]本發(fā)明所述的高性能CMOS圖像傳感器的陣列模數(shù)轉(zhuǎn)換器芯片，具有以下優(yōu)點:
[0021 ] 1、首次提出了多路協(xié)同數(shù)字校正ADC陣列的方法。該方法特別針對CIS陣列ADC特點而提出的，主要利用了ADC陣列中ADC數(shù)量非常多、單個ADC面積非常小、電容失配大、不準(zhǔn)確的兩個特點，通過多個通路協(xié)同工作，構(gòu)造出一個高精度的準(zhǔn)確“虛擬ADC”，從而實現(xiàn)對多路ADC的校正。
[0022]2、首次將應(yīng)用于CMOS圖像傳感器的陣列模數(shù)轉(zhuǎn)換器看成一個整體系統(tǒng)，在很大程度上降低了陣列模數(shù)轉(zhuǎn)換器由于單個模數(shù)轉(zhuǎn)換器面積小造成的失配問題，在一定程度上放寬了電路噪聲對陣列模數(shù)轉(zhuǎn)換器的影響，從而實現(xiàn)更好的動態(tài)性能。
[0023]3、14bit高精度，近90dB寬動態(tài)范圍。動態(tài)范圍(DR)是圖像傳感器的一項重要指標(biāo)。CIS的DR越高，所記錄的圖像信息越接近被拍攝場景。自然場景的DR近180dB，對于90dB動態(tài)范圍的CIS，片上ADC轉(zhuǎn)換精度需要在14bit以上，且不能有丟碼(Missing Code);為了保證高分辨率下CIS的高幀頻，ADC轉(zhuǎn)換時間要限制在百ns以內(nèi)。
[0024]4、設(shè)計的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)簡單，無需在CIS芯片上增加模數(shù)轉(zhuǎn)換器的校正電路，節(jié)省芯片面積。復(fù)雜的數(shù)字電路如位權(quán)重調(diào)整電路、校正算法電路均可由CIS芯片片外的數(shù)字集成電路DSP芯片完成，充分節(jié)約CIS芯片的面積。
【附圖說明】
[0025]圖1:傳統(tǒng)CMOS圖像傳感器的系統(tǒng)框架圖；
[0026]圖2:現(xiàn)有CMOS圖像傳感器裝置處理單元；
[0027]圖3:提出的高性能CMOS圖像傳感器及陣列ADC的系統(tǒng)架構(gòu)圖；
[0028]圖4:提出的高性能CM0i5圖像傳感器陣列ADC校正算法設(shè)計的算法流程簡圖；
[0029]圖5:提出的高性能CMOS圖像傳感器陣列ADC的具體校正過程；
[0030]圖6:本發(fā)明所述的高性能CMOS圖像傳感器陣列ADC的數(shù)目隨虛擬ADC的精度關(guān)系曲線；
[0031]圖7:本發(fā)明所述的高性能CMOS圖像傳感器陣列ADC中單個ADC校正前后的性能對比；
[0032]圖8:本發(fā)明的陣列中ADC校正前后的FFT結(jié)果對比圖；其中，a為校正前，b為校正后。
[0033]如圖1所示，現(xiàn)有CMOS圖像傳感器裝置將像素陣列中所有像素的輸出信號送入模數(shù)轉(zhuǎn)換器中進(jìn)行模數(shù)轉(zhuǎn)換，像素陣列的大小、模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速度和精度均限制了 CIS芯片的幀率和動態(tài)范圍。
[0034]如圖2所示，為現(xiàn)有CMOS圖像傳感器處理單元示意圖，像素電路采用積分工作模式，輸出電壓經(jīng)過相關(guān)雙采樣電路輸入下一級列處理電路中，最終得到放大的電壓信號輸入ADC進(jìn)行模數(shù)轉(zhuǎn)換。
[0035]如圖3所示，為提出的高性能CMOS圖像傳感器及陣列ADC的系統(tǒng)架構(gòu)圖。虛線框內(nèi)為該芯片的布局設(shè)計，其中像素陣列產(chǎn)生的信號首先通過可變增益放大器陣列之后進(jìn)入模數(shù)轉(zhuǎn)換器陣列進(jìn)行模數(shù)轉(zhuǎn)換，將轉(zhuǎn)換得到的結(jié)果送入移位寄存器存儲，最終通過低電壓差分信號輸出給外界的可編程邏輯器件(FPGA)得到像素陣列的信號輸出還原拍攝到的圖像。
[0036]如圖4所示，提出的高性能CMOS圖像傳感器陣列ADC校正算法實現(xiàn)流程的簡易描述。首先將CIS芯片上N路ADC排成一個陣列，在正常工作時與傳感器各列相連，在進(jìn)行數(shù)字校正階段通過MUX將N路ADC的輸入連接在一起。將陣列ADC的輸出與CIS片外的FPGA芯片通過LVDS高速接口相連。在數(shù)字校正過程中，首先從外界輸入校正信號，經(jīng)過陣列ADC的模數(shù)轉(zhuǎn)換，陣列ADC的輸出通過位權(quán)重調(diào)整電路做數(shù)據(jù)恢復(fù)運算，接著輸入到數(shù)字校正引擎中進(jìn)行校正運算，反饋校正數(shù)據(jù)給位權(quán)重調(diào)整電路進(jìn)行位權(quán)重修正，最終通過修正之后的校正權(quán)重數(shù)據(jù)，得到單獨的模數(shù)轉(zhuǎn)換器。在陣列ADC正常工作階段，通過校正階段得到的權(quán)重校正數(shù)據(jù)對陣列ADC的輸出進(jìn)行校正和數(shù)據(jù)還原，最終達(dá)到陣列ADC中每一個子ADC的動態(tài)性會K。
[0037]如圖5所示，為提出的基于多路協(xié)同數(shù)字校正技術(shù)的高性能CMOS圖像傳感器的陣列模數(shù)轉(zhuǎn)換器芯片的簡易校正過程。多路協(xié)同校正技術(shù)的基本思路:在校正開始時，ADC陣列中的N個需要校正的不準(zhǔn)確ADC同時輸入同一信號。由于每個ADC都存在著電容失配等非理想因素，導(dǎo)致這N路ADC輸出的結(jié)果不同。校正模塊利用N路ADC輸出的“不準(zhǔn)確”結(jié)果，構(gòu)造出一個準(zhǔn)確的高精度“虛擬ADC”，其ENOB隨ADC總數(shù)目N增加而提高。利用這個準(zhǔn)確的“虛擬ADC”對所有“不準(zhǔn)確” ADC進(jìn)行數(shù)字校正。校正過程完全在數(shù)字域進(jìn)行;經(jīng)過校正的ADC精度得到提高，校正過程結(jié)束，每路ADC的輸入切換為正常的圖像信號，ADC陣列開始進(jìn)行高精度的模數(shù)轉(zhuǎn)換。
[0038]如圖6所示，利用多路協(xié)同校正技術(shù)構(gòu)建的“虛擬ADC”的仿真結(jié)果。橫坐標(biāo)是陣列中ADC的數(shù)目，隨著ADC的數(shù)目增加，ENOB呈線性增加的趨勢。當(dāng)ADC的數(shù)目多達(dá)1024個時，ENOB 分布在14.5bit 到 16bit。
[0039]如圖7所示，通過得到的校正數(shù)據(jù)信號，將其轉(zhuǎn)化為灰度圖，通過數(shù)字圖像處理的相關(guān)方法，對圖像進(jìn)行降噪濾波，并通過加權(quán)得到高精度虛擬ADC的靜態(tài)傳輸特性曲線。根據(jù)陣列ADC同高精度虛擬ADC之間的誤差，利用自收斂算法對陣列ADC的權(quán)重進(jìn)行計算最終得到校正權(quán)重數(shù)據(jù)，獲得高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器。
[0040]如圖8所示，陣列中一個ADC校正前后的FFT結(jié)果對比圖。經(jīng)過校正前的ADC的ENOB只有10.36bit，經(jīng)過數(shù)字校正算法后該ADC的ENOB達(dá)到了 13.80b it。
【具體實施方式】
[0041 ] 實施例1
[0042]高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法，具體過程如下:CIS芯片上N路ADC排成一個陣列，在正常工作時，數(shù)據(jù)選通器(MUX)將傳感器輸出與ADC輸入相連，在校正階段，數(shù)據(jù)選通器將校正信號與ADC輸入相連，ADC的輸出與CIS片外的在線系統(tǒng)編程(ISP)芯片通過低電壓差分信號輸出(LVDS)高速接口相連，數(shù)字校正過程中，ADC輸出首先通過位權(quán)重調(diào)整電路做數(shù)據(jù)恢復(fù)運算，接著輸入到數(shù)字校正引擎中進(jìn)行校正運算，反饋校正數(shù)據(jù)給位權(quán)重調(diào)整電路進(jìn)行位權(quán)重修正，然后將經(jīng)過校正好的數(shù)據(jù)輸出給后續(xù)圖像信號處理模塊電路，完成接下來的線性糾正、噪聲去除、壞點去除等圖像處理的常規(guī)運算，最后通過MIP1、USB等總線接口輸出圖像或視頻進(jìn)行存儲或顯示。
[0043]數(shù)字校正引擎中進(jìn)行的校正運算，如圖7所示，具體過程如下:
[0044](I)、通過位權(quán)重調(diào)整電路做數(shù)據(jù)恢復(fù)運算得到的陣列ADC的輸出，將陣列中每一個子ADC的輸出作為一個14bit灰度值，將陣列中所有ADC的輸出以灰度值表示并合成數(shù)據(jù)灰度圖像，其中校正信號輸入不同、相同陣列ADC輸出的數(shù)據(jù)在同一行，校正信號輸入相同、不同陣列ADC輸出的數(shù)據(jù)在同一列；在陣列ADC不存在差異的情況下，該灰度圖像應(yīng)該從左到右灰度值逐次增大，并且相鄰列之間的灰度值差值相同，由于實際陣列ADC存在誤差，導(dǎo)致得到的校正數(shù)據(jù)灰度圖像并不理想，數(shù)據(jù)灰度圖像的誤差完全體現(xiàn)了陣列ADC之間的失配差異。
[0045](2)、將得到的數(shù)據(jù)灰度圖像進(jìn)行圖像降噪處理方法，得到對于校正信號輸入的ADC輸出結(jié)果，并將陣列中不同位置的圖像數(shù)據(jù)進(jìn)行不同的權(quán)重加和，然后將計算得到的數(shù)據(jù)輸出，即為高精度虛擬ADC的輸出；
[0046](3)、利用計算得到的高精度虛擬ADC的輸出結(jié)果，對陣列中N個子ADC的輸出結(jié)果進(jìn)行比較，將誤差數(shù)據(jù)送入最小均方算法LMS中對陣列ADC的電容權(quán)重進(jìn)行收斂計算，最終得到校正之后的每個陣列子ADC的電容權(quán)重校正數(shù)據(jù)。
[0047]圖4為本發(fā)明的基于多路協(xié)同數(shù)字校正技術(shù)的高性能CMOS圖像傳感器的陣列模數(shù)轉(zhuǎn)換器芯片。①校正開始時，ADC陣列中的N個需要校正的不準(zhǔn)確ADC同時輸入同一信號。由于每個ADC都存在著電容失配等非理想因素，導(dǎo)致這N路ADC輸出的結(jié)果不同；②校正模塊利用N路ADC輸出的“不準(zhǔn)確”結(jié)果，構(gòu)造出一個準(zhǔn)確的高精度“虛擬ADC”，其ENOB隨ADC總數(shù)目N增加而提高；③利用這個準(zhǔn)確的“虛擬ADC”對所有“不準(zhǔn)確”ADC進(jìn)行數(shù)字校正。校正過程完全在數(shù)字域進(jìn)行;④經(jīng)過校正的ADC精度得到提高，校正過程結(jié)束，每路ADC的輸入切換為正常的圖像信號，ADC陣列開始進(jìn)行高精度的數(shù)模轉(zhuǎn)換。
[0048]多路協(xié)同數(shù)字校正算法在校正過程中得到校正數(shù)據(jù)之后，將校正數(shù)據(jù)利用FPGA芯片存儲，對于相同原始數(shù)據(jù)的不同模數(shù)轉(zhuǎn)換器輸出，將得到的數(shù)據(jù)轉(zhuǎn)換為32X32的灰度圖像，采用數(shù)字圖像處理算法如圖像平滑，對原始數(shù)據(jù)進(jìn)行數(shù)字算法處理，得到模數(shù)轉(zhuǎn)換器輸出的最優(yōu)解，虛擬出一個高精度的模數(shù)轉(zhuǎn)換器。
[0049]多路協(xié)同數(shù)字校正技術(shù)的核心是由N路不準(zhǔn)確的ADC構(gòu)造出一個近似理想的準(zhǔn)確的高精度“虛擬ADC”，實質(zhì)是輸入信號多次采樣提高信噪比原理的空間化，通過提高ADC數(shù)目就可以得到近似理想的“虛擬ADC^，從而可以實現(xiàn)對不準(zhǔn)確ADC的校正。
[0050]對多路協(xié)同數(shù)字校正技術(shù)進(jìn)行了建模和仿真。ADC設(shè)計精度為14bit，但由于存在著嚴(yán)重的電容失配，校正前有效精度(ENOB)的分布值在1bit到11.5bit左右。圖5是利用多路協(xié)同校正技術(shù)構(gòu)建的〃虛擬ADC〃的仿真結(jié)果，橫軸是陣列中ADC數(shù)目。由于電容失配的隨機(jī)性，多次仿真得到的ENOB較為分散。但還是可以看到隨著ADC數(shù)目的增加，ENOB具有增加的趨勢。當(dāng)ADC數(shù)目多達(dá)1024時，ENOB值分布在14.5bit到16bit。
[0051 ] 圖8為陣列中一個ADC校正前后FFT結(jié)果對比圖。校正前ADC的ENOB只有10.36bit；校正后該ADC的ENOB可以達(dá)到13.8bit。
【主權(quán)項】
1.高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法，其特征在于，具體過程如下:CIS芯片上N路ADC排成一個陣列，在正常工作時，數(shù)據(jù)選通器將傳感器輸出與ADC輸入相連，在校正階段，數(shù)據(jù)選通器將校正信號與ADC輸入相連，ADC的輸出與CIS片外的在線系統(tǒng)編程芯片通過低電壓差分信號輸出高速接口相連，數(shù)字校正過程中，ADC輸出首先通過位權(quán)重調(diào)整電路做數(shù)據(jù)恢復(fù)運算，接著輸入到數(shù)字校正引擎中進(jìn)行校正運算，反饋校正數(shù)據(jù)給位權(quán)重調(diào)整電路進(jìn)行位權(quán)重修正，然后將經(jīng)過校正好的數(shù)據(jù)輸出給后續(xù)圖像信號處理模塊電路，完成接下來的線性糾正、噪聲去除或壞點去除圖像處理的常規(guī)運算，最后通過MIPI或USB總線接口輸出圖像或視頻進(jìn)行存儲或顯示。2.如權(quán)利要求1所述的高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法，其特征在于，所述的數(shù)字校正引擎中進(jìn)行的校正運算，具體過程如下: (1)、通過位權(quán)重調(diào)整電路做數(shù)據(jù)恢復(fù)運算得到的陣列ADC的輸出，將陣列中每一個子ADC的輸出作為一個14bit灰度值，將陣列中所有ADC的輸出以灰度值表示并合成數(shù)據(jù)灰度圖像，其中校正信號輸入不同、相同陣列ADC輸出的數(shù)據(jù)在同一行，校正信號輸入相同、不同陣列ADC輸出的數(shù)據(jù)在同一列； (2)、將得到的數(shù)據(jù)灰度圖像進(jìn)行圖像處理，得到對于校正信號輸入的ADC輸出結(jié)果，并將陣列中不同位置的圖像數(shù)據(jù)進(jìn)行不同的權(quán)重加和，然后將計算得到的數(shù)據(jù)輸出，即為高精度虛擬ADC的輸出； (3)、利用計算得到的高精度虛擬ADC的輸出結(jié)果，對陣列中N個子ADC的輸出結(jié)果進(jìn)行比較，將誤差數(shù)據(jù)送入自收斂算法中對陣列ADC的電容權(quán)重進(jìn)行收斂計算，最終得到校正之后的每個陣列子ADC的電容權(quán)重校正數(shù)據(jù)。3.如權(quán)利要求2所述的高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法，其特征在于，步驟(2)中所述的圖像處理為圖像濾波或圖像降噪處理方法。4.如權(quán)利要求3所述的高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法，其特征在于，所述的圖像濾波采用中值濾波或均值濾波。5.如權(quán)利要求2所述的高性能CMOS圖像傳感器陣列模數(shù)轉(zhuǎn)換器的數(shù)字校正方法，其特征在于，步驟(3)中所述的自收斂算法為最小均方算法LMS或遞歸最小二次方算法RLS。
【文檔編號】H04N5/378GK106027924SQ201610308461
【公開日】2016年10月12日
【申請日】2016年5月11日
【發(fā)明人】常玉春, 劉明杭, 李海彬, 楊姝, 陳佳俊, 李亮
【申請人】吉林大學(xué)