輸出電路及電壓產(chǎn)生裝置的制造方法
【專利摘要】本發(fā)明的輸出電路(10)具有：第1輸出端子(VO)及第2輸出端子(SGND)；連接在第1固定電位節(jié)點(VCC)和第1輸出端子之間的輸出晶體管(MP1)；連接在第1輸出端子和第2輸出端子之間的輸出負載(15)；以使基于第1輸出端子和第2輸出端子之間的電壓的監(jiān)視電壓(VS)與輸入電壓(VI)一致的方式，對輸出晶體管進行控制的控制電路(13)；一端連接于第2輸出端子，另一端連接于第2固定電位節(jié)點(GND)的恒定電壓源(16)；及在所述第1輸出端子和所述第2固定電位節(jié)點之間形成電流路徑的電路(R4)。由此，輸出電路能提高負反饋環(huán)路的穩(wěn)定性，且提高輸出電壓對于輸入電壓線性。
【專利說明】
輸出電路及電壓產(chǎn)生裝置
技術領域
[0001]本發(fā)明涉及一種輸出電路及電壓產(chǎn)生裝置，尤其，涉及一種相對于輸入電壓生成線性的輸出電壓的輸出電路。
【背景技術】
[0002]近年來，以根據(jù)來自流量計及空調(diào)設備等中的各種傳感器的檢測信號對作為控制對象的操作閥等進行控制的控制系統(tǒng)正在增加，其通過微型計算機(以下，也稱作“微機” O )來計算出控制對象的控制量等，將通過微機計算出的與控制量等相應的控制信號最終轉(zhuǎn)換成模擬信號并輸出。
[0003]在這種控制系統(tǒng)中，包括電壓產(chǎn)生裝置，例如，對基于微機的運算結果的數(shù)字信號進行脈沖寬度調(diào)制(PWM:Pulse width modulat1n)等，通過D/A轉(zhuǎn)換器將調(diào)制了的數(shù)字信號轉(zhuǎn)換成模擬信號并生成控制信號。這種電壓產(chǎn)生裝置被要求對于規(guī)定范圍的輸入信號進行線性的電壓輸出或電流輸出。在產(chǎn)業(yè)用的控制系統(tǒng)中的電壓產(chǎn)生裝置中，例如被要求ο-ι OV的電壓輸出及4-20mA的電流輸出等。
[0004]作為現(xiàn)有的電壓產(chǎn)生裝置中的最終段的輸出電路，已知的有例如專利文獻I所公開的輸出電路。如圖8所示，專利文獻I中所述的輸出電路60包括運算放大器U6及三端子調(diào)節(jié)器65，根據(jù)由計算機61內(nèi)的D/A轉(zhuǎn)換器62供給的輸入電壓VI，通過運算放大器U6對三端子調(diào)節(jié)器65的接地端子的電壓進行控制，來生成與輸入電壓VI相等的電壓Vout。輸出電路60還包括對輸入電壓VI進行監(jiān)視的控制裝置63，和由連接在三端子調(diào)節(jié)器65的輸出端子與負載Z之間的無觸點開關構成的開關器64，如果利用控制裝置63檢測到輸入電壓VI為0V，通過使開關器64開路，就能夠?qū)㈦妷篤out設置成0V。
[0005]另外，作為現(xiàn)有的電壓產(chǎn)生裝置中的輸出電路的另一例，已知的有例如專利文獻2所公開的輸出電路。如圖9所示，專利文獻2中所述的輸出電路70包括:運算放大器U8;由晶體管Ql及電阻R5構成的放大電路；由晶體管MP7和電阻R6構成的放大電路，根據(jù)輸入電壓VI通過運算放大器U8對晶體管Ql進行控制，將與輸入電壓VI相等的電壓VOX輸出。此外，專利文獻2中雖未公開，但為了便于說明，作為生成輸入電壓VI的電路，圖示有調(diào)制電路71及D/A轉(zhuǎn)換器72。
[0006]根據(jù)專利文獻2中所述的輸出電路70，通過將OV的電壓VI輸入至輸出電路70，將OV的電壓VOX輸出則成為可能。
現(xiàn)有技術文獻專利文獻
[0007]專利文獻I日本特開平5-341860號公報專利文獻2日本特開平5-114844號公報

【發(fā)明內(nèi)容】

發(fā)明要解決的課題
[0008]但是，專利文獻I中記載的輸出電路雖然能夠輸出OV的電壓，但由于無法連續(xù)地(線性)輸出OV附近的電壓，所以不能保持電壓Vout相對于輸入電壓VI在整個輸出電壓范圍內(nèi)的線性。
[0009 ]專利文獻2中記載的輸出電路為了輸出OV的電壓VOX，有必要將輸入電壓VI設置為OV。但是，如圖9所示，在D/A轉(zhuǎn)換電路72的輸出段的電路由OP放大器U7構成的情況下，由于一般地OP放大器輸出OV是困難的，所以生成OV的輸入電壓VI是不容易的。
[0010]另外，即使假若可以將輸入電壓VI設為0V，專利文獻2中記載的輸出電路由于在輸入電壓VI為OV時晶體管MP7變成OFF狀態(tài)(非活性狀態(tài))，所以輸出電路70的負反饋環(huán)路變得不穩(wěn)定，無法高精度地生成輸出電壓。
[0011]為了解決上述問題，本
【發(fā)明人】們在本申請之前，對輸出電路的新電路結構進行了探討O
[0012]圖10是示出本
【發(fā)明人】們在本申請之前探討的輸出電路的圖。該圖所示的輸出電路80通過將二極管DXl、DX2設在接地節(jié)點GND和虛擬接地端子VX之間，以比接地電壓高的虛擬接地端子VX為基準來生成輸出電壓VOLX。
[0013]根據(jù)輸出電路80，在理論上生成OV的電壓VOLX是可能的。另外，據(jù)此，即使是在將電壓VOLX設為OV的情況下，D/A轉(zhuǎn)換電路72只要生成比虛擬接地節(jié)點SGND大的輸入電壓VI即可。即，D/A轉(zhuǎn)換電路72中的OP放大器U7沒有必要輸出OV的電壓。
[0014]但是，在如圖10所示的輸出電路80中，由于在輸出電壓VOLX為OV時晶體管MP7變成OFF狀態(tài)，與上述圖9的輸出電路70同樣地，輸出電路80的負反饋環(huán)路將變得不穩(wěn)定，高精度地生成輸出電壓是困難的。
[0015]本發(fā)明正是為了消除上述問題點而做出的，是以在輸出電路中提高負反饋環(huán)路的穩(wěn)定性，并且提高輸出電壓相對于輸入電壓的線性為目的的。
用于解決課題的手段
[0016]本發(fā)明的輸出電路，具有:第I輸出端子及第2輸出端子;輸出晶體管，其連接在被供給直流電壓的第I固定電位節(jié)點和所述第I輸出端子之間;輸出負載，其連接在所述第I輸出端子和所述第2輸出端子之間;控制電路，其以使基于所述第I輸出端子和所述第2輸出端子之間的電壓的監(jiān)視電壓與由外部供給的輸入電壓一致的方式，對所述輸出晶體管進行控制;恒定電壓源，其一端連接于所述第2輸出端子，另一端連接于被供給與所述第I固定電位節(jié)點不同的直流電壓的第2固定電位節(jié)點，且產(chǎn)生恒定電壓;及電路，其在所述第I輸出端子和所述第2固定電位節(jié)點之間形成電流路徑。
發(fā)明的效果
[0017]通過以上說明，根據(jù)本發(fā)明，在輸出電路中，能夠提高負反饋環(huán)路的穩(wěn)定性，且能夠提高輸出電壓相對于輸入電壓的線性。
【附圖說明】
[0018]圖1是示出包括本發(fā)明的一實施方式的輸出電路的電壓產(chǎn)生裝置的圖。
圖2是本發(fā)明的一實施方式的電壓產(chǎn)生裝置中的D/A轉(zhuǎn)換器的內(nèi)部結構的例示圖。
圖3是本發(fā)明的一實施方式的輸出電路的輸入輸出特性的例示圖。
圖4是示出包括實施方式2的輸出電路的電壓產(chǎn)生裝置的圖。 圖5是示出包括實施方式3的輸出電路的電壓產(chǎn)生裝置的圖。
圖6是示出包括實施方式4的輸出電路的電壓產(chǎn)生裝置的圖。
圖7是示出包括實施方式5的輸出電路的電壓產(chǎn)生裝置的圖。
圖8是示出現(xiàn)有的輸出電路的圖。
圖9是示出現(xiàn)有的另一輸出電路的圖。
圖10是示出本申請
【發(fā)明人】們在本申請之前探討的輸出電路的圖。
【具體實施方式】
[0019]以下，參照附圖對本發(fā)明的實施方式進行說明。
[0020]《實施方式I》
圖1是示出包括本發(fā)明的一實施方式的輸出電路的電壓產(chǎn)生裝置的圖。該圖所示的電壓產(chǎn)生裝置I生成被供給至數(shù)字輸入端子DI的數(shù)字信號相應的電壓，生成的電壓從兩個輸出端子VO、SGND輸出。在輸出端子VO和輸出端子SGND之間連接有外部的負載ZL，通過電流從輸出端子VO經(jīng)由負載ZL并流至輸出端子SGND，來驅(qū)動負載ZL。
[0021]具體地，電源產(chǎn)生裝置I包括調(diào)制電路11、D/A轉(zhuǎn)換器12、輸出電路10及多個外部端子。此外，圖1中作為上述多個外部端子，代表性地圖示有上述的數(shù)字輸入端子D1、輸出端子VO、及輸出端子SGND。
[0022]電源產(chǎn)生裝置I從例如未圖示的外部端子供給兩種與接地電壓GND不同的電源電壓VCC、VDD。電源電壓VCC是例如1?15V范圍的電壓，電源電壓VDD是例如5V。雖然沒有特別的制限，但調(diào)制電路11、D/A轉(zhuǎn)換器12、及差動放大電路Ul利用來自電源電壓VDD的供電而工作，輸出電路10中除了差動放大電路Ul以外的其他電路利用來自電源電壓VCC的供電而工作。另外，調(diào)制電路11、D/A轉(zhuǎn)換器12、及后述的差動放大電路UI例如通過采用公知的CMOS制造工藝而形成在I塊半導體基板上的I塊芯片的半導體裝置來實現(xiàn)。
[0023]此外，在以下的說明中，假設參照符號VCC、VDD、及GND不僅表示電壓，也表示該電壓被供給的節(jié)點。
[0024]調(diào)制電路11對從外部供給至數(shù)字輸入端子DI的數(shù)字信號進行調(diào)制并輸出。作為調(diào)制電路11的調(diào)制方式，可以例示例如脈沖寬度調(diào)制(PWM)、脈沖頻率調(diào)制(PFM: Pu I s eFrequency Modulat1n)、及 Σ - Δ 調(diào)制等。
[0025]D/A轉(zhuǎn)換器12將通過調(diào)制電路11調(diào)制后的數(shù)字信號DM轉(zhuǎn)換成模擬信號(例如電壓信號)。
圖2例示出D/A轉(zhuǎn)換器12的內(nèi)部結構。如該圖所示，D/A轉(zhuǎn)換器12由例如轉(zhuǎn)換電路121和平滑電路122構成。
[0026]轉(zhuǎn)換電路121將通過調(diào)制電路11調(diào)制后的數(shù)字信號DM轉(zhuǎn)換成以輸出端子SGND的電壓為基準的振幅的數(shù)字信號。具體地，轉(zhuǎn)換電路121包含例如開關電路SWl及SW2。開關電路SWl的一端與連接有輸出端子SGND的節(jié)點連接，另一端與節(jié)點NI連接。另外，開關電路SW2的一端與被供給基準電壓VREF的節(jié)點連接，另一端與節(jié)點NI連接。雖然沒有特別的限制，但開關電路SWl、SW2由例如采用MOS晶體管等的模擬開關等構成?；鶞孰妷篤REF是例如由設在電壓產(chǎn)生裝置10內(nèi)的恒定電壓產(chǎn)生電路(未圖示)生成的電壓的。例如基準電壓VREF是比輸出端子SGND(例如IV)大且比電源電壓VDD(5V)小的電壓。
[0027]開關電路SWl及開關電路SW2按照例如被調(diào)制后的數(shù)字信號DM的邏輯電平來進行0N/0FF控制。具體地，當數(shù)字信號DM為高電平時，將開關電路SWl設為0FF，并將開關電路SW2設為0N;當數(shù)字信號DM為低電平時，將開關電路SWl設為0N，并將開關電路SW2設為OFF。由此，例如具有VDD-GND之間的振幅的數(shù)字信號DM被轉(zhuǎn)換成具有VREF-SGND之間的振幅的數(shù)字信號DT并被輸出至節(jié)點NI。
[0028]平滑電路122使通過轉(zhuǎn)換電路121轉(zhuǎn)換了的數(shù)字信號DT平滑化。平滑電路122包含例如由電阻Rfl、Rf 2及Cf 1、Cf 2構成的低通濾波器和差動放大電路U2。差動放大電路U2構成電壓輸出器電路。差動放大電路U2例如為OP放大器。由此，差動放大電路U2輸出與通過上述低通濾波器電路而平滑化了的電壓相等的電壓。由此，生成與數(shù)字信號DT的脈沖寬度相應的模擬信號(電壓)，且供給至輸出電路10。
[0029]以上，通過調(diào)制電路11及D/A轉(zhuǎn)換器12，被供給至數(shù)字輸入端子DI的數(shù)字信號被轉(zhuǎn)換成以輸出端子SGND的電位為基準的模擬信號。
[0030]輸出電路10生成與通過D/A轉(zhuǎn)換器12轉(zhuǎn)換的模擬信號成比例的電壓V0L，且從輸出端子VO-SGND之間輸出。以下，將由D/A轉(zhuǎn)換器12供給至輸出電路1的上述模擬信號稱作輸入電壓VI。此外，參照符號VI不僅表示所述輸入電壓，而且還表示被供給該電壓的差動放大電路UI的輸入端子。
[0031]具體地，輸出電路10由負反饋放大電路13、輸出晶體管MP1、輸出負載15、恒定電壓源16、和電阻R4構成。雖然沒有特別的制限，但構成輸出電路10的晶體管MPl、MN1、電阻Rl?R4、及恒定電壓源16例如由分立元件構成。
[0032]輸出晶體管MPl連接在電源節(jié)點VCC和輸出端子VO之間。輸出晶體管MPl是具備例如可驅(qū)動負載ZL的電流輸出能力的功率晶體管，例如是P溝道型的MOS晶體管。輸出晶體管MPl的源電極與電源節(jié)點VCC連接，漏電極與輸出端子VO連接。
此外，在本實施方式中，輸出晶體管MPI的源電極對應于本發(fā)明的輸出晶體管的第I主電極，輸出晶體管MPI的漏電極對應于本發(fā)明的輸出晶體管的第2主電極，輸出晶體管MPI的柵電極對應于本發(fā)明的輸出晶體管的控制電極。
[0033]輸出負載15連接在輸出端子VO和輸出端子SGND之間。輸出負載15例如由串聯(lián)連接在輸出端子VO和輸出端子SGND之間的電阻R2及R3構成。通過電阻R2和電阻R3被電阻分壓了的電壓作為監(jiān)視電壓VS被輸入至負反饋放大電路13。由此，監(jiān)視電壓VS變成與輸出電壓VOL成比例的電壓。
[0034]負反饋放大電路13以使監(jiān)視電壓VS與輸入電壓VI—致的方式對輸出晶體管MPI進行控制。負反饋放大電路13包含例如差動放大電路Ul和由晶體管MNl及電阻Rl構成的源接地電路。
[0035]差動放大電路Ul的非反相輸入端子(+)被供給輸入電壓VI，差動放大電路Ul的反相輸入端子(-)被供給監(jiān)視電壓VS。差動放大電路Ul是例如OP放大器。
[0036]晶體管MNl是例如N溝道型的MOS晶體管。晶體管MNl的源電極與接地節(jié)點GND連接，漏電極與電阻Rl連接，柵電極與差動放大電路Ul的輸出端子連接。電阻Rl是連接在晶體管MNl的漏電極和電源節(jié)點VCC之間的負載元件。連接電阻Rl和晶體管MNl的漏電極的連接節(jié)點的電壓被供給至晶體管MPI的柵電極。
此外，在本實施方式中，晶體管MN I的源電極對應于本發(fā)明的放大晶體管的第I主電極，晶體管MNl的漏電極對應于本發(fā)明的放大晶體管的第2主電極，晶體管MNl的柵電極對應于本發(fā)明的放大晶體管的控制電極。
[0037]恒定電壓源16使兩端產(chǎn)生恒定電壓。恒定電壓源16的一端與輸出端子SGND連接，另一端與接地節(jié)點GND連接。雖然沒有特別的制限，但恒定電壓源16的兩端產(chǎn)生的電壓例如為IV。恒定電壓源16由例如一個或串聯(lián)連接的多個二極管D構成。二極管D的陽極連接于輸出端子SGND側(cè)，陰極連接于接地節(jié)點GND側(cè)。圖1中例示了由串聯(lián)連接的兩個二極管D構成恒定電壓源16的情形，但串聯(lián)連接的二極管的個數(shù)及二極管的種類根據(jù)想讓恒定電壓源16的兩端產(chǎn)生的電壓值是可以改變的。例如，作為二極管D，可以采用PN 二極管、肖特基二極管及齊納二極管等。另外，可以將同一種類的二極管串聯(lián)連接，也可以將不同種類的二極管串聯(lián)連接。
[0038]電阻R4作為在輸出端子VO和接地節(jié)點GND之間形成電流路徑的電路發(fā)揮作用。由此，即使是在例如輸出電壓VOL為OV的情況下，例如，電阻R2、R3的電流IA及負載ZL的電流ID為零時，也能夠借助電阻R4從輸出端子VO到接地節(jié)點GND流經(jīng)充分的電流IB，所以輸出晶體管MPl可以保持活性狀態(tài)。即，輸出晶體管MPl不關閉。雖然沒有特別的制限，但作為充分的電流IB，例如是即使在電阻R2、R3的電流IA及負載ZL的電流ID為零的情況下，晶體管MPI也最好是在飽和區(qū)域能夠工作的電流值。
[0039 ] 通過構成如上所述的輸出電路1，從輸出端子VO-SGND之間輸出與輸入電壓VI成比例的電壓VOL，被供給至負載ZL。
[°04°]圖3不出了輸出電路10的輸入輸出特性。在圖3中，橫軸表不輸出端子SGND與輸出電路1的輸入端子VI之間的電壓，縱軸表不輸出電路1的輸出電壓VOL。參照符號100不出了本實施方式的輸出電路10的輸入輸出特性，參照符號101示出了上述圖9所示的現(xiàn)有輸出電路的輸入輸出特性。
[0041 ]如該圖所示，在現(xiàn)有輸出電路(例如圖8及圖9的輸出電路)中，在OV附近，由于輸出晶體管不充分地ON負反饋環(huán)路將變得不穩(wěn)定，高精度地輸出OV附近的電壓是困難的。因此，在現(xiàn)有輸出電路中，將會破壞相對于輸入電壓的線性。對此，根據(jù)本實施方式的輸出電路1，因為以電位高于接地節(jié)點GND的輸出端子SGND為基準而生成輸出電壓VOL，且即使在輸出OV附近的電壓的情況下，也能夠使輸出晶體管MPl充分地0N，不論輸出電壓VOL，都能使輸出電路10的負反饋環(huán)路變得穩(wěn)定，能夠在廣范圍內(nèi)提高輸出電壓VOL相對于輸入電壓的線性。
[0042]以上，根據(jù)本實施方式的輸出電路10，因為生成以電位比接地節(jié)點GND高的輸出端子SGND為基準的輸出電壓VOL，且供給至負載ZL，所以無需將輸出端子VO的電壓設為OV，就能夠?qū)V的輸出電壓VOL供給至負載ZL。
[0043]另外，根據(jù)本實施方式的輸出電路10，因為利用電阻R4在輸出端子VO與接地節(jié)點GND之間形成電流路徑，所以即使是在生成OV附近的輸出電壓VOL的情況下，也能夠使充分的電流流至輸出晶體管MPl，能夠提高輸出電路10中的負反饋環(huán)路的穩(wěn)定性。
[0044]即，根據(jù)本實施方式的輸出電路10，能夠提高輸出電路10中的負反饋環(huán)路的穩(wěn)定性，且能夠提高輸出電壓VOL相對于輸入電壓VI的線性。
[0045]而且，根據(jù)本實施方式的輸出電路10，因為借助由晶體管MNl及電阻Rl構成的源接地電路來驅(qū)動輸出晶體管MPl，且將利用電阻R2及R3的電阻分壓生成的電壓作為輸出電壓VOL的監(jiān)視電壓并輸入至差動放大電路Ul，所以與利用差動放大電路Ul直接驅(qū)動輸出晶體管MPI的情形相比，能夠?qū)⒉顒臃糯箅娐稶l的電源電壓VDD設定成比電源電壓VCC更低。由此，能夠降低電壓產(chǎn)生裝置I的消耗電力。另外，據(jù)此，在用如上所述地將調(diào)制電路11、D/A轉(zhuǎn)換器12、差動放大電路Ul形成在一塊半導體基板上的半導體裝置來實現(xiàn)的情況下，因為可以通過低耐圧的制造工藝(例如公知的CMOS工藝)來制造該半導體裝置，所以能夠削減電壓產(chǎn)生裝置I的制造成本。
[0046]而且，根據(jù)本實施方式的電壓產(chǎn)生裝置I，因為D/A轉(zhuǎn)換器12將被調(diào)制了的數(shù)字信號DM轉(zhuǎn)換成以輸出端子SGND的電位為基準的振幅的數(shù)字信號DM之后，并轉(zhuǎn)換成模擬信號(輸入電壓VI)，所以即使在生成OV的輸出電壓VOL的情況下，也可以使與輸出電壓VOL對應的輸入電壓VI高于OV高。即，沒有必要如現(xiàn)有的圖9所示的D/A轉(zhuǎn)換器那樣，為了將輸出電壓設為OV而生成OV的輸入電壓VI。因此，根據(jù)本實施方式的電壓產(chǎn)生裝置I，即使在D/A轉(zhuǎn)換器12的輸出段的差動放大電路(OP放大器)U2無法高精度地輸出OV的情況下，也可以容易地生成電壓產(chǎn)生裝置I所要求的與輸出電壓范圍相應的輸入電壓VI。
[0047]另外，根據(jù)本實施方式的電壓產(chǎn)生裝置I，因為D/A轉(zhuǎn)換器12以輸出端子SGND的電位為基準生成輸入電壓VI，所以能夠使輸入電壓VI具有與輸出端子SGND的電壓相同方向的溫度依存性。據(jù)此，即使起因于例如構成恒定電壓源16的二極管D的順方向電壓的溫度依存性，輸出端子SGND的電壓根據(jù)溫度而變化的情況下，因為輸入電壓VI的電壓也在相同方向上變化，其結果，輸出電壓VOL將難以受到溫度的影響。
[0048]以上，根據(jù)本實施方式的電壓產(chǎn)生裝置，相對于數(shù)字輸入，能夠?qū)崿F(xiàn)更高線性的模擬輸出。
[0049]《實施方式2》
圖4示出具備實施方式2的輸出電路的電壓產(chǎn)生裝置的圖。
該圖所示的電壓產(chǎn)生裝置2在替代電阻R4而具備恒定電流源電路25這點上與實施方式I的電壓產(chǎn)生裝置I不同之外，其他的構成與實施方式I的電壓產(chǎn)生裝置I相同。在以下的說明中，對于與實施方式I的電壓產(chǎn)生裝置I共同的構成要素用相同符號來表示，其詳細說明省略。
[0050]具體地，輸出電路2在輸出端子VO與接地節(jié)點GND之間具備恒定電流源電路25。恒定電流源電路25在從輸出端子VO側(cè)流入接地節(jié)點GND側(cè)的方向上，使恒定電流IB產(chǎn)生。雖然沒有特別的制限，但恒定電流源電路25為根據(jù)例如難以受電源電壓及溫度影響的帶隙基準電壓等所生成的基準電流進行復制并輸出的電流反射鏡電路等。
[0051]據(jù)此，與實施方式I的輸出電路I同樣地，即使是在生成OV附近的輸出電壓VOL的情況下，也能夠使充分的電流流至輸出晶體管MP1。
[0052]以上，根據(jù)實施方式2的輸出電路20，與實施方式I的輸出電路10同樣地，能夠提高輸出電路20中的負反饋環(huán)路的穩(wěn)定性，且能夠提高輸出電壓相對于輸入電壓的線性。
[0053]《實施方式3》
圖5是示出具備實施方式3的輸出電路的電壓產(chǎn)生裝置的圖。
該圖所示的電壓產(chǎn)生裝置3除了在具有輸出電路30以電源電壓VCC為基準決定輸出端子SGND的電位的結構這點上與實施方式I的電壓產(chǎn)生裝置I不同以外，輸出電路30以外的結構與實施方式I的電壓產(chǎn)生裝置I是相同的。在以下的說明中，對于與實施方式I的電壓產(chǎn)生裝置I共同的構成要素用相同的符號來表示，其詳細說明省略。
[0054]具體地，輸出電路30由負反饋放大電路33、輸出晶體管MN2、輸出負載15、恒定電壓源26及電阻R4構成。
[0055]輸出晶體管MN2連接在輸出端子VO和接地節(jié)點GND之間。輸出晶體管MN2例如是具備可驅(qū)動負載ZL的電流輸出能力的功率晶體管，例如是N溝道型的MOS晶體管。輸出晶體管麗2的源電極與接地節(jié)點GND連接，漏電極與輸出端子VO連接。
此外，在本實施方式中，輸出晶體管MN2的源電極對應于本發(fā)明的輸出晶體管的第I主電極，輸出晶體管MN2的漏電極對應于本發(fā)明的輸出晶體管的第2主電極，輸出晶體管MN2的柵電極對應于本發(fā)明的輸出晶體管的控制電極。
[0056]負反饋放大電路33以使監(jiān)視電壓VS與輸入電壓VI—致的方式對輸出晶體管MN2進行控制。負反饋放大電路33例如包含差動放大電路UI和由晶體管MP2及電阻Rl構成的源接地電路。
[0057]差動放大電路Ul的非反相輸入端子(+)被供給輸入電壓VI，差動放大電路Ul的反相輸入端子(-)被供給監(jiān)視電壓VS。晶體管MP2例如是P溝道型的MOS晶體管。晶體管MP2的源電極與電源節(jié)點VDD連接，漏電極與電阻Rl連接，柵電極與差動放大電路Ul的輸出端子連接。電阻Rl是連接在晶體管MP2的漏電極和接地節(jié)點GND之間的負載元件。連接電阻Rl和晶體管MP2的漏電極的連接節(jié)點的電壓被供給至晶體管MN2的柵電極。
此外，在本實施方式中，晶體管MP2的源電極對應于本發(fā)明的放大晶體管的第I主電極，晶體管MP2的漏電極對應于本發(fā)明的放大晶體管的第2主電極，晶體管MP2的柵電極對應于本發(fā)明的放大晶體管的控制電極。
[0058]恒定電壓源26使兩端產(chǎn)生恒定電壓。恒定電壓源26的一端與輸出端子SGND連接，另一端與電源節(jié)點VCC連接。雖然沒有特別的制限，但恒定電壓源26的兩端產(chǎn)生的電壓例如為IV。恒定電壓源26例如與實施方式I中的恒定電壓源16同樣地，包含一個或串聯(lián)連接的多個二極管D。
[0059]電阻R4在輸出端子VO與電源節(jié)點VCC之間形成電流路徑。由此，流入晶體管MN2的電流IC為流至外部的負載ZL的電流ID、流至電阻R2、R3的電流IA，以及流至電阻R4的電流IB的和。因此，例如，即使是在將輸出電壓VOL設為OV的情況下，也可以借助電阻R4使電流IB從電源節(jié)點VCC流至輸出端子VO，輸出晶體管MN2得以保持活性狀態(tài)。即，輸出晶體管MN2不關閉。
[0060]通過構成如上所述的輸出電路30，可以從輸出端子SGND和輸出端子VO之間輸出與輸入電壓VI成比例的電壓VOL，且被供給至負載ZL。
[0061 ]以上，根據(jù)實施方式3的輸出電路30，與實施方式I的輸出電路10同樣地，能夠提高輸出電路30中的負反饋環(huán)路的穩(wěn)定性，且能夠提高輸出電壓相對于輸入電壓的線性。
[0062]《實施方式4》
圖6是示出具備實施方式4的輸出電路的電壓產(chǎn)生裝置的圖。
該圖所示的電壓產(chǎn)生裝置4在除了輸出電路40具有兩個放大段這點上，與具有三個放大段的電壓產(chǎn)生裝置I不同，輸出電路40以外的結構與電壓產(chǎn)生裝置I是相同的。在以下的說明中，對于與實施方式I的電壓產(chǎn)生裝置I共同的構成要素，用相同的符號來表示，其詳細說明省略。[0063 ]具體地，輸出電路40由負反饋放大電路43、輸出晶體管MP1、輸出負載15、恒定電壓源16及電阻R4構成。
[0064]負反饋放大電路43以使監(jiān)視電壓VS與輸入電壓VI—致的方式對輸出晶體管MPI進行控制。負反饋放大電路43例如包含利用來自電源節(jié)點VCC的供電而工作的差動放大電路Ulo
[0065]差動放大電路Ul的反相輸入端子(-)被供給輸入電壓VI，差動放大電路Ul的非反相輸入端子(+ )被供給監(jiān)視電壓VS。差動放大電路Ul的輸出電壓被供給至晶體管MPl的柵電極。
[0066]據(jù)此，與實施方式I的輸出電路10同樣地，可以在輸出端子SGND與輸出端子VO之間輸出與輸入電壓VI成比例的電壓V0L，且電壓VOL被供給至負載ZL。
[0067]以上，根據(jù)實施方式4的輸出電路40，與實施方式I的輸出電路1同樣地，能夠提高輸出電路40中的負反饋環(huán)路的穩(wěn)定性，且能夠提高輸出電壓相對于輸入電壓的線性。另外，因為將輸出電路40中的放大段(差動放大電路UI和由輸出晶體管MPI和輸出負載15構成的源接地放大電路)設為兩個，所以能夠縮小電路的規(guī)模。另外，與放大段有三個的情形相比，更能夠期待提高輸出電路40的穩(wěn)定性。
[0068]《實施方式5》
圖7是示出具備實施方式5的輸出電路的電壓產(chǎn)生裝置的圖。
該圖所示的電壓產(chǎn)生裝置5除了在輸出電路50輸出段上具有源極跟隨器電路這點上與電壓產(chǎn)生裝置I不同，輸出電路50以外的結構與電壓產(chǎn)生裝置I是相同的。在以下的說明中，對于與實施方式I的電壓產(chǎn)生裝置I共同的構成要素用相同的符號來表示，其詳細說明省略。
[0069 ]具體地，輸出電路50由負反饋放大電路5 3、輸出晶體管MN3、輸出負載15、恒定電壓源16及電阻R4構成。
[0070]輸出晶體管MN3及輸出負載15構成源極跟隨器電路。具體地，輸出晶體管MN3連接在電源節(jié)點VCC與輸出端子VO之間。輸出晶體管MN3例如是具備可驅(qū)動負載ZL的電流輸出能力的功率晶體管，例如是N溝道型的MOS晶體管。輸出晶體管麗3的源電極與輸出端子VO連接，漏電極與電源節(jié)點VCC連接。輸出負載15連接在輸出端子VO與輸出端子SGND之間。輸出負載15由例如串聯(lián)連接在輸出端子VO與輸出端子SGND之間的電阻R2及R3構成。通過利用電阻R2和電阻R3進行的電阻分壓而生成的電壓作為監(jiān)視電壓VS被輸入至負反饋放大電路53。
此外，在本實施方式中，輸出晶體管MN3的源電極對應于本發(fā)明的輸出晶體管的第I主電極，輸出晶體管MN3的漏電極對應于本發(fā)明的輸出晶體管的第2主電極，輸出晶體管MN3的柵電極對應于本發(fā)明的輸出晶體管的控制電極。
[0071 ]負反饋放大電路53以使監(jiān)視電壓VS與輸入電壓VI—致的方式對輸出晶體管MN3進行控制。負反饋放大電路53包含例如通過來自電源節(jié)點VCC的供電而工作的差動放大電路U1差動放大電路UI的非反相輸入端子(+ )被供給輸入電壓VI，差動放大電路UI的反相輸入端子(-)被供給監(jiān)視電壓VS。差動放大電路Ul的輸出電壓被供給至輸出晶體管MN3的柵電極。
[0072 ]據(jù)此，與實施方式I的輸出電路1同樣地，從輸出端子SGND和輸出端子VO之間輸出與輸入電壓VI成比例的電壓VOL，且電壓VOL被供給至負載ZL。
[0073]以上，根據(jù)實施方式5的輸出電路50，與實施方式I的輸出電路10同樣地，能夠提高輸出電路50中的負反饋環(huán)路的穩(wěn)定性，且能夠提高輸出電壓相對于輸入電壓的線性。另外，因為將輸出電路50中的放大段設為兩段(差動放大電路UI和由輸出晶體管MN3及輸出負載15構成的源極跟隨器電路)，所以能夠縮小電路的規(guī)模。另外，與放大段為三段的情形相比，更能夠期待提高輸出電路50的穩(wěn)定性。
[0074]以上，雖然基于實施方式對本
【發(fā)明人】們所做的發(fā)明進行了具體的說明，但本發(fā)明并不是對其進行限定，在不脫離其要旨的范圍內(nèi)可以進行各種更改。
[0075]例如，在實施方式I中，雖然例示了構成輸出電路1的晶體管MP1、MNl、電阻Rl?R4、及恒定電壓源16由分立元件構成的情形，也可以用一個或多個半導體芯片來實現(xiàn)這些電路元件的一部分或全部，并沒有特別的制限。這對于實施方式2至5中的差動放大電路Ul的后段的電路也是相同的。
[0076]另外，在上述實施方式中，雖然例示了D/A轉(zhuǎn)換器12中的平滑電路122包含由兩段低通濾波器電路(Rf I及Cfl和Rf2及Cf2)和差動放大電路U2構成的電源跟隨器電路的情形，但只要是能夠?qū)?shù)字信號DT平滑化并轉(zhuǎn)換成模擬信號，平滑電路122的電路結構沒有特別的制限。例如，作為平滑電路122，也可以采用具有想要的濾波器特性的有源濾波器電路。
[0077]另外，在上述實施方式中，作為在輸出端子VO和接地節(jié)點GND之間形成電流路徑的電路，雖然例示了電阻R4和恒定電流源電路25，但只要是輸出電壓VOL位于OV或OV附近時，充分的電流能夠流至晶體管MPl的電路，則形成上述電流路徑的電路的電路結構沒有特別的制限。
[0078]另外，在上述實施方式中，作為恒定電壓源16、26雖然例示了采用二極管的情形，但只要能夠產(chǎn)生恒定電壓，則對恒定電壓源16、26的電路結構沒有特別的制限。
[0079 ]另外，在上述實施方式中，雖然例示了輸出段的晶體管MP1、MN2、麗3為MOS晶體管的情形，但并不限于此，可以采用各種晶體管。例如，也可以采用雙極性晶體管來替代MOS晶體管。例如，在適用雙極性晶體管的情況下，發(fā)射極對應于本發(fā)明的輸出晶體管及放大晶體管的第I主電極，集電極對應于本發(fā)明的輸出晶體管及放大晶體管的第2主電極，基極對應于本發(fā)明的輸出晶體管及放大晶體管的控制電極。
另外，在上述實施方式中，雖然將輸出負載15設為串聯(lián)連接電阻R2和電阻R3的電路，但并不限于此。例如，也可以通過由一個電阻元件構成輸出負載15(去掉電阻R3將其短路)，將輸出端子VO的電壓直接作為監(jiān)視電壓VS輸入至差動放大電路Ul監(jiān)視電壓。
產(chǎn)業(yè)上的可利用性
[0080]本發(fā)明涉及的輸出電路和電壓產(chǎn)生裝置能夠用于例如根據(jù)來自流量計、空調(diào)設備等的各種傳感器的檢測信號來控制操作閥等的控制系統(tǒng)等各種用途。
符號說明
[0081]I?5...電壓產(chǎn)生裝置、DI...數(shù)字輸入端子、V0、SGND…輸出端子、ZL...負載、ll...調(diào)制電路、12-D/A轉(zhuǎn)換器、10、20、30、40、50...輸出電路、DM...被調(diào)制后的數(shù)字信號、VI...輸入電壓、V0L...輸出電壓、VS...監(jiān)視電壓、13、33、43、53…負反饋放大電路、ΜΡ1、ΜΡ2...Ρ溝道型晶體管、15...輸出負載、16、26…恒定電壓源、25...恒定電流源電路、R4...電阻、MNl、ΜΝ2、麗3...Ν溝道型晶體管、D.??二極管、Ul、U2…差動放大電路。
【主權項】
1.一種輸出電路，其特征在于，具有: 第I輸出端子及第2輸出端子； 輸出晶體管，其連接在被供給直流電壓的第I固定電位節(jié)點和所述第I輸出端子之間； 輸出負載，其連接在所述第I輸出端子和所述第2輸出端子之間； 控制電路，其以使基于所述第I輸出端子和所述第2輸出端子之間的電壓的監(jiān)視電壓與由外部供給的輸入電壓一致的方式，對所述輸出晶體管進行控制； 恒定電壓源，其一端連接于所述第2輸出端子，另一端連接于被供給與所述第I固定電位節(jié)點不同的直流電壓的第2固定電位節(jié)點，且產(chǎn)生恒定電壓;及 電路，其在所述第I輸出端子和所述第2固定電位節(jié)點之間形成電流路徑。2.根據(jù)權利要求1所述的輸出電路，其特征在于， 形成所述電流路徑的電路包含連接在所述第I輸出端子和所述第2固定電位節(jié)點之間的電阻元件。3.根據(jù)權利要求1所述的輸出電路，其特征在于， 形成所述電流路徑的電路包含連接在所述第I輸出端子和所述第2固定電位節(jié)點之間的恒定電流源電路。4.根據(jù)權利要求1所述的輸出電路，其特征在于， 供給至所述第I固定電位節(jié)點的直流電壓是電源電壓， 供給至所述第2固定電位節(jié)點的直流電壓是接地電壓。5.根據(jù)權利要求1所述的輸出電路，其特征在于， 供給至所述第I固定電位節(jié)點的直流電壓是接地電壓， 供給至所述第2固定電位節(jié)點的直流電壓是電源電壓。6.根據(jù)權利要求1所述的輸出電路，其特征在于， 所述輸出負載包含串聯(lián)連接在所述第I輸出端子和所述第2輸出端子之間的第I電阻元件及第2電阻元件， 所述控制電路包含: 差動放大電路，其具有:被輸入所述第I電阻元件和所述第2電阻元件的連接節(jié)點的電壓作為所述監(jiān)視電壓的反相輸入端子、和被輸入所述輸入電壓的非反相輸入端子； 放大晶體管;及 一端連接在所述第I固定電位節(jié)點上的負載元件， 所述放大晶體管的第I主電極與所述第2固定電位節(jié)點連接，所述放大晶體管的第2主電極與所述負載元件的另一端連接，所述放大晶體管的控制電極與所述差動放大電路的輸出端子連接， 所述輸出晶體管的第I主電極與所述第I固定電位節(jié)點連接，所述輸出晶體管的第2主電極與所述第I輸出端子連接，所述輸出晶體管的控制電極與所述放大晶體管的第2主電極連接。7.根據(jù)權利要求1所述的輸出電路，其特征在于， 所述控制電路包含差動放大電路，所述差動放大電路具有被輸入所述輸入電壓的反相輸入端子、和被輸入所述監(jiān)視電壓的非反相輸入端子， 所述輸出晶體管的第I主電極與所述第I固定電位節(jié)點連接，所述輸出晶體管的第2主電極與所述第I輸出端子連接，所述輸出晶體管的控制電極與所述差動放大電路的輸出端子連接。8.根據(jù)權利要求1所述的輸出電路，其特征在于， 所述控制電路包含差動放大電路，所述差動放大電路具有被輸入所述輸入電壓的非反相輸入端子、和被輸入所述監(jiān)視電壓的反相輸入端子， 所述輸出晶體管的第I主電極與所述第I輸出端子連接，所述輸出晶體管的第2主電極與所述第I固定電位節(jié)點連接，所述輸出晶體管的控制電極與所述差動放大電路的輸出端子連接。9.一種電壓產(chǎn)生裝置，其特征在于，包括: 調(diào)制電路，其對數(shù)字信號進行調(diào)制； D/A轉(zhuǎn)換器，其將通過所述調(diào)制電路調(diào)制后的數(shù)字信號轉(zhuǎn)換成模擬信號;及 權利要求1所述的輸出電路，其將通過所述D/A轉(zhuǎn)換器轉(zhuǎn)換后的模擬信號作為所述輸入電壓進行輸入， 所述D/A轉(zhuǎn)換器包含: 轉(zhuǎn)換電路，其將所述調(diào)制后的數(shù)字信號轉(zhuǎn)換成以所述第2輸出端子的電壓為基準的振幅的數(shù)字信號;及 平滑電路，其使通過所述轉(zhuǎn)換電路轉(zhuǎn)換后的數(shù)字信號平滑化，并作為所述模擬信號進行輸出。
【文檔編號】H03F3/34GK105850037SQ201480070216
【公開日】2016年8月10日
【申請日】2014年10月20日
【發(fā)明人】加藤太郎, 加藤太一郎, 梶田徹矢
【申請人】阿自倍爾株式會社