一種新型低成本分頻電路及其控制方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及一種新型低成本分頻電路及其控制方法。
【背景技術(shù)】
[0002] 傳統(tǒng)傳統(tǒng)目前常用的分頻電路如圖1所示，即通過T觸發(fā)器串聯(lián)實現(xiàn)分頻功能，其 缺點在于；如需在使用過程中改變分頻倍速，必須改變該電路的硬件接線，而且要增加相關(guān) 必要的元件個數(shù)，較為繁瑣，且修改增加了不必要的成本；此外，該種分頻電路的分頻倍數(shù) 僅為2的倍數(shù)，如2, 8, 16,無法實現(xiàn)任意倍數(shù)的分頻，該使得該種頻電路使用便捷性受到很 大的影響；而其由于分頻電路應(yīng)用的普遍性，迫切需要提出一種不限于基本倍數(shù)為2、成本 較低且簡單高效的分頻電路。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的在于提供一種新型低成本分頻電路及其控制方法，W克服現(xiàn)有技術(shù) 中存在缺陷，實現(xiàn)任意分頻倍數(shù)的設(shè)置。
[0004] 為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案是；一種新型低成本分頻電路，包括一分頻輸 入電模塊；該分頻輸入模塊的第一端與一第一計數(shù)模塊的第一端相連；所述第一計數(shù)模塊 的第二端與一第一闊值輸入模塊的第一端相連，所述第一計數(shù)模塊的第=端與一第一比較 模塊的第一端相連，所述第一計數(shù)模塊的第四端與一第二計數(shù)模塊的第一端相連；所述第 一闊值輸入模塊的第二端與所述第一比較模塊的第二端相連；所述第二計數(shù)模塊的第二端 與一第二闊值輸入模塊的第一端相連，所述第二計數(shù)模塊的第=端與一第二比較模塊的第 一端相連；所述第二闊值輸入模塊的二端與所述第二比較模塊的第二端相連；所述第二比 較模塊的第=端與所述第一比較模塊的第=端相連；所述第二比較模塊的第四端作為所述 新型低成本分頻電路的輸出端，并接入一計數(shù)置位模塊的第一端；所述計數(shù)置位模塊的第 二端與所述分頻輸入模塊的第二端相連，所述計數(shù)置位模塊的第=端分別與所述第一計數(shù) 模塊的第五端和所述第二計數(shù)模塊的第四端相連。
[0005] 在本發(fā)明一實施例中，所述分頻輸入模塊包括第一與非口電路和第二與非口電 路；所述第一與非口電路的第一輸入端輸入減脈沖信號；所述第二與非口電路的第一輸入 端輸入加脈沖信號；所述第一與非口電路的第二輸入端與所述第二與非口電路的第二輸入 端相連，并作為所述分頻輸入模塊的第二端；所述第一與非口電路的輸出端與所述第二與 非口電路的輸出端分別連接至所述第一計數(shù)模塊。
[0006] 在本發(fā)明一實施例中，所述第一計數(shù)模塊包括一第一計數(shù)器40193;所述第一計 數(shù)器40193的CP+端與所述第二與非口電路的輸出端相連；所述第一計數(shù)器40193的CP-端 與所述第一與非口電路的輸出端相連；所述第一計數(shù)器40193的R端作為所述第一計數(shù)模 塊的第五端。
[0007] 在本發(fā)明一實施例中，所述第一比較模塊包括一第一比較器4585 ;所述第一比較 器4585的A0端、A1端、A2端W及A3端分別對應(yīng)與所述第一計數(shù)器40193的Q1端、Q2端、 Q3端化及Q4端相連；所述第一比較器4585的（A〉B)IN端化及（A=B)IN端接高電平，（A<B)IN端接地。
[0008] 在本發(fā)明一實施例中，所述第一闊值輸入模塊包括一第一撥碼開關(guān)S1 ;所述第一 撥碼開關(guān)S1的第一輸入端至第四輸入端分別接高電平；所述第一撥碼開關(guān)S1的第一輸出 端至第四輸出端分別對應(yīng)與所述第一計數(shù)器40193的DPI端、DP2端、DP3端W及DP4端相 連；所述第一撥碼開關(guān)S1的第一輸出端還經(jīng)第四電阻（R4)的一端連接至所述第一比較器 4585的B3端，第二輸出端還經(jīng)第=電阻（R3)的一端連接至所述第一比較器4585的B2端， 第=輸出端還經(jīng)第二電阻（R2)的一端連接至所述第一比較器4585的B1端，第四輸出端還 經(jīng)第一電阻（R1)的一端連接至所述第一比較器4585的B0端，且所述第一電阻（R1)的另一 端、所述第二電阻（R2)的另一端、所述第=電阻（R3)的另一端W及所述第四電阻（R4)的另 一端相連并接地。
[0009] 在本發(fā)明一實施例中，所述第二計數(shù)模塊包括一第二計數(shù)器40193;所述第二計 數(shù)器40193的CP+端與所述第一計數(shù)器40193的^端相連；所述第二計數(shù)器40193的 CP-端與所述第一計數(shù)器40193的_^端相連；所述第二計數(shù)器40193的R端作為所述第二 計數(shù)模塊的第四端；所述第二計數(shù)器40193的56端分別與所述第一計數(shù)器40193的端 W及所述第二計數(shù)器40193的胃端相連。
[0010] 在本發(fā)明一實施例中，所述第二比較模塊包括一第二比較器4585;所述第二比較 器4585的A0端、A1端、A2端W及A3端分別對應(yīng)與所述第二計數(shù)器40193的Q1端、Q2端、 Q3端W及Q4端相連；所述第二比較器4585的（A〉B)IN端接高電平；所述第二比較器4585 的（A=B)IN端與所述第一比較器4585的（A=B)OUT端相連；所述第二比較器4585的（A<B) IN端與所述第一比較器4585的（A<B)OUT端相連；；所述第二比較器4585的（A〉B)OUT端 作為所述第二比較模塊的第四端； 在本發(fā)明一實施例中，所述第二闊值輸入模塊包括一第二撥碼開關(guān)S2 ;所述第二撥碼 開關(guān)S2的第一輸入端至第四輸入端分別接高電平；所述第二撥碼開關(guān)S2的第一輸出端至 第四輸出端分別對應(yīng)與所述第二計數(shù)器40193的DPI端、DP2端、DP3端W及DP4端相連； 所述第二撥碼開關(guān)S2的第一輸出端還經(jīng)第八電阻（R8 )的一端連接至所述第二比較器4585 的B3端，第二輸出端還經(jīng)第走電阻（R7)的一端連接至所述第二比較器4585的B2端，第= 輸出端還經(jīng)第六電阻（R6)的一端連接至所述第二比較器4585的B1端，第四輸出端還經(jīng)第 五電阻（R5)的一端連接至所述第二比較器4585的B0端，且所述第五電阻（R5)的另一端、 所述第六電阻（R6)的另一端、所述第走電阻（R7)的另一端W及所述第八電阻（R8)的另一 端相連并接地。
[0011] 在本發(fā)明一實施例中，所述計數(shù)置位模塊包括一第^與非口電路和一非口電路； 所述第=與非口電路的第一輸入端作為所述計數(shù)置位模塊的第二端；所述第=與非口電路 的第二輸入端作為所述計數(shù)置位模塊的第一端；所述第=與非口電路的輸出端與所述非口 電路的輸入端相連；所述非口電路的輸出端作為所述計數(shù)置位模塊的第=端。
[0012] 進一步的，還提供一種新型低成本分頻電路的控制方法，其特征在于：通過第一 闊值輸入模塊中第一撥碼開關(guān)設(shè)置第一闊值N，通過第二闊值輸入模塊中第二撥碼開關(guān)設(shè) 置第二闊值M;設(shè)置完成后，分頻電路中各個模塊上電，分頻輸入模塊輸入待分頻信號至第 一計數(shù)模塊中的第一計數(shù)器40193的CP+端，所述第一計數(shù)器40193對該待分頻信號進行 計數(shù)；第一比較模塊中第一比較器4585接收所述第一計數(shù)器40193計數(shù)輸出端的第一計數(shù) 輸出值，并與經(jīng)第一撥碼開關(guān)鍵入第一比較器4585的第一闊值N相比較，且當(dāng)所述第一計 數(shù)輸出值等于所述第一闊值N時，所述第一計數(shù)器40193的^端輸出一個脈沖；所述第一 計數(shù)器40193將該脈沖傳輸?shù)降诙嫈?shù)模塊中第二計數(shù)器40193的CP+端，所述第二計數(shù) 器40193對該脈沖進行計數(shù)；第二比較模塊中第二比較器4585接收所述第二計數(shù)器40193 計數(shù)輸出端的第二計數(shù)輸出值，并與經(jīng)第二撥碼開關(guān)鍵入第二比較器4585的第二闊值M相 比較，且當(dāng)所述第二計數(shù)輸出值等于所述第二闊值M時，第二比較器4585的（A〉B)OUT端輸 出分頻脈沖信號，實現(xiàn)對待分頻信號的N*M分頻，并用該分頻脈沖經(jīng)計數(shù)置位模塊分別輸 入第一計數(shù)器40193和第二計數(shù)器40193的R端進行清零，并重新開始計數(shù)；其中，N或M 為大于等于1的正整數(shù)。
[0013] 相較于現(xiàn)有技術(shù)，本發(fā)明具有W下有益效果；本發(fā)明所提出的一種新型低成本分 頻電路及其控制方法，通過設(shè)置串聯(lián)的計數(shù)器W及級聯(lián)的比較器，并提供分頻闊值輸入模 塊，結(jié)合計數(shù)器和比較器的輸入輸出特性，實現(xiàn)了的分頻倍數(shù)可W為任何整數(shù)，不限制于現(xiàn) 有的分頻電路中僅為2的倍數(shù)的分頻方式，而且僅僅通過闊值設(shè)置模塊中撥碼開關(guān)的改變 即可實現(xiàn)分頻倍數(shù)的修改或設(shè)置，不需要做任何硬件電路的修改，操作簡單簡潔，而且高效 穩(wěn)定，沒有依靠可編程的邏輯器件或微控處理器，極大地降低了成本。
【附圖說明】
[0014] 圖1是常規(guī)技術(shù)中采用的分頻電路的電路圖。
[0015] 圖2是本發(fā)明一實施例中新型低成本分頻電路的電路原理圖。
[0016] 圖3是本發(fā)明一實施例中新型低成本分頻電路的電路連接示意圖。
【具體實施方式】
[0017] 下面結(jié)合附圖，對本發(fā)明的技術(shù)方案進行具體說明。
[0018] 本發(fā)明提供一種新型低成本分頻電路，如圖2所示，包括一分頻輸入模塊；該分頻 輸入模塊的第一端與一第一計數(shù)模塊的第一端相連；所述第一計數(shù)模塊的第二端與一第 一闊值輸入模塊的第一端