[0170]如圖13⑶所示那樣電荷泵電路164具有D型的觸發(fā)電路DFl、DF2、與NAND電路NAlI。觸發(fā)電路DFl、DF2的時(shí)鐘端子上輸入有來自圖13(A)的相位比較器162的信號(hào)PW4P、PW4N。觸發(fā)電路DF1、DF2的數(shù)據(jù)端子被設(shè)定為高電平(高電位電源電壓)。觸發(fā)電路DF1、DF2的輸出信號(hào)被輸入至NAND回路NA11，NAND電路NAll的輸出信號(hào)被輸入至觸發(fā)電路DF1、DF2的復(fù)位端子。
[0171]圖14為對(duì)第四結(jié)構(gòu)例的延遲控制電路160的動(dòng)作進(jìn)行說明的信號(hào)波形例。當(dāng)信號(hào)DLI被輸入至延遲電路DCM時(shí)，生成Al所示的那樣的多相時(shí)鐘信號(hào)。通過將該多相時(shí)鐘信號(hào)輸入至NAND電路NAl?NA4、NA5?NA8，A2所表示的信號(hào)PLO?PL3從NAND電路NAl?NA4被輸出，A3所表示的信號(hào)PL4?PL7從NAND電路NA5?NA8而被輸出。
[0172]通過將信號(hào)PLO?PL3輸入至NAND電路NA9，從而生成A4所示的信號(hào)PW4P。該信號(hào)PW4P相當(dāng)于取得了信號(hào)PLO?PL3的邏輯或(OR)的信號(hào)。此外通過將信號(hào)PL4?PL7輸入NAND電路NA10，從而生成A5所示的信號(hào)PW4N。該信號(hào)PW4N相當(dāng)于取得了信號(hào)PL4?PL7的邏輯或的信號(hào)。
[0173]當(dāng)延遲電路DCM中的信號(hào)的延遲時(shí)間成為較長(zhǎng)時(shí)，信號(hào)PW4P的上升沿(例如A6)一方與信號(hào)PW4N的上升沿(例如A7)相比為在先上升。通過信號(hào)PW4P在先上升，如圖13(B)所示那樣，數(shù)據(jù)端子被設(shè)置為高電平(高電位電源電壓)的觸發(fā)電路DFl的輸出信號(hào)UP成為高電平(激活)。由此流過延遲單元的電流增加，從而成為實(shí)施有使延遲電路DCM中的信號(hào)的延遲時(shí)間較短的反饋。
[0174]另一方面，當(dāng)延遲電路DCM中的信號(hào)的延遲時(shí)間成為較短時(shí)，信號(hào)PW4N的上升沿(A7) 一方與信號(hào)PW4P的上升沿(A6)相比為在先上升。通過信號(hào)PW4N在先上升，數(shù)據(jù)端子被設(shè)定為高電平的觸發(fā)電路DF2的輸出信號(hào)DN成為高電平。由此流過延遲單元的電流減少，從而成為實(shí)施有使延遲電路DCM的信號(hào)的延遲時(shí)間較長(zhǎng)的反饋。
[0175]圖15為圖12的波形整形電路196的結(jié)構(gòu)例，圖16㈧為對(duì)其動(dòng)作進(jìn)行說明的信號(hào)波形例。另外因?yàn)榕c波形整形電路198為相同的結(jié)構(gòu)，圖16(B)表示對(duì)該動(dòng)作進(jìn)行說明的信號(hào)波形例，省略其詳細(xì)的說明。
[0176]如圖15所示那樣波形整形電路196具有D型的觸發(fā)電路DFll?DF15，與異或電路 EXRo
[0177]如圖16㈧的信號(hào)波形例所示那樣，當(dāng)動(dòng)作使能信號(hào)EN成為高電平之后，信號(hào)EN0UT、EN0UTF成為高電平，并且觸發(fā)電路DF15的復(fù)位狀態(tài)被解除。之后，通過BI所示的信號(hào)SDF的上升沿，觸發(fā)電路DF15的輸出信號(hào)FE2如B2所示那樣成為高電平，同步信號(hào)SYC如B3所示那樣成為低電平。即，通過圖12的選擇器191輸出信號(hào)SDF來設(shè)定同步信號(hào)SYC的下降沿。
[0178]此外，如BI所示那樣通過信號(hào)SDF成為高電平，信號(hào)ENOUTR成為高電平，從而觸發(fā)電路DF14的復(fù)位狀態(tài)被解除。之后，B4所示的信號(hào)SDR成為上升沿，從而觸發(fā)電路DF14的輸出信號(hào)RE2如B5所示那樣成為高電平，同步信號(hào)SYC如B6所示那樣成為高電平。即，通過圖12的選擇器192輸出信號(hào)SDR來設(shè)定同步信號(hào)SYC的上升沿。
[0179]通過設(shè)定這樣的波形整形電路196，可將同步信號(hào)SYC的占空比設(shè)定為50%。即，當(dāng)輸入同步檢波電路81的同步信號(hào)SYC的占空比偏離于50%時(shí)，會(huì)產(chǎn)生Ι/f噪聲信號(hào)等，從而產(chǎn)生檢波的誤差。這樣，會(huì)產(chǎn)生靈敏度生成誤差、生成零點(diǎn)變動(dòng)等問題。
[0180]對(duì)于這一點(diǎn)，如果設(shè)定像本實(shí)施方式的那樣的波形整形電路196，則容易將同步信號(hào)SYC的占空比設(shè)定為50%，從而能夠謀求檢測(cè)裝置20的檢測(cè)性能的提高。
[0181]9.布局配置
[0182]圖17表示在以半導(dǎo)體裝置700來實(shí)現(xiàn)本實(shí)施方式的檢測(cè)裝置(20)的情況下的電路的布局配置例。
[0183]如圖17所示那樣在半導(dǎo)體裝置(半導(dǎo)體芯片)700中，布局配置有同步信號(hào)輸出電路(52)、驅(qū)動(dòng)電路(30)、檢測(cè)電路(60)，控制部(120)。此外在半導(dǎo)體裝置700的端部的區(qū)域設(shè)置有配置了襯墊與I/O電路的I/O區(qū)域(接口區(qū)域)702。檢測(cè)裝置的輸入信號(hào)與輸出信號(hào)經(jīng)由該I/O區(qū)域702而被輸入輸出。
[0184]在半導(dǎo)體裝置700中，使用半導(dǎo)體處理來在半導(dǎo)體的基板上形成阱區(qū)域(P阱、N阱)、擴(kuò)散區(qū)域(P型、N型)、柵極氧化膜、絕緣膜、聚硅層、金屬配線層等。由此同步信號(hào)輸出電路、驅(qū)動(dòng)電路、檢測(cè)電路、控制部的晶體管與信號(hào)線被形成。圖17為從與半導(dǎo)體的基板正交的方向所觀察到的俯視圖。
[0185]在圖17中，將與第一方向DRl正交的方向設(shè)為第二方向DR2，將第一方向DRl的相反方向設(shè)為第三方向DR3，將第二方向DR2的相反方向設(shè)為第四方向DR4。第一方向DRl為從矩形的半導(dǎo)體裝置700的第一邊而朝向與其對(duì)置的第三邊的方向。第二方向DR2為從半導(dǎo)體裝置700的第二邊朝向與其對(duì)置的第四邊的方向。
[0186]而且在圖17中，驅(qū)動(dòng)電路被配置(布局配置)于同步信號(hào)輸出電路(相位調(diào)節(jié)電路)與檢測(cè)電路之間。即，在同步信號(hào)輸出電路的第二方向DR2—側(cè)設(shè)置有驅(qū)動(dòng)電路，并且在驅(qū)動(dòng)電路的第二方向DR2 —側(cè)設(shè)置有檢測(cè)電路。此外在同步信號(hào)輸出電路、驅(qū)動(dòng)電路、檢測(cè)電路的第一方向DRl —側(cè)配置有控制部。另外圖17中的同步信號(hào)輸出電路、驅(qū)動(dòng)電路、檢測(cè)電路、控制部表示該各電路的晶體管與信號(hào)線被形成的電路配置區(qū)域。
[0187]例如在圖2的檢測(cè)裝置的電路圖(原理圖)中，在驅(qū)動(dòng)電路30的下側(cè)配置有同步信號(hào)輸出電路52，在同步信號(hào)輸出電路52的下側(cè)配置有檢測(cè)電路60。即，來自驅(qū)動(dòng)電路30的信號(hào)被輸入至同步信號(hào)輸出電路52，來自同步信號(hào)輸出電路52的同步信號(hào)SYC被輸入至檢測(cè)電路60。在圖2中，以沿著該信號(hào)的流通的方式，在驅(qū)動(dòng)電路30的下側(cè)配置了同步信號(hào)輸出電路52，在同步信號(hào)輸出電路52的下側(cè)配置了檢測(cè)電路60。
[0188]與此相對(duì)，在本實(shí)施方式中，在半導(dǎo)體裝置700中的布局配置(芯片上的實(shí)際的晶體管等的配置)中，與圖2的信號(hào)的流通不同，將同步信號(hào)輸出電路配置于驅(qū)動(dòng)電路的第四方向DR4 —側(cè)(圖中的上側(cè))，將檢測(cè)電路配置于驅(qū)動(dòng)電路的第二方向DR2 —側(cè)(下側(cè))。
[0189]S卩，如圖5等所說明那樣，在同步信號(hào)輸出電路的延遲電路中設(shè)置有多個(gè)延遲單元，并實(shí)施基于DLL電路的延遲時(shí)間的鎖定動(dòng)作。因此，因?yàn)槎鄠€(gè)延遲單元例如以驅(qū)動(dòng)頻率的時(shí)鐘頻率來進(jìn)行動(dòng)作，所以會(huì)發(fā)生噪聲電平較高的數(shù)字信號(hào)噪聲。
[0190]另一方面，在通過檢測(cè)電路來對(duì)所需信號(hào)進(jìn)行檢測(cè)時(shí)，因?yàn)樾枰獙?shí)施較高S/N比的檢測(cè)處理，因而優(yōu)選為噪聲電平極低的噪聲信號(hào)環(huán)境。因此，當(dāng)產(chǎn)生較高噪聲電平的數(shù)字噪聲的同步信號(hào)輸出電路被配置于距檢測(cè)電路較近時(shí)，檢測(cè)處理的S/N比惡化，檢測(cè)性能會(huì)下降。對(duì)于這一點(diǎn)，在驅(qū)動(dòng)電路中并未要求像檢測(cè)電路所要求的那樣的噪聲電平極低的噪聲信號(hào)環(huán)境。
[0191]因此在圖17中，采用隔著驅(qū)動(dòng)電路來對(duì)同步信號(hào)輸出電路與檢測(cè)電路進(jìn)行配置的布局方法。這樣，能夠?qū)ν叫盘?hào)輸出電路與檢測(cè)電路之間的距離進(jìn)行分離。由此，能夠?qū)ν叫盘?hào)輸出電路中所產(chǎn)生的數(shù)字噪聲信號(hào)傳遞至檢出電路的情況進(jìn)行抑制。因此，能夠?qū)ν叫盘?hào)輸出電路的數(shù)字噪聲信號(hào)為要因的檢測(cè)電路的性能降低的情況進(jìn)行抑制。
[0192]此外在圖17中，例如以合并驅(qū)動(dòng)電路與檢測(cè)電路的第一方向DRl上的寬度來決定同期信號(hào)輸出電路的寬度的方式來進(jìn)行配置。通過實(shí)施這樣的方式，能夠提高半導(dǎo)體裝置700的全體的布局效率。因此，能夠縮小半導(dǎo)體裝置700的芯片面積，從而實(shí)現(xiàn)低成本化等。
[0193]此外在圖17中，將控制部配置于同步信號(hào)輸出電路、驅(qū)動(dòng)電路、檢測(cè)電路的第一方向DRl —側(cè)。根據(jù)這樣的布局配置，可使從控制部輸出的輸出信號(hào)與向控制部輸入的輸入信號(hào)的配線通過短路總線而與同步信號(hào)輸出電路、驅(qū)動(dòng)電路、檢測(cè)電路相連接。由此能夠提高布局效率，并謀求半導(dǎo)體裝置700的小規(guī)?；?。
[0194]圖18為表示同步信號(hào)輸出電路的詳細(xì)的布局配置例的圖。圖18中，向同步信號(hào)輸出電路進(jìn)行輸出的輸入信號(hào)通過圖12的延遲電路00:1、00:2、00:3、00?的延遲單元而被延遲，同時(shí)被進(jìn)行信號(hào)傳遞而輸入至延遲電路DCM。而后通過延遲電路DCM的延遲單元D0、0Ρ..0404而被延遲，同時(shí)被進(jìn)行信號(hào)傳遞。
[0195]在該情況下DLL電路(150)的延遲電路(DCM)的多個(gè)延遲單元(D0?D404)中的第一延遲單元組如El所示那樣沿著從各延遲單元的輸入而朝向輸出的方向的第一方向DRl而被配置。即，該第一延遲單元組如El所示那樣沿著第一方向DRl被配置為串聯(lián)連接。
[0196]此外接續(xù)于第一延遲單元組的第二延遲單元組如Ε2所示那樣，被配置于El所表示的第一延遲單元組的第二方向DR2 —側(cè)。而后第二延遲單元組如Ε2所示那樣，沿著從各延遲單元的輸入而朝向輸出的方向的第三方向DR3而被配置。S卩，該第二延遲單元組如Ε2所示那樣沿著第三方向DR3而被配置為串聯(lián)連接。
[0197]此外接續(xù)于第二延遲單元組的第三延遲單元組如Ε3所示被配置為Ε2所示的第二延遲單元組的第二方向DR2 —側(cè)。而后第三延遲單元組如Ε3所示那樣，沿著從各延遲單元的輸入而朝向輸出的方向的第一方向DRl而被配置。
[0198]此外接續(xù)于第三延遲單元組的第四延遲單元組如Ε4所示那樣被配置于Ε3所示的第三延遲單元組的第二方向DR2側(cè)。而后第四延遲單元組如Ε4所示那樣沿著從各延遲單元的輸入而朝向輸出的方向的第三方向DR3而被配置。
[0199]像這樣在圖18中，DLL電路的延遲單元的第一延遲單元組如El所示那樣沿著第一方向DRl而被配置，與之接續(xù)的第二延遲單元組如E2所示那樣沿著為第一方向DRl的相反方向的第三方向DR3而被配置。此外第三延遲單元組如E3所示那樣沿著第一方向DRl而被配置，與之接續(xù)的第四延遲單元組如E4所示那樣沿著第三方向DR3而被配置。
[0200]通過以這樣的方式來進(jìn)行布局配置，能夠提高延遲單元的布局效率，并能夠謀求同步信號(hào)輸出電路的布局面積的縮小。
[0201]此外，通過將多個(gè)延遲單元如圖18那樣進(jìn)行配置，從而能夠采用以同步信號(hào)輸出電路的第一方向DRl上的寬度與驅(qū)動(dòng)電路、檢測(cè)電路的第一方向DRl上的寬度為一致的方式而進(jìn)行布局配置的方法，進(jìn)而能夠提高布局效率。
[0202]例如實(shí)施模擬電路等的設(shè)計(jì)來決定驅(qū)動(dòng)電路與檢測(cè)電路的電路結(jié)構(gòu)，并決定驅(qū)動(dòng)電路與檢測(cè)電路的布局配置模式。而后通過所決定的布局模式來如圖17那樣對(duì)驅(qū)動(dòng)電路、檢測(cè)電路進(jìn)行布局配置。
[0203]接下來在對(duì)同步信號(hào)輸出電路進(jìn)行布局配置時(shí)，以與驅(qū)動(dòng)電路和檢測(cè)電路的第一方向的寬度一致(大致一致)的方式來決定同步信號(hào)輸出電路的寬度。即，在圖18中，通過對(duì)多個(gè)延遲單元的配置中的折回點(diǎn)進(jìn)行調(diào)整來使同步信號(hào)輸出電路的寬度與驅(qū)動(dòng)電路、檢測(cè)電路的寬度一致。例如能夠通過對(duì)配置于El所示的第一延遲單元組與E2所示的第二延遲單元組的轉(zhuǎn)折點(diǎn)RP的延遲單元進(jìn)行決定來調(diào)整同步信號(hào)輸出電路的寬度。
[0204]這樣，在圖17中的驅(qū)動(dòng)電路的第四方向DR4側(cè)的區(qū)域，能夠布局配置與驅(qū)動(dòng)電路的寬度為相同寬度的同步信號(hào)輸出電路。因此，能夠提高檢測(cè)裝置的全體的布局效率，并能夠謀求半導(dǎo)體裝置700的小面積化、低成本化。
[0205]此外在圖18中，通過選擇器等而被構(gòu)成的輸出電路(180)被配置于DLL電路的多個(gè)延遲單元(D0?D404)的第二方向DR2側(cè)。這樣，能夠提高從DLL電路的多個(gè)延遲單元而被輸入至輸出電路的多相時(shí)鐘信號(hào)的布局配線的效率，并能夠謀求同步信號(hào)輸出電路的布局面積的縮小。例如圖12的時(shí)鐘信號(hào)DL164?DL195、DL344?DL375、DL74?DL105、DL254?DL285的信號(hào)線以相互不重疊重的方式而被進(jìn)行布局配線，并與輸出電路180的選擇器191、192、193、194相連接。這樣，能夠防止因?yàn)樵撔盘?hào)線的配線區(qū)域的增加從而同步信號(hào)輸出電路的布局面積增加的情況。另外如圖18所示那樣在輸出電路的第二方向DR2一側(cè)布局配置有電荷泵電路、低通濾波器的電容器等。
[0206]10.檢測(cè)電路
[0207]圖19表示檢測(cè)電路60的詳細(xì)的結(jié)構(gòu)例。圖19為全差動(dòng)開關(guān)混頻器方式的檢測(cè)電路60的示例。
[0208]檢測(cè)電路60包括第一、第二 Q/V轉(zhuǎn)換電路62、64、第一、第二增益調(diào)整放大器72、74、開關(guān)混頻器80、第一、第二過濾器92、94、A/D轉(zhuǎn)換電路100。另外，檢測(cè)電路60的結(jié)構(gòu)不限定于圖19，可實(shí)施為省略該結(jié)構(gòu)元件的一部分，或追加其他的結(jié)構(gòu)元件要素等各種改變。
[0209]Q/V轉(zhuǎn)換電路62、64(電荷-電壓轉(zhuǎn)換電路)中輸入有來自振子10的差動(dòng)的第一、第二檢測(cè)信號(hào)IQ1、IQ2。而后Q/V轉(zhuǎn)換電路62、64將在振子10所產(chǎn)生的電荷(電流)轉(zhuǎn)換為電壓。該Q/V轉(zhuǎn)換電路62、64為具有反饋電阻的連續(xù)型的電荷-電壓轉(zhuǎn)換電路。
[0210]增益調(diào)整放大器72、74對(duì)Q/V轉(zhuǎn)換電路62、64的輸出信號(hào)QA1、QA2進(jìn)行增益調(diào)整并放大。增益調(diào)整放大器72、74為所謂的可編程增益放大器，其通過所設(shè)定的增益而對(duì)信號(hào)QA1、QA2進(jìn)行放大。例如放大為適合A/D轉(zhuǎn)換電路100的電壓轉(zhuǎn)換范圍的振幅的信號(hào)。[0211 ] 開關(guān)混頻器80為根據(jù)來自驅(qū)動(dòng)電路30的同步信號(hào)SYC而實(shí)施差動(dòng)同期檢波的混頻器。具體而言在開關(guān)混頻器80中，增益調(diào)整放大器72的輸出信號(hào)QBl被輸入第一輸入節(jié)點(diǎn)NI1，增益調(diào)整放大器74的輸出信號(hào)QB2被輸入第二輸入節(jié)點(diǎn)NI2。而后通過來自驅(qū)動(dòng)電路30的同步信號(hào)SYC而實(shí)施差動(dòng)同步檢波，并使差動(dòng)第一、第二輸出信號(hào)QC1、QC2對(duì)第一、第二輸出節(jié)點(diǎn)NQ1、NQ2進(jìn)行輸出。通過該開關(guān)混頻器80而將前級(jí)電路(Q/V轉(zhuǎn)換電路、增益調(diào)整放大器)所產(chǎn)生的噪聲信號(hào)(Ι/f噪聲信號(hào))等的多余信號(hào)轉(zhuǎn)換為高頻帶。此夕卜，使作為與科里奧利力對(duì)應(yīng)的信號(hào)的所需信號(hào)進(jìn)入直流信號(hào)。
[0212]濾波器92中輸