檢測(cè)裝置、傳感器、電子設(shè)備以及移動(dòng)體的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及到檢測(cè)裝置、傳感器、電子設(shè)備以及移動(dòng)體等。
【背景技術(shù)】
[0002]在數(shù)碼相機(jī)、智能電話等的電子設(shè)備與汽車、飛機(jī)等的移動(dòng)體中，組裝有用于對(duì)由于外部要因而變化的物理量進(jìn)行檢測(cè)的陀螺傳感器。陀螺傳感器對(duì)角速度等的物理量進(jìn)行檢測(cè)，被使用于所謂的抖動(dòng)補(bǔ)正、姿態(tài)控制、GPS自動(dòng)導(dǎo)航等。
[0003]例如作為陀螺傳感器中的一種，已知水晶壓電振動(dòng)陀螺傳感器這類的振動(dòng)陀螺傳感器。在振動(dòng)陀螺傳感器中，對(duì)與通過旋轉(zhuǎn)而產(chǎn)生的科里奧利力對(duì)應(yīng)的物理量進(jìn)行檢測(cè)。
[0004]在這樣的陀螺傳感器的檢測(cè)裝置中，為了對(duì)多余信號(hào)進(jìn)行除去而設(shè)置有同步檢波電路。為了實(shí)施合理的同步檢波，需要將來自振子的檢測(cè)信號(hào)與使用于同步檢波電路的同步信號(hào)(參照信號(hào)，檢波信號(hào))之間的相位關(guān)系調(diào)整為合理。作為涉及到這樣的相位調(diào)整的現(xiàn)有技術(shù)，例如已知專利文獻(xiàn)1、2所公開的現(xiàn)有技術(shù)。
[0005]例如在專利文獻(xiàn)I中公開了一種設(shè)置通過PLL (Phase Locked Loop:鎖相環(huán))電路而被構(gòu)成的相位調(diào)節(jié)電路來實(shí)施同步信號(hào)的相位調(diào)整的技術(shù)。專利文獻(xiàn)2中公開了設(shè)置通過DLL(Delay Locked Loop:延遲鎖相環(huán))電路而被構(gòu)成的相位調(diào)節(jié)電路來實(shí)施同步信號(hào)的相位調(diào)整的技術(shù)。
[0006]然而，像專利文獻(xiàn)I那樣以PLL電路來構(gòu)成相位調(diào)節(jié)電路的方法，會(huì)產(chǎn)生消耗功率增加及電路大規(guī)模化等的問題。
[0007]此外在以DLL電路來構(gòu)成相位調(diào)節(jié)電路的專利文獻(xiàn)2中，為了實(shí)現(xiàn)相位的微調(diào)，由較小的相位調(diào)整量(例如0.5度)的多個(gè)延遲單元串聯(lián)連接而成的延遲電路成為必要。因此，延遲單元的數(shù)目變得較多，從而導(dǎo)致延遲電路的大規(guī)?；?。此外在設(shè)置有從來自DLL電路的多相位時(shí)鐘信號(hào)來選擇同步信號(hào)的選擇器的情況下，會(huì)產(chǎn)生導(dǎo)致選擇器的電路面積的增加、與對(duì)DLL電路與選擇器進(jìn)行連接的信號(hào)線的配線區(qū)域的面積的增加，從而檢測(cè)裝置被實(shí)施為大規(guī)?；鹊膯栴}。
[0008]根據(jù)本發(fā)明的多個(gè)方式能夠提供一種檢測(cè)裝置、傳感器、電子設(shè)備以及移動(dòng)體等，其能夠通過小規(guī)模的電路結(jié)構(gòu)來實(shí)現(xiàn)同步信號(hào)的微調(diào)、粗調(diào)。
[0009]專利文獻(xiàn)1:日本特開2012-163477號(hào)公報(bào)
[0010]專利文獻(xiàn)2:日本特開2009-281888號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0011]本發(fā)明為為了解決上述課題中的至少一部分而被完成，可作為以下的形態(tài)或方式而實(shí)現(xiàn)。
[0012]本發(fā)明的一個(gè)方式涉及到一種檢測(cè)裝置，其中包括:驅(qū)動(dòng)電路，其接收來自物理量轉(zhuǎn)換器的反饋信號(hào)而對(duì)所述物理量轉(zhuǎn)換器進(jìn)行驅(qū)動(dòng)；同步信號(hào)輸出電路，其接收來自所述驅(qū)動(dòng)電路的輸出信號(hào)而輸出同步信號(hào)；檢測(cè)電路，其根據(jù)來自所述物理量轉(zhuǎn)換器的信號(hào)以及所述同步信號(hào)而實(shí)施與物理量對(duì)應(yīng)的物理量信號(hào)的檢測(cè)處理，并輸出檢測(cè)數(shù)據(jù)，所述同步信號(hào)輸出電路包括DLL (Delay Locked Loop)電路，其包括輸出延遲控制信號(hào)的延遲控制電路、和具有通過所述延遲控制信號(hào)而對(duì)延遲時(shí)間進(jìn)行控制的多個(gè)延遲單元的延遲電路；調(diào)節(jié)電路，其具有通過所述延遲控制信號(hào)而對(duì)延遲時(shí)間進(jìn)行控制的至少一個(gè)延遲單元，并將如下信號(hào)輸出至所述DLL電路，所述信號(hào)為，將基于來自所述驅(qū)動(dòng)電路的所述輸出信號(hào)而生成的輸入信號(hào)延遲而得到的信號(hào)；輸出電路，其根據(jù)來自所述DLL電路的多相時(shí)鐘信號(hào)而輸出所述同步信號(hào)。
[0013]根據(jù)本發(fā)明的一個(gè)方式，同步信號(hào)輸出電路輸出同步信號(hào)，從而檢測(cè)電路使用同步信號(hào)而實(shí)施物理量信號(hào)的檢測(cè)處理。在該同步信號(hào)輸出電路中設(shè)置有具有延遲控制電路與延遲電路的DLL電路、輸出電路、和調(diào)節(jié)電路。而后調(diào)節(jié)電路根據(jù)DLL電路中的延遲單元用的延遲控制信號(hào)而對(duì)該延遲單元的延遲時(shí)間進(jìn)行控制，并將基于來自驅(qū)動(dòng)電路的輸出信號(hào)的輸入信號(hào)的、被延遲后的信號(hào)輸出至DLL電路。因此，在DLL電路鎖定了延遲時(shí)間的情況下，通過調(diào)節(jié)電路的延遲單元而以基于該延遲控制信號(hào)的延遲時(shí)間來使輸入信號(hào)延遲、并使其輸入至DLL電路。由此，同步信號(hào)的相位的微調(diào)、粗調(diào)等成為可能。
[0014]此外本發(fā)明也可以采用下述方式，S卩，所述調(diào)節(jié)電路包括第二延遲電路，所述第二延遲電路通過與構(gòu)成所述DLL電路的所述延遲電路的所述延遲單元相比而延遲時(shí)間較少的延遲單元而被構(gòu)成。
[0015]這樣，可實(shí)施同步信號(hào)的相位的微調(diào)，并能夠?qū)崿F(xiàn)高解析度的相位調(diào)整等。
[0016]此外本發(fā)明也可以采用下述方式，即，所述調(diào)節(jié)電路包括第三延遲電路，所述第三延遲電路通過與構(gòu)成所述DLL電路的所述延遲電路的所述延遲單元的個(gè)數(shù)相比而為較少個(gè)數(shù)的延遲單元而被構(gòu)成。
[0017]這樣，可實(shí)施同步信號(hào)的相位的粗調(diào)，并能夠?qū)崿F(xiàn)較寬范圍的相位調(diào)整等。
[0018]此外本發(fā)明也可以采用下述方式，S卩，在m以及η為大于I的整數(shù)并且m小于η時(shí)，所述輸出電路根據(jù)來自所述DLL電路的η個(gè)所述多相時(shí)鐘信號(hào)之中的m個(gè)多相時(shí)鐘信號(hào)而輸出所述同步信號(hào)。
[0019]這樣，便能夠?qū)σ驗(yàn)槎嘞鄷r(shí)鐘信號(hào)的配線區(qū)域等從而電路大規(guī)模化等的情況進(jìn)行抑制。
[0020]此外本發(fā)明還可以采用下述方式，S卩，所述輸出電路包括:第一選擇器，其接收來自所述DLL電路的所述多相時(shí)鐘信號(hào)之中的第一多相時(shí)鐘信號(hào)組而輸出第一信號(hào)；第二選擇器，其接收來自所述DLL電路的所述多相時(shí)鐘信號(hào)之中的第二多相時(shí)鐘信號(hào)組而輸出第二信號(hào)，第三選擇器，其接收來自所述第一信號(hào)與所述第二信號(hào)而輸出所述同步信號(hào)。
[0021]這樣，可在第一多相時(shí)鐘信號(hào)組、第二多相時(shí)鐘信號(hào)組所對(duì)應(yīng)的調(diào)整范圍中對(duì)相位進(jìn)行調(diào)整，并能夠?qū)崿F(xiàn)較寬范圍的相位調(diào)整等。
[0022]此外本發(fā)明還可以采用下述方式，S卩，所述輸出電路包括:第一選擇器，其接收來自所述DLL電路的所述多相時(shí)鐘信號(hào)之中的第一多相時(shí)鐘信號(hào)組而輸出第一信號(hào)；第二選擇器，其接收來自所述DLL電路的所述多相時(shí)鐘信號(hào)之中的第二多相時(shí)鐘信號(hào)組而輸出第二信號(hào)；波形整形電路，其輸出通過所述第一信號(hào)而被設(shè)定下降沿、通過所述第二信號(hào)而被設(shè)定上升沿的所述同步信號(hào)。
[0023]這樣，可實(shí)施同步信號(hào)的占空比的調(diào)整等，例如能夠使占空比接近50%從而提高檢測(cè)裝置的檢測(cè)性能。
[0024]此外本發(fā)明還可以采用下述方式，所述輸出電路包括:第三選擇器，其接收來自所述DLL電路的所述多相時(shí)鐘信號(hào)之中的第三多相時(shí)鐘信號(hào)組而輸出第三信號(hào)；第四選擇器，其接收來自所述DLL電路的所述多相時(shí)鐘信號(hào)之中的第四多相時(shí)鐘信號(hào)組而輸出第四信號(hào)；第二波形整形電路，其輸出下降沿通過所述第三信號(hào)而被設(shè)定、上升沿通過所述第四信號(hào)而被設(shè)定的第二同步信號(hào)。
[0025]這樣，除了被實(shí)施了占空比的調(diào)整等的同步信號(hào)之外，還能夠同時(shí)輸出被實(shí)施了占空比調(diào)整等的第二同步信號(hào)。
[0026]此外本發(fā)明還可以采用下述方式，其中，所述延遲控制電路實(shí)施所述DLL電路的輸入信號(hào)與輸出信號(hào)的相位比較而生成所述延遲控制信號(hào)。
[0027]通過實(shí)施這樣的相位比較，可實(shí)施基于DLL電路的延遲時(shí)間的鎖定。
[0028]此外本發(fā)明還可以采用下述方式，其中，所述延遲控制電路在η以及j為大于I的整數(shù)、并且j小于η時(shí)，實(shí)施所述DLL電路中的η個(gè)所述多相時(shí)鐘信號(hào)之中的j個(gè)多相時(shí)鐘信號(hào)的相位比較，從而生成所述延遲控制信號(hào)。
[0029]通過實(shí)施這樣的相位比較，可實(shí)施基于DLL電路的延遲時(shí)間的鎖定，同時(shí)能夠?qū)μ摂M鎖定的產(chǎn)生等進(jìn)行抑制。
[0030]此外本發(fā)明還可以采用下述方式，其中，構(gòu)成所述DLL電路以及所述調(diào)節(jié)電路的各所述延遲單元為差動(dòng)輸入以及差動(dòng)輸出的差動(dòng)型電路。
[0031]這樣，能夠?qū)σ驗(yàn)橹圃旃ば虻钠畹葟亩鳧LL電路的鎖定功能成為不正常工作的情況等進(jìn)彳T抑制。
[0032]此外本發(fā)明的一個(gè)方式涉及到一種檢測(cè)裝置，其包括:驅(qū)動(dòng)電路，其接收來自物理量轉(zhuǎn)換器的反饋信號(hào)而對(duì)所述物理量轉(zhuǎn)換器進(jìn)行驅(qū)動(dòng)；同步信號(hào)輸出電路，其接收來自所述驅(qū)動(dòng)電路的輸出信號(hào)而輸出同步信號(hào)；檢測(cè)電路，其根據(jù)來自所述物理量轉(zhuǎn)換器的信號(hào)以及所述同步信號(hào)而實(shí)施與物理量對(duì)應(yīng)的物理量信號(hào)的檢測(cè)處理，并輸出檢測(cè)數(shù)據(jù)，所述同步信號(hào)輸出電路包括:DLL (Delay Locked Loop)電路，其包括輸出延遲控制信號(hào)的延遲控制電路、和具有根據(jù)所述延遲控制信號(hào)而對(duì)延遲時(shí)間進(jìn)行控制的多個(gè)延遲單元的延遲電路；調(diào)節(jié)電路，其具有通過所述延遲控制信號(hào)而對(duì)延遲時(shí)間進(jìn)行控制的至少一個(gè)延遲單元，并被設(shè)置于所述延遲鎖相環(huán)電路的環(huán)外，而對(duì)所述同步信號(hào)的相位進(jìn)行調(diào)節(jié)；輸出電路，其根據(jù)來自所述DLL電路的多相時(shí)鐘信號(hào)而輸出所述同步信號(hào)。
[0033]根據(jù)本發(fā)明的一個(gè)方式，同步信號(hào)輸出電路輸出同步信號(hào)，檢測(cè)電路使用該同步信號(hào)而實(shí)施物理量信號(hào)的檢測(cè)處理。在該同步信號(hào)輸出電路中，設(shè)置有具有延遲控制電路與延遲電路的DLL電路、輸出電路、調(diào)節(jié)電路。而且調(diào)節(jié)電路被設(shè)置于DLL電路的回路之外，并對(duì)同步信號(hào)的相位進(jìn)行調(diào)整。并且，在該調(diào)節(jié)電路中，根據(jù)DLL電路的延遲單元用的延遲控制信號(hào)而對(duì)該延遲單元的延遲時(shí)間進(jìn)行控制。因此，在DLL電路鎖定了延遲時(shí)間的情況下，通過該延遲控制信號(hào)對(duì)調(diào)節(jié)電路的延遲單元的延遲時(shí)間進(jìn)行控制，從而對(duì)同步信號(hào)的相位進(jìn)行調(diào)整。由此，可實(shí)施同步信號(hào)的相位的微調(diào)、粗調(diào)等。
[0034]此外本發(fā)明還可以采用下述方式，其中，所述驅(qū)動(dòng)電路被配置于所述同步信號(hào)輸出電路與所述檢測(cè)電路之間。
[0035]此外本發(fā)明還可以采用下述方式，其中包括:驅(qū)動(dòng)電路，其接收來自物理量轉(zhuǎn)換器的反饋信號(hào)而對(duì)所述物理量轉(zhuǎn)換器進(jìn)行驅(qū)動(dòng)；同步信號(hào)輸出電路，其接收來自所述驅(qū)動(dòng)電路的輸出信號(hào)而輸出同步信號(hào)；檢測(cè)電路，其根據(jù)來自所述物理量轉(zhuǎn)換器的信號(hào)以及所述同步信號(hào)而實(shí)施與物理量相對(duì)應(yīng)的物理量信號(hào)的檢測(cè)處理，并輸出檢測(cè)數(shù)據(jù)，所述同步信號(hào)輸出電路包括:DLL (Delayed Locked Loop)電路，其具有輸出延遲控制信號(hào)的延遲控制電路、和通過由所述延遲控制信號(hào)來對(duì)延遲時(shí)間進(jìn)行控制的多個(gè)延遲單元而被構(gòu)成的延遲電路；輸出電路，其根據(jù)來自所述DLL電路的多相時(shí)鐘信號(hào)而輸出所述同步信號(hào)，所述驅(qū)動(dòng)電路被配置于所述同步信號(hào)輸出電路與所述檢測(cè)電路之間。
[0036]根據(jù)本發(fā)明的一個(gè)方式，同步信號(hào)輸出電路通過來自驅(qū)動(dòng)電路的輸出信號(hào)而輸出同步信號(hào)，并且檢測(cè)電路使用該同步信號(hào)而實(shí)施物理量信號(hào)的檢測(cè)處理。而后，同步信號(hào)輸出電路具有DLL電路與輸出電路，驅(qū)動(dòng)電路被配置于同步信號(hào)輸出電路與檢測(cè)電路之間。這樣，因?yàn)槟軌驅(qū)ν叫盘?hào)輸出電路與檢測(cè)電路之間的距離進(jìn)行分離，從而能夠?qū)ν叫盘?hào)輸出電路的DLL電路的多個(gè)延遲單元所產(chǎn)生的數(shù)字噪聲被傳遞至檢測(cè)電路進(jìn)而使檢測(cè)性能下降等的情況進(jìn)行抑制。
[0037]此外本發(fā)明還可以采用下述方式，其中，在將與第一方向正交的方向設(shè)為第二方向，將所述第一方向的相反方向設(shè)為第三方向的情況下，所述延遲鎖相環(huán)電路的所述多個(gè)延遲單元之中的第一延遲單元組，以各個(gè)所述延遲單元的從輸入到輸出的方向沿著所述第一方向的方式而被配置，與所述第一延遲單元組相繼的第二延遲單元組被配置于所述第一延遲單元組的所述第二方向側(cè)，且以各個(gè)所述延遲單元的從輸入到輸出的方向沿著所述第三方向的方式而被配置
[0038]這樣，能夠以較高效率對(duì)DLL電路的多個(gè)延遲單元進(jìn)行布局配置。并且，例如通過實(shí)施從第一延遲單元組向第二延遲單元組前行的折回點(diǎn)的調(diào)整等，可實(shí)施同步信號(hào)輸出電路的第一方向的寬度的調(diào)整等，從而能夠提高布局效率。
[0039]本發(fā)明的其他的方式涉及到包括上文所述的檢測(cè)裝置和所述物理量轉(zhuǎn)換器的傳感器。
[0040]本發(fā)明的其他的方式涉及到包括上文所述的檢測(cè)裝置的電子設(shè)備。
[0041]本發(fā)明的其他的方式涉及到包括上文所述的檢測(cè)裝置的移動(dòng)體。
【附圖說明】
[0042]圖1為本實(shí)施方式的檢測(cè)裝置、電子設(shè)備、陀螺傳感器的結(jié)構(gòu)例。
[0043]圖2為檢測(cè)裝置的詳細(xì)的結(jié)構(gòu)例。
[0044]圖3中的圖3(A)?圖3(D)為同步檢波的說明圖。
[0045]圖4中的圖4 (A)、圖4 (B)為本實(shí)施方式的比較例。
[0046]圖5為本實(shí)施方式的同步信號(hào)輸出電路的基本結(jié)構(gòu)例。
[0047]圖6為同步信號(hào)輸出電路的詳細(xì)的第一結(jié)構(gòu)例。
[0048]圖7為作為延遲單元的一個(gè)示例的電流控制型倒相電路的結(jié)構(gòu)例。
[0049]圖8中的圖8 (A)、圖8 (B)為延遲控制電路的結(jié)構(gòu)例。
[0050]圖9為同步信號(hào)輸出電路的詳細(xì)的第二結(jié)構(gòu)例。
[0051]圖10為作為延遲單元的一個(gè)示例的差動(dòng)型電路的結(jié)構(gòu)例。
[0052]圖11為同步信號(hào)輸出電路的詳細(xì)的第三結(jié)構(gòu)例。
[0053]圖12為同步信號(hào)輸出電路的詳細(xì)的第四結(jié)構(gòu)例。
[0054]圖13中的圖13 (A)、圖13 (B)為延遲控制電路的結(jié)構(gòu)例。
[0055]圖14為對(duì)延遲控制電路的動(dòng)作進(jìn)行說明的信號(hào)波形例。
[0056]圖15為波形整形電路的結(jié)構(gòu)例。
[0057]圖16中的圖16(A)、圖16(B)為對(duì)波形整形電路的動(dòng)作進(jìn)行說明的信號(hào)波形例。
[0058]圖17為檢測(cè)裝置的布局配置例。
[0059]圖18為同步信號(hào)輸出電路的布局配置例。
[0060]圖19為全差動(dòng)開關(guān)混頻器方式的檢測(cè)裝置的結(jié)構(gòu)例。
[0061]圖20為應(yīng)用了本實(shí)施方式的檢測(cè)裝置的移動(dòng)體的一個(gè)示例。
【具體實(shí)施方式】
[0062]以下，對(duì)本發(fā)明所適合的實(shí)施方式詳細(xì)地進(jìn)行說明。以下所說明的本實(shí)施方式并不對(duì)權(quán)利要求書中所記載的本發(fā)明的內(nèi)容進(jìn)行不適當(dāng)?shù)南薅?，在本?shí)施方式中所說明的全部結(jié)構(gòu)并不一定都是作為本發(fā)明的解決手段所必須的。例如雖然在下文中，采用物理量轉(zhuǎn)換器為壓電型的振子(振動(dòng)陀螺)，傳感器為陀螺傳感器的情況為例而進(jìn)行說明，但本發(fā)明不限定于此。例如由硅基板等所形成的靜電電容檢測(cè)方式的振子(振動(dòng)陀螺)、對(duì)與角速度信息等價(jià)的物理量和角速度信息以外的物理量進(jìn)行檢測(cè)的物理量轉(zhuǎn)換器、傳感器等也可應(yīng)用于本發(fā)明。
[0063]1.電子設(shè)備、陀螺傳感器
[0064]圖