電壓緩沖電路及具有其的驅動負載隨時序切換的電路的制作方法
【技術領域】
[0001]本發(fā)明涉及緩沖電路技術領域，特別是涉及一種電壓緩沖電路及具有其的驅動負載隨時序切換的電路。
【背景技術】
[0002]在模擬集成電路中，常會遇到參考電壓驅動的負載大小會隨時序切換的情況，例如在 SAR ADC (Successive Approximat1n Register Analog-to-Digital Converter，逐次逼近寄存器型模數轉換器)中，比較器輸入端的共模參考電壓需要在時序的配合下驅動大的采樣電容(即負載)，因此提供共模參考電壓的電路對整個電路的性能起到關鍵作用。
[0003]在SAR ADC電路的采樣階段，由參考輸入電壓產生的共模參考電壓需要能夠在設定的時序要求內快速驅動大電容陣列達到穩(wěn)定，因此提供共模參考電壓的電路需要具有良好的穩(wěn)定性和較大的驅動能力。在數據處理階段，共模參考電壓不需要驅動大電容陣列，因此在電路設計時也要兼顧大驅動能力引起的功耗問題。圖1是最簡單的共模參考電壓產生電路，由參考輸入電壓VREF通過第一分壓電阻Rdl和第二分壓電阻Rd2分壓產生共模參考電壓VCM，共模參考電壓VCM直接通過電阻分壓結構、即第一負載開關KCl和第二負載開關KC2，來控制驅動大的第一采樣電容CSl和第二采樣電容CS2。該電路結構簡單，但為了提高電路速度實現大驅動能力，第一分壓電阻Rdl和第二分壓電阻Rd2的取值不能太大。但是這樣一來，該電路的毫安級靜態(tài)電流將浪費大量的功耗，并且電阻分壓結構在一定程度上限制了該電路的速度和共模參考電壓的穩(wěn)定性。
[0004]圖2是將一個運算放大器BUFFER，作為緩沖器連接在共模參考電壓和驅動的負載之間。該電路能夠簡單實現大驅動能力，同時緩沖器輸出端負載與輸入端共模參考電壓隔離，保證了參考電壓的穩(wěn)定性。但是為了實現大驅動能力，普通的運算放大器輸出級的靜態(tài)電流也較大，在電路不需要驅動大負載的時間里，大的靜態(tài)電流會浪費功耗。
[0005]因此，現在需要一種電壓緩沖電路，能夠實現在大負載下提供大驅動能力，在小負載下減小靜態(tài)功耗，并在此基礎上能夠提高電路的速度和參考電壓的穩(wěn)定性。

【發(fā)明內容】

[0006]鑒于以上所述現有技術的缺點，本發(fā)明的目的在于提供一種電壓緩沖電路及具有其的驅動負載隨時序切換的電路，用于解決現有技術中參考電壓產生電路驅動大負載時，為了獲得大驅動能力而造成靜態(tài)電流功耗浪費的問題。
[0007]為實現上述目的及其他相關目的，本發(fā)明提供一種電壓緩沖電路，用于驅動負載，其中，所述電壓緩沖電路至少包括:差分輸入級，輸出級和偏置模塊；
[0008]所述差分輸入級的正向輸入端連接一參考電壓，所述差分輸入級的負向輸入端連接所述輸出級的輸出端，用于對所述參考電壓和所述輸出級的輸出電壓進行比較；
[0009]所述輸出級包括并聯連接的至少兩路小電流支路和至少一路大電流支路，用于在所述參考電壓和所述輸出級的輸出電壓比較后輸出驅動電流，并在所述電壓緩沖電路驅動的負載大小需要切換時，提供相適配的驅動能力；其中，在所述電壓緩沖電路切換到驅動大負載時，所述輸出級輸出大驅動電流；在所述電壓緩沖電路切換到驅動小負載時，所述輸出級中的大電流支路斷開連接，所述輸出級輸出小驅動電流；
[0010]所述偏置模塊連接所述輸出級，用于在所述輸出級中的大電流支路斷開連接時，將所述大電流支路偏置到關斷的臨界點，以降低所述電壓緩沖電路的靜態(tài)電流。
[0011]優(yōu)選地，所述差分輸入級至少包括:第一 NMOS管、第二 NMOS管、第一 PMOS管、第二PMOS管以及第五NMOS管；
[0012]其中，所述第五NMOS管的源極接地，所述第五NMOS管的柵極接入一差分輸入級偏置電壓，所述第五NMOS管的漏極與所述第一 NMOS管的源極和所述第二 NMOS管的源極相連；所述第一 NMOS管的漏極與所述第一 PMOS管的柵極和漏極相連；所述第二 NMOS管的漏極與第二 PMOS管的柵極和漏極相連；所述第三PMOS管的源極和第二 PMOS管的源極與電源相連；所述第一 NMOS管的柵極為所述差分輸入級的負向輸入端，所述第二 NMOS管的柵極為所述差分輸入級的正向輸入端。
[0013]優(yōu)選地，在所述輸出級中，第一路小電流支路至少包括:第三PMOS管和第三NMOS管；第二路小電流支路至少包括:第四PMOS管和第四NMOS管；大電流支路至少包括:第五PMOS管、第六NMOS管、第一開關、第二開關、第三開關和第四開關；
[0014]其中，所述第三PMOS管的源極與電源相連，所述第三PMOS管的柵極和所述第一PMOS管的柵極相連，所述第三PMOS管的漏極與所述第三NMOS管的漏極和柵極相連，所述第三NMOS管的源極接地；所述第四PMOS管的源極與電源相連，所述第四PMOS管的柵極與所述第二 PMOS管的柵極相連，所述第四PMOS管的漏極與所述第四NMOS管的漏極相連；所述第四NMOS管的柵極與所述第三NMOS管的柵極相連，所述第四NMOS管的源極接地；所述第一開關的正端與所述第四PMOS管的柵極相連，所述第一開關的負端與所述第五PMOS管的柵極和所述第三開關的正端相連；所述第二開關的正端與所述第四NMOS管的柵極相連，所述第二開關的負端與所述第六NMOS管的柵極和所述第四開關的正端相連；所述第五PMOS管的源極與電源相連，所述第五PMOS管的漏極與所述第四PMOS管的漏極和所述第六NMOS管的漏極相連，所述第六NMOS管的源極接地。
[0015]優(yōu)選地，所述偏置模塊至少包括:用于產生第一偏置電壓的第一偏置電路；所述第一偏置電路至少包括:第六PMOS管、第七PMOS管、第一電阻和第七NMOS管，其中，所述第一偏置電壓小于等于電源電壓與所述第六PMOS管的閾值電壓之差；
[0016]其中，所述第六PMOS管的源極與電源相連，所述第六PMOS管的柵極與所述第七PMOS管的漏極和所述第一電阻的正極相連，所述第六PMOS管的漏極與所述第七PMOS管的源極和第三開關的負端相連；所述第七PMOS管的柵極與所述第一電阻的負極和所述第七NMOS管的漏極相連；所述第七NMOS管的柵極接入一第一偏置電路偏置電壓，所述第七NMOS管的源極接地；所述第一偏置電壓為所述第六PMOS管的漏極處的電壓。
[0017]優(yōu)選地，所述偏置模塊還包括:用于產生第二偏置電壓的第二偏置電路；所述第二偏置電路至少包括:第八PMOS管、第九PMOS管、第二電阻、第八NMOS管和第九NMOS管，其中，所述第二偏置電壓大于等于接地端和所述第九NMOS管的閾值電壓之和；
[0018]其中，所述第八PMOS管的源極與電源相連，所述第八PMOS管的柵極與所述第六PMOS管的柵極相連，所述第八PMOS管的漏極與所述第九PMOS管的源極相連；所述第九PMOS管的柵極與所述第七PMOS管的柵極相連，所述第九PMOS管的漏極與所述第二電阻的正極和所述第八NMOS管的柵極相連；所述第八NMOS管的漏極與所述第二電阻的負端和所述第九NMOS管的柵極相連，所述第八NMOS管的源極與所述第四開關的負端和所述第九NMOS管的漏極相連，所述第九NMOS管的源極接地；所述第二偏置電壓為所述第九NMOS管的漏極處的電壓。
[0019]本發(fā)明還提供一種驅動負載隨時序切換的電路，其中，所述驅動負載隨時序切換的電路至少包括:如上所述的電壓緩沖電路。
[0020]優(yōu)選地，所述驅動負載隨時序切換的電路為共模參考電壓產生電路，其還包括:用于產生共模參考電壓的電壓分壓結構；其中，所述電壓分壓結構以其產生的共模參考電壓作為連接到所述電壓緩沖電路的參考電壓。
[0021]優(yōu)選地，所述電壓分壓結構至少包括:第一分壓電阻和第二分壓電阻；其中，所述第一分壓電阻的正極接入一參考輸入電壓，所述第一分壓電阻的負極與所述第二分壓電阻的正極相連，所述第二分壓電阻的負極接地；所述共模參考電壓為所述第一分壓電阻的負極處的電壓。
[0022]如上所述，本發(fā)明的電壓緩沖電路及具有其的驅動負載隨時序切換的電路，具有以下有益效果:
[0023]本發(fā)明的電壓緩沖電路，可以快速切換提供給負載的驅動能力，功耗較低，工作速度快；可以在需要驅動大負載時提供大驅動電流，在不需要驅動大負載時提供小驅動電流，此時偏置模塊將輸出級中的大電流支路保持在關斷的臨界點，大大減小輸出級的靜態(tài)電流。同時，由于輸出級中的大電流支路并沒有完全關斷，在需要大驅動電流時，可以快速開啟，提高了電路的切換速度和參考電壓的穩(wěn)定性。
[0024]本發(fā)明的驅動負載隨時序