專利名稱：三態(tài)比較電路、三態(tài)電路的雙向組合及多閾值驅(qū)動形式的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基礎(chǔ)電壓比較器電路，具體是一種三態(tài)比較電路及模擬與數(shù)字的轉(zhuǎn)換電路。
電壓比較電路應(yīng)用極為廣泛，結(jié)構(gòu)、類型因用途而異，特別具有代表性的電壓比較電路為差分電壓比較電路，由于該電路具有許多優(yōu)點，因此，現(xiàn)行各種電壓比較器電路均采用差分比較電路，但是由于比較器設(shè)計思想的原則性限制，包括差分比較電路的現(xiàn)行各種比較電路具有如下不足。
1．電壓比較電路的輸入及輸出信號均是模擬信號，當(dāng)需要邏輯電平輸出時，是把比較后的誤差信號進行放大而獲得的。
2．由于比較電路的模擬特征，不能構(gòu)成“相等”或“平衡”的狀態(tài)輸出，故使比較器的邏輯輸出不完整。
雙限比較和雙限三態(tài)比較、以及射耦雙穩(wěn)態(tài)的具有回差特性的比較，和各種具有雙閾值的比較電路，均可以實現(xiàn)鑒別兩個輸入的三種明確狀態(tài)，但這些功能的實現(xiàn)都是在比較電路之外用其它方法實現(xiàn)的，因此使電路結(jié)構(gòu)復(fù)雜、難以發(fā)揮三態(tài)比較的固有特性，從一定意義上講，限制了比較電路更為廣泛的運用。
本發(fā)明旨在實現(xiàn)一種電路結(jié)構(gòu)簡單、具有三態(tài)邏輯輸出的更具有廣泛應(yīng)用的比較電路，以及用普通比較電路不能實現(xiàn)的器件應(yīng)用，亦是同本人發(fā)明<三態(tài)比較電路的單向組合及邏輯電路的模擬驅(qū)動形式>及<三態(tài)比較電路的調(diào)寬組合及邏輯電路的模擬驅(qū)動形式>具同等功能的又一種形式。
下面結(jié)合附圖描述本發(fā)明的技術(shù)方案及有益效果。
參照

圖1，本發(fā)明是由兩個晶體管和四個電阻構(gòu)成，其特點是晶體管1的發(fā)射極接晶體管2的基極構(gòu)成節(jié)點8，晶體管2的發(fā)射極接晶體管1的基極構(gòu)成節(jié)點7，節(jié)點7和節(jié)點8接電阻3和電阻4，電阻3和4的另一端接地，晶體管1和2的集電極分別接電阻5和6，并A構(gòu)成節(jié)點MA和MB，電阻5和6的另一端接電源VCC，從節(jié)點MA和MB分別引出一線作為輸出FA和FB，節(jié)點7和節(jié)點8直接作為輸入A和B，該電路是這樣工作的，當(dāng)輸入A＞B且A-B大于晶體管1的發(fā)射結(jié)死區(qū)電壓時，晶體管1導(dǎo)通，晶體管2截止，輸出FA為低電平、FB為高電平，當(dāng)輸入A＜B且B-A大于晶體管2的發(fā)射結(jié)死區(qū)電壓時，晶體管2導(dǎo)通，晶體管1截止，F(xiàn)A輸出高電平，F(xiàn)B輸出低電平，當(dāng)輸入A≥B或A≤B并且A-B或B-A小于晶體管發(fā)射結(jié)死區(qū)電壓時，晶體管1和2均截止，F(xiàn)A和FB輸出高電平。
參照圖2，把圖1所述電路中的集電極電阻5和6合并作為電阻9，節(jié)點MA和MB連接構(gòu)成節(jié)點M，并從M引出一線作為輸出F，即構(gòu)成單輸出三態(tài)比較電路。
參照圖3，把圖1所述電路的節(jié)點MA和MB用兩個二極管DA和DB連接，DA的負極接MA，DB的負極接MB，DA和DB的正極相接，再和電阻9相接，構(gòu)成節(jié)點M，電阻9的另一端接電源VCC，分別從節(jié)點MA、M、MB引出一線作為三個輸出FA、F、FB即構(gòu)成三輸出的三態(tài)比較電路。
參照圖4，該電路是本發(fā)明比較電路的復(fù)合結(jié)構(gòu)，其特點是晶體管1的基極同晶體管TA的發(fā)射極相接，晶體管2的基極同晶體管TB的發(fā)射極相接，把晶體管TA的基極和晶體管2的發(fā)射極相接構(gòu)成節(jié)點7，把晶體管TB的基極同晶體管1的發(fā)射極相接構(gòu)成節(jié)點8，節(jié)點7和節(jié)點8分別同電阻3和4相接，電阻3和4的另一端接地，晶體管1和2的集電極相接構(gòu)成節(jié)點M，節(jié)點M接電阻9再接電源VCC，晶體管TA和TB的集電極分別接電阻5和6，并構(gòu)成節(jié)點MA和MB，電阻5和6另一端接電源VCC。輸入A和B由節(jié)點7和8引入，并分別從節(jié)點MA、M、MB引出一線作為輸出FA、F、FB。
圖2、圖3、圖4所述電路的工作方式同于圖1所述電路的工作方式。
圖1、圖2、圖3、圖4所述的電路具有如下特點1．具有三態(tài)比較特性由于該電路在輸入模擬信號時輸出表現(xiàn)為“狀態(tài)”特性，在限定的條件下，輸出不跟隨輸入連續(xù)變化，只有當(dāng)兩個模擬信號的輸入越過規(guī)定的閾值區(qū)間時，輸出便由原來的狀態(tài)轉(zhuǎn)變至新的狀態(tài)，并且輸出有三種狀態(tài)，即A＞B和A＜B以及A-B或B-A小于閾值區(qū)間的狀態(tài)。
2．具有“量化”識別特性如果把A-B或B-A小于規(guī)定的閾值區(qū)間的情況“量化”為A=B，則對任意兩個模擬信號比較時，可以識別為“A是B”或“B是A”和“A非B”或“B非A”。
3．具有“量化”邏輯特性普通邏輯信號本無量的結(jié)構(gòu)，而本電路的邏輯信號輸出總有一個模擬量與之對應(yīng)。
4．具有“量化”驅(qū)動、掃描、選擇等特性如果把上述電路進行組合，形成許多輸出，則當(dāng)兩個模擬輸入在一定差值下，總有一個輸出并且只有一個輸出同其它輸出處于相反的狀態(tài)，而且這個輸出在模擬信號的作用下，朝兩個方向移動。
5．具有模數(shù)轉(zhuǎn)換特性用該電路的組合形式可以構(gòu)成一系列模數(shù)轉(zhuǎn)換電路，亦可以構(gòu)成數(shù)模轉(zhuǎn)換電路。
參照圖5，把圖2所述電路的輸入節(jié)點7和8分別與晶體管TC和TD的發(fā)射極相接，晶體管TC、TD的集電極接電源VCC，晶體管TC、TD的基極作為輸入A和B，并在節(jié)點M引出線上加驅(qū)動器Q后作為輸出F，則構(gòu)成單輸出電壓比較器電路。
參照圖6，把圖1所述電路的輸入節(jié)點7和8，分別接晶體管TC和TD的發(fā)射極，晶體管TC、TD的集電極接電源VCC，晶體管TC、TD的基極分別作為輸入A和B，并在節(jié)點MA和MB的引出線上加驅(qū)動器Q后作為輸出FA和FB，則構(gòu)成二輸出電壓比較器電路。
參照圖7，把圖3所述電路的輸入節(jié)點7和8分別接晶體管TC、TD的發(fā)射極，晶體管TC、TD的集電極接電源VCC，基極分別作為輸入A和B，并在輸出節(jié)點MA、M、MB的引出線上加驅(qū)動器QA、Q、QB后作為輸出FA、F、FB，則構(gòu)成比較器電路的三輸出結(jié)構(gòu)。
圖5、圖6、圖7所述的電壓比較器電路，與差分電壓比較器電路相比，具有實質(zhì)性的特點，該電路具有模擬信號的比較能力，亦具有模擬信號的“量化”識別能力，它既能工作在模擬電路里，對兩個模擬信號進行比較和“量化”識別，亦能工作在數(shù)字電路中、對兩組數(shù)據(jù)進行比較和識別。
參照圖8，把圖2所述的電路作為基本單元，并把各單元按隊列形式排列起來，形成單元①、單元②…單元 ，用各單元的輸出F作為本組合的各輸出F1、F2…Fn，并把各單元的一個同名輸入節(jié)點81、82…8n，分別用電阻R1、R2…Rn與電源相接，把各單元節(jié)點71、72…7n上的接地電阻31、32…3n的接地端與地分開，并相互連接，構(gòu)成輸入VI，即構(gòu)成單輸出的“單純隊列電路”。
參照圖9，把圖1所述的電路作為基本單元和圖8所述的方法，將構(gòu)成二輸出“單純隊列電路”。
參照圖10，把圖3所述的電路作為基本單元，用圖8所述的方法，將構(gòu)成三輸出“單純隊列電路”。
參照圖11，把圖8所述電路中的電阻R1、R2…Rn與電源相接的一端分開，并分別接入由電阻Z1、Z2…Zn和晶體管T構(gòu)成的分壓電阻鏈的各分壓節(jié)點C1、C2…Cn，則構(gòu)成調(diào)寬式的“單純隊列電路”。
圖8、圖9、圖10、圖11所述的電路具有交叉掃描和顯示功能，亦具有交叉深度可調(diào)的掃描顯示功能和“窗口”式掃描顯示功能。
參照圖12，用圖2所述的電路作為基本單元①、②… ，并把各單元的輸人異名節(jié)點，用握手式的方法連接起來，構(gòu)成新的節(jié)點8172、8273…8n-17n，并把異名輸入端的原各接地電阻合并形成電阻4132、4233…4n-13n，用單元①的一個輸入節(jié)點71作為本電路輸入VI，用單元 的一個輸節(jié)點8n作為另一路輸入VREF，用各單元的輸出F1、F2…Fn作為本電路輸出，即構(gòu)成“握手級聯(lián)隊列電路”的單輸出電路。
參照圖13，用圖1所述的電路為基本單元①、②… 和圖12所述的結(jié)構(gòu)，便構(gòu)成“握手級聯(lián)隊列電路”的二輸出結(jié)構(gòu)。
參照圖14，用圖3所述的電路作為基本單元①、②… 和圖12所述的結(jié)構(gòu)，便構(gòu)成“握手級聯(lián)隊列電路”的三輸出結(jié)構(gòu)。
參照圖15，把圖12所述電路的各輸出節(jié)點M1M2…Mn，分別接三級管T1、T2…Tn的基極，并把三極管T1、T2…Tn的集電極接電源VCC，再把三極管T1、T2…Tn的發(fā)射極連接起來，構(gòu)成輸出OUT，則構(gòu)成“握手級聯(lián)或電路”。
參照圖16，把圖12所述電路的各輸出節(jié)點M1、M2…Mn，分別接晶體管T1、T2…Tn的基極，并把各晶體管T1、T2…Tn的發(fā)射極連接起來，構(gòu)成節(jié)點E，各晶體管T1、T2…Tn的集電極作為輸出F1、F2…Fn，則構(gòu)成握手級聯(lián)“非輸出”電路。
參照圖17，把圖12所述的電路的各輸出節(jié)點M1、M2…Mn同晶體管T1、T2…Tn的基極分別連接起來，并把晶體管T1、T2…Tn的發(fā)射極作為該電路的各輸出F1、F2…Fn，則構(gòu)成“握手級聯(lián)隊列射極輸出電路”。
圖12、13、14、15、16、17所述的電路，具有邏輯電路的模擬驅(qū)動能力、逐點掃描能力和摸擬尋址能力。
參照圖18，把圖12所述電路的各輸出節(jié)點M1、M2…Mn直接同“與或門”邏輯電路的與門單元P1、P2…Pn的一個輸入端S1、S2…Sn連接，用與門單元①、②… 的另一個輸入端D1、D2…Dn端作為數(shù)據(jù)輸入端，VREF作為基準電平輸入端，VI作為模擬信號輸入端，F(xiàn)作為數(shù)據(jù)輸出端，即構(gòu)成“模擬數(shù)據(jù)選擇電路”即當(dāng)VI在任一模擬電平時，總有一路數(shù)據(jù)開關(guān)被選中，經(jīng)F輸出。
參照圖19，同樣用圖12的電路作為模擬驅(qū)動電路，并把該驅(qū)動電路的各輸出M1、M2…Mn同與門邏輯單元P1、P2…Pn的一個輸入端S1、S2…Sn連接起來，用各與門的輸出作為本電路的輸出F1、F2…Fn，即構(gòu)成“順次開關(guān)電路”。當(dāng)用VREF作為基準電平輸入，VI為模信號輸入時，VI在任一模擬電平時，總有一路數(shù)據(jù)D被接通，并經(jīng)其對應(yīng)的輸出F輸出。
參照圖20，亦用圖12所述的電路作為模擬驅(qū)動電路，并用模擬驅(qū)動電路的各輸出M1、M2…Mn，同分配開關(guān)的各控制端S1、S2…Sn相接，用分配開關(guān)的輸出F1、F2…Fn作為本電路輸出，用D作為數(shù)據(jù)輸入端，即構(gòu)成“模擬分配開關(guān)電路”。當(dāng)用VREF為基準電平輸入端VI為模擬驅(qū)動輸入端，則當(dāng)VI在任一模擬電平時，總有一路分配開關(guān)被接通，數(shù)據(jù)D便通過接通開關(guān)的輸出端輸出。
參照圖21，用圖16所述電路和各輸出F1、F2…Fn作為行線驅(qū)動電路和“行線”，用圖12所述的電路和各輸出M1、M2…Mn作為列線驅(qū)動電路和“列線”，并從各行線和列線相交的點上掛接顯示元件，把列線驅(qū)動電路的原電源輸入端VCC改接為視頻信號輸入端Y，行線驅(qū)動電路的基準電壓輸入端和列線驅(qū)動電路的基準電壓輸入端VREF分別接各自的基準電源，行線驅(qū)動電路的輸入端VI接幀同步后的掃描電壓輸出，列線驅(qū)動電路的輸入端VI接行同步后的掃描電壓輸出，則構(gòu)成單純矩陣的單色顯示驅(qū)動電路。該電路是這樣工作的，當(dāng)行線驅(qū)動電路的輸入端VI輸入幀掃描鋸齒波電壓時，行線驅(qū)動電路的各輸出F1、F2…Fn(即行線)，逐次的并且只有一個變低(變低的程度由E端控制)，其它均為高，列線驅(qū)動電路的輸入端VI輸入行掃描鋸齒波電壓時，各列線M1、M2…Mn將依次的并且只有一列線變高，其它均為低，因此視頻信號Y便通過電阻9驅(qū)動顯單元顯示，并在任一時刻只有“變低的行線與變高的列線”交點處的顯示單元顯示，當(dāng)行線和列線驅(qū)動器的輸入VI對應(yīng)的接入幀描和行掃描電壓，并且Y接連續(xù)的視頻信號時，該矩陣顯示器將能再現(xiàn)完整的圖像。
參照圖22，同圖21一樣，用模擬驅(qū)動電路的非輸出結(jié)構(gòu)作為行線驅(qū)動電路，用模擬驅(qū)動電路的射極輸出形式作為列線驅(qū)動電路，視頻信號是通過列線驅(qū)動電路的射極輸出管T1、T2…Tn的集電極節(jié)點Y引入，當(dāng)列掃描驅(qū)動電路的對應(yīng)M輸出變高時，與之連接的射極輸出管導(dǎo)通，視頻信號便通過導(dǎo)通三極管與顯示單元接通。
參照圖23，同圖22所述電路一樣，用模擬驅(qū)動非輸出電路作行線驅(qū)動器，用模擬驅(qū)動電路的射極輸出作為列線驅(qū)動器，行線驅(qū)動電路的輸出仍為單輸出形式，列線驅(qū)動電路的輸出M1、M2…Mn同三色驅(qū)動晶體管T1R、T1G、T1B和T2R、T2G、T2B…及TnR、TnG、TnB的基極連接，晶體管T1R、T2R…TnR的集電極與視頻信號的R基色信相接，晶體管T1G、T2G…TnG的集電極與視頻信號中的G基色信號相接，晶體管T1B、T2B…TnB的集電極與視頻信號中的B色信號相接，晶體管T1R、T1G、T1B發(fā)射極分別形成三色驅(qū)動列線，此三色列線即形成一組全色顯示驅(qū)動列線，T2R、T2G、T2B的發(fā)射極構(gòu)成第二組三色顯示驅(qū)動列線，在各組三色顯示驅(qū)動列線同行線的交點處，分別以組為單元接入顯示單元器件 ，則構(gòu)成全色單純矩陣顯示電路，該電路的工作方式同于圖22所述情況。
參照圖24，用一個圖12所述的模擬驅(qū)動電路作為行線驅(qū)動電路，并把該模擬驅(qū)動電路的各輸出F1、F2…Fn直接作為行驅(qū)動線，再用一個圖12所述的電路作為列線驅(qū)動電路，列線驅(qū)動電路的各輸出M1、M2…Mn，接晶體管T1、T2…Tn的柵極晶體管T1、T2…Tn的漏極互相連接構(gòu)成視頻輸入節(jié)點Y，晶體管T1、T2…Tn的源極作為列驅(qū)動線，在行驅(qū)動線和列驅(qū)動線的交點處，連接有源顯示單元，具體連接方式是，把各有源顯示單元的晶體管的柵極按行次序同行驅(qū)動線F1、F2…Fn連接，把各有源顯示單元晶體管的漏極按列次序與列驅(qū)動線連接，即構(gòu)成有源矩陣顯示電路的模擬驅(qū)動。
參照圖25為全色顯示有源矩陣的模擬驅(qū)動形式，行驅(qū)動方式同圖24所述電路一樣，列顯示模擬驅(qū)動電路的各輸出M1、M2…Mn與三色列線驅(qū)動晶體管T1R、T1G、T1B和T2R、T2G、T2B…及TnR、TnG、TnB的柵極相接，列線驅(qū)動晶體管T1R、T2R…TnR的漏極和視頻輸入R線連接，晶體管T1G、T2G…TnG的漏極同視頻輸入G線連接，晶體管T1B、T2B…TnB的漏極同視頻輸入B線連接，各色顯示單元的晶體管柵極分行同行線連接，各色顯示單元的漏極分組接對應(yīng)的列驅(qū)動線連接，即構(gòu)成有源矩陣全色顯示的模擬驅(qū)動形式。
圖24、25所述電路的驅(qū)動方式同于圖21、22、23所述的情況。
圖21、22、23所述電路的突出特點是，實現(xiàn)了矩陣顯示電路的模擬尋址，具有驅(qū)動速度高、電路結(jié)構(gòu)簡單和現(xiàn)有模擬電視系統(tǒng)兼容的特性。
參照圖26，用一個圖12所述的電路作為存儲器的字線驅(qū)動電路，即可構(gòu)成存儲器的單地址模擬驅(qū)動形式，具體結(jié)構(gòu)形式為把模擬驅(qū)動電路的各輸出F1、F2…Fn直接與有儲器的字線Z1Z2…Zn連接，即以構(gòu)成存儲器的模擬驅(qū)動，該電路是這樣工作的當(dāng)模擬驅(qū)動電路的VREF端接基準電壓、VI接模擬輸入電壓時，在任意輸入電壓下，模擬驅(qū)動電路的輸出F中總有一個并且只有一個為高電平，此時再對存儲進行讀或?qū)懖僮?，即可讀出或?qū)懭胂鄳?yīng)的數(shù)據(jù)，實際上，讀操作時，該電路已變?yōu)槟?shù)轉(zhuǎn)換器。
參照圖27，該電路是存儲器的雙地址結(jié)構(gòu)，保持原存儲器的行譯碼電路不變，把列譯碼電路換為模擬驅(qū)動電路并用模擬驅(qū)動電路各輸出F1F2…Fn作為位線，即構(gòu)成存儲器的雙地址驅(qū)動形式，該電路是這樣工作的，即當(dāng)?shù)刂纷g碼電路的字線X變高時，各列線由模擬驅(qū)動電路用模擬輸電壓VI驅(qū)動逐位讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)，此時模擬輸入信號VI要求為斜坡電壓。并且圖27所述電路亦可以將行地址譯碼電路和模擬驅(qū)動電路調(diào)換運用。
圖26、27所述電路的顯著特點是用模擬信號對存儲器進行操作驅(qū)動，使模擬信號同存儲器數(shù)據(jù)有直接的對應(yīng)關(guān)系。
參照圖28，把圖12、16、17所述模擬驅(qū)動電路的各輸出F1、F2…Fn，直接用矩陣編碼的方式進行編碼，構(gòu)成輸出D1、D2…Dn，則由圖12和圖16及圖17將會構(gòu)成三種不同性能的模數(shù)轉(zhuǎn)換器，用此方式構(gòu)成的模數(shù)轉(zhuǎn)換器，將有較高的轉(zhuǎn)換速度，可做成高速模數(shù)轉(zhuǎn)換器，并且電路結(jié)構(gòu)也非常簡捷。
參照圖29，把圖15所述電路的輸出端OUT，與脈沖整形電路相接，再把整形后的脈沖信號作為計數(shù)器的計數(shù)脈沖輸入，則構(gòu)成計數(shù)器的模擬驅(qū)動，該電路是這樣工作的當(dāng)VREF接基準電壓，輸入變化的模擬信號時，各基本單元①、②…(n)輸出M1、M2…Mn將依次變高，通過晶體管T1、T2…Tn組合后，便構(gòu)成逐個脈沖輸出，此脈沖經(jīng)整形電路整形后作為計數(shù)脈沖CP輸入。
權(quán)利要求
1．一種三態(tài)比較電路，由兩個晶體管和四個電阻組成，其特征在于體管1的發(fā)射極和晶體管2的基相接構(gòu)成節(jié)點8，晶體管2的發(fā)射極同晶體管1的基極相接構(gòu)成節(jié)點7，節(jié)點7和節(jié)點8接電阻3和電阻4，電阻3和電阻4的另一端接地，晶體管1和2的集電極分別接電阻5和6，構(gòu)成節(jié)點MA和MB電阻5和6的另一端接電源VCC。節(jié)點7和節(jié)點8作為輸入A和B，節(jié)點MA和MB分別引出一線為輸出FA和FB。
2．根據(jù)權(quán)利要求1所述的電路，其特征在于(1)把集電極電阻5和6合并作為電阻9，節(jié)點MA、MB相接構(gòu)成節(jié)點M，并從M引出一線為輸出F；(2)把節(jié)點MA和MB用二極管DA、DB連接，DA負極接MA、DB的負極接MB、DA和DB正極相接并和電阻9相接構(gòu)成節(jié)點M，電阻9另一端接電源VCC，分別從節(jié)點MA、M、MB引出一線為輸出FA、F、FB；(3)可以把晶體管1同晶體管TA和晶體管2同晶體管TB復(fù)合構(gòu)成。
3．根據(jù)權(quán)利要求1和權(quán)利要求2所述的電路，其特征在于節(jié)點7和8分別與晶體管TC、TD的發(fā)射極相接，晶體管TC和TD的集電極接電源VCC，晶體管TC和TD的基極為輸入A和B，并在各輸出引線上加驅(qū)動Q后輸出FA、F、FB。
4．根據(jù)權(quán)利要求1和權(quán)利要求2所述的電路其特征在于(1)把權(quán)利要求1和權(quán)利要求2所述的電路作為基本單元，并按隊列形式排列，構(gòu)成單元①單元②……單元 。用各單元輸出F作為輸出F1、F2、…Fn，各單元節(jié)點81、82、…8n分別用電阻R1、R2……Rn與電源VCC相接，各單元①、②…… 的電阻31、32……3n的接地端與地分開并互相連接構(gòu)成輸入VI；(2)用權(quán)利要求1所述的電路為基本單元組成的上述電路；(3)用權(quán)利要求2所述的電路為基本單元組成的上述電路；(4)把上述電路中的電阻R1、R2…Rn的接電源一端與電源分開，并分別接入電阻Z1、Z2……Zn和晶體管T構(gòu)成的分壓電阻鏈的分壓節(jié)點C1、C2……Cn。
5．根據(jù)權(quán)利要求1和權(quán)利要求2所述的電路，其特征在于(1)用權(quán)利要求2所述的電路為基本單元①、②…… ，并把各單元的輸入異名節(jié)點握手式的連接起來，構(gòu)成節(jié)點8172、8273……8n-17n，異名端電阻合并為4132、4233……4n-13n，節(jié)點71為輸入端VI，節(jié)點8n為另一輸入VREF，各單元輸出F1、F2……Fn為輸出；(2)利用權(quán)利要求1所述的電路為基本單元組成的上述電路；(3)利用權(quán)利要求2所述的電路為基本單元組成的上述電路；(4)把上述電路的各節(jié)點M1、M2……Mn分別接晶管T1、T2……Tn的基極，晶體管T1、T2……Tn的集電極接電源VCC，晶體管T1、T2……Tn的發(fā)射極互相連接構(gòu)成輸出OUT；(5)把上述電路的各節(jié)點M1、M2……Mn分別接晶體管T1、T2……Tn的基極，晶體管T1、T2……Tn的發(fā)射極互相連接構(gòu)成節(jié)點E，晶體管T1、T2……Tn的集電極作為輸出F1、F2……Fn；(6)把上述電路的節(jié)點M1、M2……Mn分別接晶體管T1、T2……Tn的基極，晶體管T1、T2……Tn的集電極互相連接構(gòu)成節(jié)點Y，晶體管T1、T2……Tn的發(fā)射極作為輸出F1、F2……Fn。
6．根據(jù)權(quán)利要求5所述的電路，其特征在于(1)用一個權(quán)利要求5所述電路的各輸出節(jié)點，M1、M2………Mn分別直接同“與或門”邏輯電路的與門單元P1、P2……Pn的一個輸入端S1、S2……Sn相接，D1、D2……Dn作為邏輯數(shù)據(jù)輸入端，F(xiàn)為輸出；(2)利用一個權(quán)利要求5所述電路的各輸出節(jié)點，M1、M2……Mn分別直接同與門邏輯單元P1、P2……Pn的一個輸入端S1、S2……Sn相接，D1、D2……Dn作為數(shù)據(jù)輸入端，F(xiàn)1、F2……Fn為數(shù)據(jù)輸出；(3)利用一個權(quán)利要求5所述電路的各輸出節(jié)點M1、M2…Mn分別直接與分配開關(guān)的各控制端S1、S2……Sn相接，D作為數(shù)據(jù)輸入端。F1、F2……Fn為分路輸出。
7．根據(jù)權(quán)利要求5所述的電路，其特征在于(1)利用權(quán)利要求5(1)所述的電路作為列線驅(qū)動電路其輸出節(jié)點M1、M2……Mn的引線為列線，利用權(quán)利要求5(5)所述的電路作為行線驅(qū)動電路，其輸出F1、F2…Fn為行線，并在行線同列線交匯處的行線與列線之間接顯示單元，列線驅(qū)動電路的電源輸入端VCC改為視頻信號輸入端Y，行線驅(qū)動電路的輸入VI按幀掃描電壓。列線驅(qū)動電路的VI接行掃描電壓，行線、列線驅(qū)動電路的VREF接基準電壓；(2)把上述電路的列線驅(qū)動電路改為權(quán)利要求5(6)所述的電路，并用該電路輸出F1、F2……Fn作為列線，視頻信號從Y端輸入；(3)把上述電路列線驅(qū)動電路的輸出節(jié)點M1、M2……Mn的各節(jié)點M，分別與三基色驅(qū)動晶體管T1R、T1G、T1B、和T2R、T2G、T2B…及TnR、TnG、TnB的基極連接，各單色驅(qū)動晶體管T1R、T2R……TnR的集電極接R色視頻信號，晶體管T1G、T2G……TnG的集電極接G基色信號，晶體管T1B、T2B……TnB的集電極接B基色信號，晶體管T1R、T1G、T1B和T2R、T2G、T2B……及TnR、TnG、TnB的發(fā)射極分組形成三色驅(qū)動列線；(4)用一個權(quán)利要求5(1)所述的電路作為行線驅(qū)動電路，其輸出F1、F2……Fn直接作為行線，再用一個權(quán)利要求5(1)所述的電路為列線驅(qū)動電路，其輸出節(jié)點M1、M2……Mn同晶體管T1、T2……Tn的柵極相接，晶體管T1、T2…Tn的漏極互相連接形成視頻輸入Y，晶體管T1、T2……Tn的源極作為列線，有源矩陣顯示單元的棚極接行線，漏極接列線；(5)把上述電路的列線驅(qū)動電路的各輸出節(jié)點M接三只驅(qū)動晶體管TR、TG、TB的柵極形成T1R、T1G、T1B和T2R、T2G、T2B……及TnR、TnG、TnB，把T1R、T2R……TnR的漏極互相連接與R輸入相接，把T1G、T2G……TnG的漏極互相連接與G輸入相接，把T1B、T2B……TnB的漏極互相連接，與B輸入相接，用TR、TG、TB的源極作列線，即構(gòu)成T1R、T1G、T1B、和T2R、T2G、T2B……及TnR、TnG、TnB、組列線，各顯示單元的柵極接行線，各顯示單元的漏極分組接三色列線。
8．根據(jù)權(quán)利要求5所述的電路，其特征在于(1)利用一個權(quán)利要求5所述的電路作為存儲器的字線驅(qū)動器電路，即構(gòu)成存儲器的單地址驅(qū)動，具體連方式為，直接用權(quán)利要求5所述電路的輸出F1、F2……Fn和單地址存儲器的字線Z1、Z2……Zn連接。(2)用一個權(quán)利要求5所述電路的各輸出F1、F2……Fn直接同雙地址存儲器的位線連接，構(gòu)成模擬讀(或?qū)?數(shù)電路。
9．根據(jù)權(quán)利要求5所述電路，其特征在于把權(quán)利要求5所述電路的各輸出F1、F2…Fn直接進行編碼即將模擬信號VI變?yōu)閿?shù)字信號D1、D2……Dn輸出。
10．根據(jù)權(quán)利要求5所述的電路，其特征在于利用一個權(quán)利要求5(4)所述的電路，其輸出OUT接整形電路，整形電路輸出接計數(shù)器的計數(shù)脈沖輸入端，計數(shù)器各輸出D1、D2……Dn為本電路輸出。
全文摘要
一種三態(tài)比較電路，由兩個晶體管和四個電阻組成，其特征在于體管1的發(fā)射極和晶體管2的基相接構(gòu)成節(jié)點8，晶體管2的發(fā)射極同晶體管1的基極相接構(gòu)成節(jié)點7，節(jié)點7和節(jié)點8接電阻3和電阻4，電阻3和電阻4的另一端接地，晶體管1和2的集電極分別接電阻5和6，構(gòu)成節(jié)點M
文檔編號H03K19/20GK1317879SQ0010516
公開日2001年10月17日 申請日期2000年4月12日 優(yōu)先權(quán)日2000年4月12日
發(fā)明者胡武生 申請人:胡武生