緩沖電路和包括緩沖電路的源極驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明提供了一種緩沖電路。該緩沖電路包括運(yùn)算放大器和轉(zhuǎn)換速率補(bǔ)償電路。運(yùn)算放大器放大輸入電壓信號(hào)并產(chǎn)生輸出電壓信號(hào)。轉(zhuǎn)換速率補(bǔ)償電路基于輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差來(lái)產(chǎn)生補(bǔ)償電流，并且將補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)。
【專利說明】緩沖電路和包括緩沖電路的源極驅(qū)動(dòng)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明構(gòu)思涉及一種顯示裝置，具體地，涉及一種具有增大轉(zhuǎn)換速率的緩沖電路和包括緩沖電路的源極驅(qū)動(dòng)電路。

【背景技術(shù)】
[0002]由于液晶顯示(IXD)裝置比陰極射線管更薄更輕并且其質(zhì)量已逐漸提高，因此IXD裝置已廣泛用作信息處理設(shè)備。
[0003]諸如IXD裝置之類的顯示裝置可包括用于驅(qū)動(dòng)顯示面板的源極驅(qū)動(dòng)電路。源極驅(qū)動(dòng)電路可包括用于輸出數(shù)據(jù)的輸出緩沖電路。


【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種緩沖電路。該緩沖電路包括運(yùn)算放大器和轉(zhuǎn)換速率補(bǔ)償電路。運(yùn)算放大器被配置為放大輸入電壓信號(hào)并且產(chǎn)生輸出電壓信號(hào)。轉(zhuǎn)換速率補(bǔ)償電路被配置為基于輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差來(lái)產(chǎn)生補(bǔ)償電流，并且將補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)。
[0005]在本發(fā)明構(gòu)思的示例性實(shí)施例中，當(dāng)所述電壓差大于預(yù)定電壓時(shí)，轉(zhuǎn)換速率補(bǔ)償電路可將補(bǔ)償電流提供至負(fù)載級(jí)。
[0006]在本發(fā)明構(gòu)思的示例性實(shí)施例中，當(dāng)所述電壓差大于預(yù)定電壓時(shí)，轉(zhuǎn)換速率補(bǔ)償電路可將補(bǔ)償電流提供至負(fù)載級(jí)中的輸出電容器的一端。
[0007]在本發(fā)明構(gòu)思的示例性實(shí)施例中，預(yù)定電壓可對(duì)應(yīng)于轉(zhuǎn)換速率補(bǔ)償電路中的特定金屬氧化物半導(dǎo)體(MOS)晶體管的閾值電壓。
[0008]在本發(fā)明構(gòu)思的示例性實(shí)施例中，轉(zhuǎn)換速率補(bǔ)償電路可被配置為產(chǎn)生流入運(yùn)算放大器的推補(bǔ)償電流和流出運(yùn)算放大器的拉補(bǔ)償電流。
[0009]在本發(fā)明構(gòu)思的示例性實(shí)施例中，轉(zhuǎn)換速率補(bǔ)償電路可包括比較器、拉補(bǔ)償電流產(chǎn)生器和推補(bǔ)償電流產(chǎn)生器。比較器可被配置為將輸入電壓信號(hào)與輸出電壓信號(hào)進(jìn)行比較，并且產(chǎn)生對(duì)應(yīng)于電壓差的第一電流。拉補(bǔ)償電流產(chǎn)生器可被配置為對(duì)第一電流執(zhí)行電流鏡操作，并且產(chǎn)生拉補(bǔ)償電流。推補(bǔ)償電流產(chǎn)生器可被配置為對(duì)第一電流執(zhí)行電流鏡操作，并且產(chǎn)生推補(bǔ)償電流。
[0010]在本發(fā)明構(gòu)思的示例性實(shí)施例中，比較器可包括NMOS晶體管和PMOS晶體管。NMOS晶體管可具有柵極、源極和漏極，對(duì)該柵極施加輸入電壓信號(hào)，對(duì)該源極施加輸出電壓信號(hào)，該漏極連接至第一節(jié)點(diǎn)。PMOS晶體管可具有柵極、源極和漏極，對(duì)該柵極施加輸入電壓信號(hào)，對(duì)該源極施加輸出電壓信號(hào)，該漏極連接至第二節(jié)點(diǎn)。
[0011]在本發(fā)明構(gòu)思的示例性實(shí)施例中，當(dāng)輸入電壓信號(hào)比輸出電壓信號(hào)大NMOS晶體管中的閾值電壓時(shí)，?OS晶體管可導(dǎo)通而PMOS晶體管可截止，拉補(bǔ)償電流產(chǎn)生器可被啟動(dòng)，并且轉(zhuǎn)換速率補(bǔ)償電路可將拉補(bǔ)償電流提供至負(fù)載級(jí)。
[0012]在本發(fā)明構(gòu)思的示例性實(shí)施例中，當(dāng)輸出電壓信號(hào)比輸入電壓信號(hào)大PMOS晶體管中的閾值電壓時(shí)，PMOS晶體管可導(dǎo)通而NMOS晶體管可截止，推補(bǔ)償電流產(chǎn)生器可被啟動(dòng)，并且轉(zhuǎn)換速率補(bǔ)償電路可將推補(bǔ)償電流提供至負(fù)載級(jí)。
[0013]在本發(fā)明構(gòu)思的示例性實(shí)施例中，NMOS晶體管的主體可電連接至NMOS晶體管的源極，PMOS晶體管的主體可電連接至PMOS晶體管的源極。
[0014]在本發(fā)明構(gòu)思的示例性實(shí)施例中，拉補(bǔ)償電流產(chǎn)生器可包括第一電流源、第一PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第一 NMOS晶體管和第二 NMOS晶體管。第一電流源可被配置為產(chǎn)生第一電源電流，響應(yīng)于第一控制信號(hào)來(lái)調(diào)整第一電源電流的幅值。第一 PMOS晶體管的源極可連接至電源電壓，其漏極和柵極可共同連接至第一電流源。第二 PMOS晶體管的源極可連接至電源電壓，其柵極可連接至第一 PMOS晶體管的柵極。第三PMOS晶體管的源極可連接至第二 PMOS晶體管的漏極，其漏極和柵極可共同連接至第一節(jié)點(diǎn)。第四PMOS晶體管的源極可連接至電源電壓，其柵極可連接至第三PMOS晶體管的柵極。第一 NMOS晶體管的漏極和柵極可共同連接至第四PMOS晶體管的漏極，其源極可接地。第二 NMOS晶體管的柵極可連接至第一 NMOS晶體管的柵極，其源極可接地，并且可從其漏極輸出拉補(bǔ)償電流。
[0015]在本發(fā)明構(gòu)思的示例性實(shí)施例中，推補(bǔ)償電流產(chǎn)生器可包括第二電流源、第一NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第一 PMOS晶體管和第二 PMOS晶體管。第二電流源可被配置為產(chǎn)生第二電源電流，響應(yīng)于第二控制信號(hào)來(lái)調(diào)整該第二電源電流的幅值。第一 NMOS晶體管的源極可接地，其漏極和柵極可共同連接至第二電流源。第二 NMOS晶體管的源極可接地，其柵極可連接至第一 NMOS晶體管的柵極。第三NMOS晶體管的源極可連接至第二 NMOS晶體管的漏極，其漏極和柵極可共同連接至第二節(jié)點(diǎn)。第四NMOS晶體管的源極可接地，其柵極可連接至第三NMOS晶體管的柵極。第一 PMOS晶體管的漏極和柵極可共同連接至第四NMOS晶體管的漏極，其源極可連接至電源電壓。第二PMOS晶體管的柵極可連接至第一 PMOS晶體管的柵極，其源極可連接至電源電壓，并且可從其漏極輸出推補(bǔ)償電流。
[0016]在本發(fā)明構(gòu)思的示例性實(shí)施例中，拉補(bǔ)償電流產(chǎn)生器可包括第一 PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第一 NMOS晶體管和第二 NMOS晶體管。第一 PMOS晶體管的源極可連接至電源電壓，其柵極可連接至包括在運(yùn)算放大器的負(fù)載級(jí)中的第一電流鏡電路的輸出端子。第二 PMOS晶體管的源極可連接至第一 PMOS晶體管的漏極，其漏極和柵極可共同連接至第一節(jié)點(diǎn)。第三PMOS晶體管的源極可連接至電源電壓，其柵極可連接至第二 PMOS晶體管的柵極。第一 NMOS晶體管的漏極和柵極可共同連接至第三PMOS晶體管的漏極，其源極可接地。第二 NMOS晶體管的柵極可連接至第一 NMOS晶體管的柵極，其源極可接地，并且可從其漏極輸出拉補(bǔ)償電流。
[0017]在本發(fā)明構(gòu)思的示例性實(shí)施例中，推補(bǔ)償電流產(chǎn)生器可包括第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第一 PMOS晶體管和第二 PMOS晶體管。第一 NMOS晶體管的源極可接地，其柵極可連接至包括在運(yùn)算放大器的負(fù)載級(jí)中的第二電流鏡電路的輸出端子。第二 NMOS晶體管的源極可連接至第一 NMOS晶體管的漏極，其漏極和柵極可共同連接至第二節(jié)點(diǎn)。第三NMOS晶體管的源極可接地，其柵極可連接至第二 NMOS晶體管的柵極。第一 PMOS晶體管的漏極和柵極可共同連接至第三NMOS晶體管的漏極，其源極可連接至電源電壓。第二 PMOS晶體管的柵極可連接至第一 PMOS晶體管的柵極，其源極可連接至電源電壓，并且可從其漏極輸出推補(bǔ)償電流。
[0018]在本發(fā)明構(gòu)思的示例性實(shí)施例中，運(yùn)算放大器可包括輸入級(jí)、負(fù)載級(jí)和輸出級(jí)。輸入級(jí)可被配置為接收輸入電壓信號(hào)和輸出電壓信號(hào)，并且確定輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差。負(fù)載級(jí)可被配置為利用拉補(bǔ)償電流和推補(bǔ)償電流來(lái)執(zhí)行轉(zhuǎn)換速率補(bǔ)償操作，產(chǎn)生對(duì)應(yīng)于電壓差的負(fù)載電流，并且將負(fù)載電流提供至輸入級(jí)。輸出級(jí)可連接至負(fù)載級(jí)，并且可被配置為產(chǎn)生輸出電壓信號(hào)。
[0019]在本發(fā)明構(gòu)思的示例性實(shí)施例中，輸入級(jí)可包括第一輸入級(jí)和第二輸入級(jí)。第一輸入級(jí)可包括PMOS晶體管，并且可被配置為從負(fù)載級(jí)接收拉負(fù)載電流。第二輸入級(jí)可包括NMOS晶體管，并且可被配置為從負(fù)載級(jí)接收推負(fù)載電流。
[0020]在本發(fā)明構(gòu)思的示例性實(shí)施例中，運(yùn)算放大器還可包括多個(gè)傳輸門，輸入級(jí)通過所述多個(gè)傳輸門接收輸入電壓信號(hào)和輸出電壓信號(hào)?？苫跀夭ㄐ盘?hào)來(lái)控制各傳輸門中的每一個(gè)打開或關(guān)閉。
[0021]在本發(fā)明構(gòu)思的示例性實(shí)施例中，拉負(fù)載電流可從第一輸入級(jí)流至負(fù)載級(jí)，推負(fù)載電流可從負(fù)載級(jí)流至第二輸入級(jí)。
[0022]在本發(fā)明構(gòu)思的示例性實(shí)施例中，運(yùn)算放大器還可包括第一偏置電路和第二偏置電路。第一偏置電路可被配置為將第一偏置電流提供至第一輸入級(jí)。第二偏置電路可被配置為將第二偏置電流提供至第二輸入級(jí)。
[0023]在本發(fā)明構(gòu)思的示例性實(shí)施例中，負(fù)載級(jí)可包括第一電流鏡電路、第二電流鏡電路、第一連接電路、第二連接電路、第一電容器和第二電容器。第一電流鏡電路可電連接至第二輸入級(jí)，并且可被配置為將第三電流提供至負(fù)載級(jí)。第二電流鏡電路可電連接至第一輸入級(jí)，并且可被配置為將第四電流提供至負(fù)載級(jí)。第一連接電路可被配置為將第一電流鏡電路的第一輸出端子與第二電流鏡電路的第一輸出端子電連接。第二連接電路可被配置為將第一電流鏡電路的第二輸出端子與第二電流鏡電路的第二輸出端子電連接。第一電容器可連接在第一電流鏡電路的第一輸出端子與輸出級(jí)的輸出端子之間。第二電容器可連接在第二電流鏡電路的第一輸出端子與輸出級(jí)的輸出端子之間。
[0024]在本發(fā)明構(gòu)思的示例性實(shí)施例中，推補(bǔ)償電流可被提供至第一電流鏡電路的第一輸出端子，拉補(bǔ)償電流可被提供至第二電流鏡電路的第一輸出端子。
[0025]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種顯示裝置的源極驅(qū)動(dòng)電路。該源極驅(qū)動(dòng)電路包括移位寄存器、數(shù)據(jù)鎖存電路、數(shù)模轉(zhuǎn)換電路和緩沖電路。移位寄存器被配置為基于時(shí)鐘信號(hào)和輸入/輸出控制信號(hào)來(lái)產(chǎn)生脈沖信號(hào)。數(shù)據(jù)鎖存電路被配置為根據(jù)移位寄存器的移位順序來(lái)鎖存數(shù)據(jù)，以及響應(yīng)于負(fù)載信號(hào)來(lái)輸出作為數(shù)字輸入信號(hào)的數(shù)據(jù)。數(shù)模轉(zhuǎn)換電路被配置為利用灰度電壓產(chǎn)生對(duì)應(yīng)于數(shù)字輸入信號(hào)的輸入電壓信號(hào)。緩沖電路包括運(yùn)算放大器和轉(zhuǎn)換速率補(bǔ)償電路。運(yùn)算放大器被配置為放大輸入電壓信號(hào)，并且產(chǎn)生輸出電壓信號(hào)。轉(zhuǎn)換速率補(bǔ)償電路被配置為基于輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差來(lái)產(chǎn)生補(bǔ)償電流，并且將補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)。
[0026]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種控制緩沖電路的方法。該方法包括:基于輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差來(lái)產(chǎn)生轉(zhuǎn)換速率補(bǔ)償電流；將轉(zhuǎn)換速率補(bǔ)償電流提供至緩沖電路中的運(yùn)算放大器的負(fù)載級(jí)；以及緩沖輸入電壓信號(hào)以基于轉(zhuǎn)換速率補(bǔ)償電流產(chǎn)生輸出電壓信號(hào)。
[0027]在本發(fā)明構(gòu)思的示例性實(shí)施例中，當(dāng)所述電壓差大于預(yù)定電壓時(shí)可提供轉(zhuǎn)換速率補(bǔ)償電流。
[0028]在本發(fā)明構(gòu)思的示例性實(shí)施例中，預(yù)定電壓對(duì)應(yīng)于緩沖電路中的MOS晶體管的閾值電壓。
[0029]在本發(fā)明構(gòu)思的示例性實(shí)施例中，產(chǎn)生轉(zhuǎn)換速率補(bǔ)償電流的步驟可包括:將輸入電壓信號(hào)的幅值與輸出電壓信號(hào)的幅值進(jìn)行比較；基于比較結(jié)果產(chǎn)生第一電流；基于第一電流產(chǎn)生拉補(bǔ)償電流；以及基于第一電流產(chǎn)生推補(bǔ)償電流。
[0030]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種運(yùn)算放大器。該運(yùn)算放大器包括輸入級(jí)、負(fù)載級(jí)和輸出級(jí)。輸入級(jí)被配置為接收輸入電壓信號(hào)和輸出電壓信號(hào)，并且確定輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差。負(fù)載級(jí)被配置為執(zhí)行轉(zhuǎn)換速率補(bǔ)償操作，產(chǎn)生對(duì)應(yīng)于電壓差的負(fù)載電流，并且將負(fù)載電流提供至輸入級(jí)。輸出級(jí)連接至負(fù)載級(jí)，并且被配置為產(chǎn)生輸出電壓信號(hào)。
[0031]在本發(fā)明構(gòu)思的示例性實(shí)施例中，輸入級(jí)可包括第一輸入級(jí)。第一輸入級(jí)可包括PMOS晶體管，并且可被配置為從負(fù)載級(jí)接收拉負(fù)載電流。
[0032]在本發(fā)明構(gòu)思的示例性實(shí)施例中，輸入級(jí)還可包括第二輸入級(jí)。第二輸入級(jí)可包括NMOS晶體管，并且可被配置為從負(fù)載級(jí)接收推負(fù)載電流。
[0033]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種包括在緩沖電路中的轉(zhuǎn)換速率補(bǔ)償電路。該電路包括拉補(bǔ)償電流產(chǎn)生器和推補(bǔ)償電流產(chǎn)生器。拉補(bǔ)償電流產(chǎn)生器被配置為當(dāng)緩沖電路的輸入電壓信號(hào)比緩沖電路的輸出電壓信號(hào)大預(yù)定電壓時(shí)產(chǎn)生拉補(bǔ)償電流。推補(bǔ)償電流產(chǎn)生器被配置為當(dāng)輸出電壓信號(hào)比輸入電壓信號(hào)大預(yù)定電壓時(shí)產(chǎn)生推補(bǔ)償電流。

【專利附圖】

【附圖說明】
[0034]通過參照附圖進(jìn)行詳細(xì)描述，本發(fā)明構(gòu)思的以上和其它特征將變得更加清楚，其中:
[0035]圖1是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的框圖；
[0036]圖2是示出包括在圖1的緩沖電路中的輸入級(jí)和偏置電路的示例的電路圖；
[0037]圖3是示出包括在圖1的緩沖電路中的負(fù)載級(jí)和輸出級(jí)的示例的電路圖；
[0038]圖4是示出包括在圖1的緩沖電路中的負(fù)載級(jí)和輸出級(jí)的示例的電路圖；
[0039]圖5是示出包括在圖1的緩沖電路中的轉(zhuǎn)換速率補(bǔ)償電路的示例的框圖；
[0040]圖6是詳細(xì)示出圖5的轉(zhuǎn)換速率補(bǔ)償電路的電路圖；
[0041]圖7是示出包括在圖1的緩沖電路中的轉(zhuǎn)換速率補(bǔ)償電路的示例的電路圖；
[0042]圖8是示出包括在圖5至圖7中的比較器的示例的電路圖；
[0043]圖9是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的框圖；
[0044]圖10是示出包括在圖9的緩沖電路中的輸入級(jí)和上偏置電路的示例的電路圖；
[0045]圖11是示出包括在圖9的緩沖電路中的負(fù)載級(jí)和輸出級(jí)的示例的電路圖；
[0046]圖12是示出包括在圖9的緩沖電路中的負(fù)載級(jí)和輸出級(jí)的示例的電路圖；
[0047]圖13是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的框圖；
[0048]圖14是示出包括在圖13的緩沖電路中的輸入級(jí)和偏置電路的示例的電路圖；
[0049]圖15是示出包括在圖13的緩沖電路中的負(fù)載級(jí)和輸出級(jí)的示例的電路圖；
[0050]圖16是示出包括在圖13的緩沖電路中的負(fù)載級(jí)和輸出級(jí)的示例的電路圖；
[0051]圖17是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的框圖；
[0052]圖18是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的輸出信號(hào)的波形以及根據(jù)現(xiàn)有技術(shù)的緩沖電路的輸出信號(hào)的波形的示圖；
[0053]圖19是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的輸出信號(hào)的上升時(shí)間以及根據(jù)現(xiàn)有技術(shù)的緩沖電路的輸出信號(hào)的上升時(shí)間的示圖；
[0054]圖20是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的包括輸出緩沖電路的源極驅(qū)動(dòng)電路的框圖；
[0055]圖21是示出包括在圖20的源極驅(qū)動(dòng)電路中的輸出緩沖電路的示例的電路圖；
[0056]圖22是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的包括圖20的源極驅(qū)動(dòng)電路的液晶顯示(LCD)裝置的電路圖；
[0057]圖23是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的控制緩沖電路的方法的流程圖；以及
[0058]圖24是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的包括在圖23的控制緩沖電路的方法中的產(chǎn)生轉(zhuǎn)換速率補(bǔ)償電流的方法的流程圖。

【具體實(shí)施方式】
[0059]將參照附圖更加徹底地描述本發(fā)明構(gòu)思的示例性實(shí)施例。然而，本發(fā)明構(gòu)思可以不同形式實(shí)施，并且不應(yīng)理解為限于本文所闡述的實(shí)施例。另外，提供這些示例性實(shí)施例以使得本公開將是徹底和完整的，并且將充分地傳達(dá)本發(fā)明構(gòu)思的范圍。在附圖中，為了清楚起見，可夸大各層和各區(qū)的大小和相對(duì)大小。
[0060]應(yīng)該理解，當(dāng)元件或?qū)颖环Q作在另一元件或?qū)印吧稀?、“連接至”或“耦合至”另一元件或?qū)訒r(shí)，其可以是直接在另一元件或?qū)由?、連接至或耦合至另一元件或?qū)樱蛘呖纱嬖诮橛谥虚g的元件或?qū)?。相同?biāo)號(hào)在說明書和附圖中可始終指代相同元件。
[0061]如本文所用，除非上下文另有明確說明，否則單數(shù)形式“一個(gè)”、“一”和“該”也旨在包括復(fù)數(shù)形式。
[0062]圖1是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的框圖。
[0063]參照?qǐng)D1，緩沖電路10可包括運(yùn)算放大器100和轉(zhuǎn)換速率補(bǔ)償電路160。圖1所示的運(yùn)算放大器100可具有包括雙輸入級(jí)的軌至軌(rail-to-rail)結(jié)構(gòu)。
[0064]運(yùn)算放大器100可包括輸入級(jí)110、負(fù)載級(jí)130、輸出級(jí)150、上偏置電路170和下偏置電路180。
[0065]運(yùn)算放大器100放大輸入電壓信號(hào)VIN以產(chǎn)生輸出電壓信號(hào)V0UT。轉(zhuǎn)換速率補(bǔ)償電路160基于輸入電壓信號(hào)VIN與輸出電壓信號(hào)VOUT之間的電壓差產(chǎn)生補(bǔ)償電流,將該補(bǔ)償電流提供至運(yùn)算放大器100的負(fù)載級(jí)130，以及減少輸出電壓信號(hào)VOUT的過渡時(shí)間。
[0066]輸入級(jí)110接收輸入電壓信號(hào)VIN和輸出電壓信號(hào)V0UT,并且確定輸入電壓信號(hào)VIN與輸出電壓信號(hào)VOUT之間的電壓差。負(fù)載級(jí)130利用拉補(bǔ)償電流IC0MP_PULL和推補(bǔ)償電流IC0MP_PUSH執(zhí)行轉(zhuǎn)換速率補(bǔ)償操作，產(chǎn)生與輸入電壓信號(hào)VIN和輸出電壓信號(hào)VOUT之間的電壓差對(duì)應(yīng)的負(fù)載電流ILU、ILUB, ILD和ILDB，并且將負(fù)載電流ILU、ILUB, ILD和ILDB提供至輸入級(jí)110。上偏置電路170和下偏置電路180將偏置電流提供至輸入級(jí)110。
[0067]圖2是示出包括在圖1的緩沖電路10中的輸入級(jí)110以及偏置電路170和偏置電路180的不例的電路圖。
[0068]參照?qǐng)D2，輸入級(jí)110可包括第一輸入級(jí)和第二輸入級(jí)。第一輸入級(jí)可包括P溝道金屬氧化物半導(dǎo)體(下文中，稱作“PM0S”)晶體管MPl和MP2，并且可從負(fù)載級(jí)130接收拉負(fù)載電流ILD和ILDB。第二輸入級(jí)可包括N溝道金屬氧化物半導(dǎo)體(下文中，稱作“NM0S”)晶體管麗I和麗2，并且可從負(fù)載級(jí)130接收推負(fù)載電流ILU和ILUB。
[0069]上偏置電路170可基于第一偏置電壓VBl產(chǎn)生第一偏置電流，并且可將第一偏置電流提供至第一輸入級(jí)，下偏置電路180可基于第二偏置電壓VB2產(chǎn)生第二偏置電流，并且可將第二偏置電流提供至第二輸入級(jí)。
[0070]圖3是示出包括在圖1的緩沖電路10中的負(fù)載級(jí)130和輸出級(jí)150的示例的電路圖。
[0071]參照?qǐng)D3，負(fù)載級(jí)130可包括上電流鏡電路、下電流鏡電路、第一連接電路、第二連接電路、第一電容器Cl和第二電容器C2。
[0072]上電流鏡電路可包括以電流鏡形式彼此連接的PMOS晶體管MP4和MP5，下電流鏡電路可包括以電流鏡形式彼此連接的NMOS晶體管MN4和麗5。第一連接電路可包括PMOS晶體管MP7和NMOS晶體管麗7。PMOS晶體管MP7和NMOS晶體管麗7分別響應(yīng)于第三偏置電壓VB3和第四偏置電壓VB4來(lái)操作。第二連接電路可包括PMOS晶體管MP6和NMOS晶體管MN6。PMOS晶體管MP6和NMOS晶體管MN6分別響應(yīng)于第三偏置電壓VB3和第四偏置電壓VB4來(lái)操作。
[0073]上電流鏡電路電連接至第二輸入級(jí)，并且將電流提供至負(fù)載級(jí)130。下電流鏡電路電連接至第一輸入級(jí)，并且將電流提供至負(fù)載級(jí)130。第一連接電路將上電流鏡電路的第一輸出端子NCU與下電流鏡電路的第一輸出端子NCD電連接。第二連接電路將上電流鏡電路的第二輸出端子NCSP與下電流鏡電路的第二輸出端子NCSN電連接。第一電容器Cl連接在上電流鏡電路的第一輸出端子NCU與輸出級(jí)150的輸出端子NOUT之間。第二電容器C2連接在下電流鏡電路的第一輸出端子NCD與輸出級(jí)150的輸出端子NOUT之間。
[0074]輸出級(jí)150可包括PMOS晶體管MP8。PMOS晶體管MP8的柵極連接至上電流鏡電路的第一輸出端子NCU，并且PMOS晶體管MP8連接在電源電壓VDD與輸出端子NOUT之間。輸出級(jí)還可包括NMOS晶體管MN8。NMOS晶體管MN8的柵極連接至下電流鏡電路的第一輸出端子NCD，并且NMOS晶體管MN8連接在輸出端子NOUT與地之間。
[0075]推補(bǔ)償電流IC0MP_PUSH可被提供至上電流鏡電路的第一輸出端子NCU，拉補(bǔ)償電流IC0MP_PULL可被提供至下電流鏡電路的第一輸出端子NCD。推負(fù)載電流ILU可從上電流鏡電路的第一輸出端子NCU流至輸入級(jí)110的包括NMOS晶體管麗I和麗2的第二輸入級(jí)。推負(fù)載電流ILUB可從上電流鏡電路的第二輸出端子NCSP流至包括在輸入級(jí)110中的第二輸入級(jí)。拉負(fù)載電流ILD可從輸入級(jí)110的包括PMOS晶體管MPl和MP2的第一輸入級(jí)流至下電流鏡電路的第一輸出端子NCD。拉負(fù)載電流ILDB可從包括在輸入級(jí)110中的第一輸入級(jí)流至下電流鏡電路的第二輸出端子NCSN。
[0076]圖4是示出包括在圖1的緩沖電路10中的負(fù)載級(jí)和輸出級(jí)的示例的電路圖。
[0077]圖4中的負(fù)載級(jí)130a可包括上共源共柵電路，該上共源共柵電路包括PMOS晶體管MP4_1和MP5_1，并響應(yīng)于偏置電壓VB5而操作。上共源共柵電路耦接在包括PMOS晶體管MP4和MP5在內(nèi)的上電流鏡電路與第一連接電路和第二連接電路之間。此外，圖4中的負(fù)載級(jí)130a可包括下共源共柵電路，該下共源共柵電路包括NMOS晶體管MN4_1和MN5_1，并響應(yīng)于偏置電壓VB6而操作。下共源共柵電路耦接在包括NMOS晶體管MN4和麗5在內(nèi)的下電流鏡電路與各連接電路之間。
[0078]除上共源共柵電路和下共源共柵電路以外，圖4所示的負(fù)載級(jí)130a可具有與圖3所示的負(fù)載級(jí)130的結(jié)構(gòu)相似的結(jié)構(gòu)。因此，圖4所示的負(fù)載級(jí)130a可與圖3所示的負(fù)載級(jí)130相似地操作。由于包括上共源共柵電路和下共源共柵電路的負(fù)載級(jí)130a可具有高輸出阻抗，因此包括負(fù)載級(jí)130a的緩沖電路和運(yùn)算放大器可獲得高電壓增益。
[0079]圖5是示出包括在圖1的緩沖電路10中的轉(zhuǎn)換速率補(bǔ)償電路160的示例的框圖。
[0080]參照?qǐng)D5，轉(zhuǎn)換速率補(bǔ)償電路160可包括比較器162、拉補(bǔ)償電流產(chǎn)生器164和推補(bǔ)償電流產(chǎn)生器166。
[0081]比較器162將輸入電壓信號(hào)VIN與輸出電壓信號(hào)VOUT進(jìn)行比較以產(chǎn)生與輸入電壓信號(hào)VIN與輸出電壓信號(hào)VOUT之差對(duì)應(yīng)的第一電流I_VDIFF。拉補(bǔ)償電流產(chǎn)生器164對(duì)第一電流IJDIFF執(zhí)行電流鏡操作以產(chǎn)生拉補(bǔ)償電流IC0MP_PULL。推補(bǔ)償電流產(chǎn)生器166對(duì)第一電流I_VDIFF執(zhí)行電流鏡操作以產(chǎn)生推補(bǔ)償電流IC0MP_PUSH。
[0082]圖6是詳細(xì)示出圖5的轉(zhuǎn)換速率補(bǔ)償電路160的電路圖。
[0083]參照?qǐng)D6，比較器162可包括NMOS晶體管麗16和PMOS晶體管MP16。NMOS晶體管MN16具有柵極、源極和漏極，對(duì)其柵極施加輸入電壓信號(hào)VIN，對(duì)其源極施加輸出電壓信號(hào)VOUT, NMOS晶體管麗16的漏極連接至第一節(jié)點(diǎn)Nil。PMOS晶體管MP16具有柵極、源極和漏極，對(duì)其柵極施加輸入電壓信號(hào)VIN，對(duì)其源極施加輸出電壓信號(hào)VOUT，PMOS晶體管MP16的漏極連接至第二節(jié)點(diǎn)N12。
[0084]拉補(bǔ)償電流產(chǎn)生器164可包括第一電流源IS1、PMOS晶體管MP11、PMOS晶體管MP12、PMOS 晶體管 MP13、PMOS 晶體管 MP14、NMOS 晶體管 MN14_1 和 NMOS 晶體管 MN15。
[0085]第一電流源ISl產(chǎn)生第一電源電流，響應(yīng)于第一控制信號(hào)CNTl來(lái)調(diào)整第一電源電流ISl的幅值。PMOS晶體管MPll的源極連接至電源電壓VDD，PM0S晶體管MPll的漏極和柵極共同連接至第一電流源ISl。PMOS晶體管MP12的源極連接至電源電壓VDD，PMOS晶體管MP12的柵極連接至PMOS晶體管MPll的柵極。PMOS晶體管MP13的源極連接至PMOS晶體管MP12的漏極，PMOS晶體管MP13的漏極和柵極共同連接至第一節(jié)點(diǎn)Nil。PMOS晶體管MP14的源極連接至電源電壓VDD，PMOS晶體管MP14的柵極連接至PMOS晶體管MP13的柵極。NMOS晶體管麗14_1的漏極和柵極共同連接至PMOS晶體管MP14的漏極，NMOS晶體管MN14_1的源極接地。NMOS晶體管MN15的柵極連接至NMOS晶體管MN14_1的柵極，NMOS晶體管麗15的源極接地，并且L從NMOS晶體管麗15的漏極輸出拉補(bǔ)償電流IC0MP_PUL。
[0086]推補(bǔ)償電流產(chǎn)生器166可包括第二電流源IS2、NMOS晶體管麗11、NMOS晶體管MN12、NMOS 晶體管 MN13、NMOS 晶體管 MN14、PMOS 晶體管 MP14_1 和 PMOS 晶體管 MP15。
[0087]第二電流源IS2產(chǎn)生第二電源電流，響應(yīng)于第二控制信號(hào)CNT2來(lái)調(diào)整第二電源電流IS2的幅值。NMOS晶體管麗11的源極接地，NMOS晶體管麗11的漏極和柵極共同連接至第二電流源IS2。NMOS晶體管麗12的源極接地，NMOS晶體管麗12的柵極連接至NMOS晶體管麗11的柵極。NMOS晶體管麗13的源極連接至NMOS晶體管麗12的漏極，NMOS晶體管MNl3的漏極和柵極共同連接至第二節(jié)點(diǎn)N12。NMOS晶體管MN14的源極接地，NMOS晶體管麗14的柵極連接至NMOS晶體管麗13的柵極。PMOS晶體管MP14_1的漏極和柵極共同連接至NMOS晶體管MN14的漏極，PMOS晶體管MP14_1的源極連接至電源電壓VDD。PMOS晶體管MP15的柵極連接至PMOS晶體管MP14_1的柵極，PMOS晶體管MP15的源極連接至電源電壓VDD，并且從PMOS晶體管MP15的漏極輸出推補(bǔ)償電流IC0MP_PUSH。
[0088]圖7是示出包括在圖1的緩沖電路10中的轉(zhuǎn)換速率補(bǔ)償電路的示例的電路圖。
[0089]參照?qǐng)D7，轉(zhuǎn)換速率補(bǔ)償電路160a的拉補(bǔ)償電流產(chǎn)生器164a可包括PMOS晶體管MP12、PMOS 晶體管 MP13、PMOS 晶體管 MP14、NMOS 晶體管 MN14_1 和 NMOS 晶體管 MN15。
[0090]PMOS晶體管MP12的源極連接至電源電壓VDD，PM0S晶體管MP12的柵極連接至包括在運(yùn)算放大器100的負(fù)載級(jí)130中的上電流鏡電路的第二輸出端子NCSP。PMOS晶體管MP13的源極連接至PMOS晶體管MP12的漏極，PMOS晶體管MP13的柵極和漏極共同連接至第一節(jié)點(diǎn)Nil。PMOS晶體管MP14的源極連接至電源電壓VDD，柵極連接至PMOS晶體管MP13的柵極。NMOS晶體管麗14_1的漏極和柵極共同連接至PMOS晶體管MP14的漏極，NMOS晶體管MN14_1的源極接地。NMOS晶體管MN15的柵極連接至NMOS晶體管MN14_1的柵極，NMOS晶體管麗15的源極接地，并且從WOS晶體管麗15的漏極輸出拉補(bǔ)償電流IC0MP_PULL。
[0091]推補(bǔ)償電流產(chǎn)生器166a可包括NMOS晶體管麗12、NM0S晶體管麗13、W0S晶體管MN14、PMOS 晶體管 MP14_1 和 PMOS 晶體管 MP15。
[0092]NMOS晶體管麗12的源極接地，柵極連接至包括在運(yùn)算放大器100的負(fù)載級(jí)130中的下電流鏡電路的第二輸出端子NCSN。NMOS晶體管麗13的源極連接至NMOS晶體管麗12的漏極，NMOS晶體管麗13的漏極和柵極共同連接至第二節(jié)點(diǎn)N12。NMOS晶體管麗14的源極接地，NMOS晶體管MN14的柵極連接至NMOS晶體管MN13的柵極。PMOS晶體管MP14_1的漏極和柵極共同連接至NMOS晶體管麗14的漏極，PMOS晶體管MP14_1的源極連接至電源電壓VDD。PMOS晶體管MP15的柵極連接至PMOS晶體管MP14_1的柵極，PMOS晶體管MP15的源極連接至電源電壓VDD，并且從PMOS晶體管MP15的漏極輸出推補(bǔ)償電流IC0MP_PUSH。
[0093]圖8是示出包括在圖5至圖7中的比較器162的示例的電路圖。參照?qǐng)D6，比較器162可包括NMOS晶體管麗16和PMOS晶體管MP16。NMOS晶體管麗16具有柵極、源極和漏極，對(duì)該柵極施加輸入電壓信號(hào)VIN，對(duì)該源極施加輸出電壓信號(hào)V0UT，NM0S晶體管MN16的漏極連接至第一節(jié)點(diǎn)Nil。PMOS晶體管MP16具有柵極、源極和漏極，對(duì)該柵極施加輸入電壓信號(hào)，對(duì)該源極施加輸出電壓信號(hào)VOUT，PMOS晶體管MP16的漏極連接至第二節(jié)點(diǎn)N12。
[0094]參照?qǐng)D8，NMOS晶體管麗16的主體可電連接至NMOS晶體管麗16的源極，PMOS晶體管MP16的主體可電連接至PMOS晶體管MP16的源極。此外，NMOS晶體管麗16的主體可電連接至PMOS晶體管MP16的主體。
[0095]如圖8所示，當(dāng)NMOS晶體管的主體(或本體)或者PMOS晶體管的主體電連接至NMOS晶體管或PMOS晶體管的源極時(shí)，即使當(dāng)NMOS晶體管或PMOS晶體管的反向偏置電壓變化時(shí)，NMOS晶體管或PMOS晶體管的閾值電壓也可具有恒定值。
[0096]下文中，將描述根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路10的操作。
[0097]緩沖電路10可利用圖6所示的轉(zhuǎn)換速率補(bǔ)償電路160或圖7所示的轉(zhuǎn)換速率補(bǔ)償電路160a來(lái)增大緩沖電路10的輸出電壓信號(hào)VOUT的轉(zhuǎn)換速率。例如，當(dāng)輸入電壓信號(hào)VIN的幅值變得比輸出電壓信號(hào)VOUT的幅值大金屬氧化物半導(dǎo)體(MOS)晶體管(例如，NMOS晶體管麗16或PMOS晶體管MP16)的閾值電壓時(shí)，輸入級(jí)110的包括PMOS晶體管MPl和MP2的第一輸入級(jí)的拉負(fù)載電流ILD的幅值減小，并且拉負(fù)載電流ILDB的幅值增大。在這種情況下，輸入級(jí)110的包括NMOS晶體管麗I和麗2的第二輸入級(jí)的推負(fù)載電流ILU的幅值增大，并且推負(fù)載電流ILUB的幅值減小。在這種情況下，負(fù)載級(jí)130的上電流鏡電路的第一輸出端子NCU的電壓減小，負(fù)載級(jí)130的上電流鏡電路的第二輸出端子NCSP的電壓增大，負(fù)載級(jí)130的下電流鏡電路的第一輸出端子NCD的電壓減小，并且負(fù)載級(jí)130的下電流鏡電路的第二輸出端子NCSN的電壓增大。例如，當(dāng)輸入電壓信號(hào)VIN的幅值變得比輸出電壓信號(hào)VOUT的幅值大MOS晶體管(例如，NMOS晶體管麗16或PMOS晶體管MP16)的閾值電壓時(shí)，負(fù)載級(jí)130的上電流鏡電路的第一輸出端子NCU的電壓減小，并且負(fù)載級(jí)130的下電流鏡電路的第一輸出端子NCD的電壓減小。
[0098]例如，當(dāng)輸入電壓信號(hào)VIN的幅值變得比輸出電壓信號(hào)VOUT的幅值大MOS晶體管(例如，NMOS晶體管麗16或PMOS晶體管MP16)的閾值電壓時(shí)，包括在圖6的比較器162中的NMOS晶體管麗16為導(dǎo)通狀態(tài)，PMOS晶體管MP16為截止?fàn)顟B(tài)。因此，拉補(bǔ)償電流產(chǎn)生器164被啟動(dòng)，作為拉補(bǔ)償電流產(chǎn)生器164的輸出的拉補(bǔ)償電流IC0MP_PULL被提供至負(fù)載級(jí)130的下電流鏡電路的第一輸出端子NCD。拉補(bǔ)償電流IC0MP_PULL可從負(fù)載級(jí)130的下電流鏡電路的第一輸出端子NCD流至包括在拉補(bǔ)償電流產(chǎn)生器164中的NMOS晶體管麗15。例如，拉補(bǔ)償電流產(chǎn)生器164拉動(dòng)拉補(bǔ)償電流IC0MP_PULL。因此，負(fù)載級(jí)130的下電流鏡電路的第一輸出端子NCD的電壓通過拉補(bǔ)償電流IC0MP_PULL而變得更加低。因此，包括在輸出級(jí)150中的NMOS晶體管MN8迅速截止，并且輸出電壓信號(hào)VOUT的上升時(shí)間通過拉補(bǔ)償電流IC0MP_PULL而變得更短。
[0099]當(dāng)輸入電壓信號(hào)VIN的幅值變得比輸出電壓信號(hào)VOUT的幅值大MOS晶體管(例如，NMOS晶體管麗16或PMOS晶體管MP16)的閾值電壓時(shí)，包括在圖6的比較器162中的PMOS晶體管MP16為截止?fàn)顟B(tài)。因此，推補(bǔ)償電流產(chǎn)生器166被停用，并且作為推補(bǔ)償電流產(chǎn)生器166的輸出的推補(bǔ)償電流IC0MP_PUSH不被提供至負(fù)載級(jí)130。
[0100]例如，當(dāng)輸出電壓信號(hào)VOUT的幅值變得比輸入電壓信號(hào)VIN的幅值大MOS晶體管(例如，NMOS晶體管麗16或PMOS晶體管MP16)的閾值電壓時(shí)，包括在輸入級(jí)110中的由PMOS晶體管MPl和MP2構(gòu)成的第一輸入級(jí)的拉負(fù)載電流ILD的幅值增大，并且拉負(fù)載電流ILDB減小。在這種情況下，輸入級(jí)110的包括NMOS晶體管麗I和麗2的第二輸入級(jí)的推負(fù)載電流ILU的幅值減小，并且推負(fù)載電流ILUB增大。在這種情況下，負(fù)載級(jí)130的上電流鏡電路的第一輸出端子NCU的電壓增大，并且負(fù)載級(jí)130的上電流鏡電路的第二輸出端子NCSP的電壓減小。此外，負(fù)載級(jí)130的下電流鏡電路的第一輸出端子NCD的電壓增大，并且負(fù)載級(jí)130的下電流鏡電路的第二輸出端子NCSN的電壓減小。例如，當(dāng)輸出電壓信號(hào)VOUT的幅值變得比輸入電壓信號(hào)VIN的幅值大MOS晶體管(例如，NMOS晶體管麗16或PMOS晶體管MP16)的閾值電壓時(shí),負(fù)載級(jí)130的上電流鏡電路的第一輸出端子NCU的電壓增大,并且負(fù)載級(jí)130的下電流鏡電路的第一輸出端子NCD的電壓增大。
[0101]例如，當(dāng)輸出電壓信號(hào)VOUT的幅值變得比輸入電壓信號(hào)VIN的幅值大MOS晶體管(例如，NMOS晶體管麗16或PMOS晶體管MP16)的閾值電壓時(shí)，包括在圖6的比較器162中的NMOS晶體管麗16為截止?fàn)顟B(tài)，PMOS晶體管MP16為導(dǎo)通狀態(tài)。因此，推補(bǔ)償電流產(chǎn)生器166被啟動(dòng)，并且作為推補(bǔ)償電流產(chǎn)生器166的輸出的推補(bǔ)償電流IC0MP_PUSH被提供至負(fù)載級(jí)130的上電流鏡電路的第一輸出端子NCU。推補(bǔ)償電流IC0MP_PUSH可從包括在推補(bǔ)償電流產(chǎn)生器166中的PMOS晶體管MP15流至負(fù)載級(jí)130的上電流鏡電路的第一輸出端子NCU。例如，推補(bǔ)償電流產(chǎn)生器166推動(dòng)推補(bǔ)償電流IC0MP_PUSH。因此，負(fù)載級(jí)130的上電流鏡電路的第一輸出端子NCU的電壓通過推補(bǔ)償電流IC0MP_PUSH而變得更加高。因此，包括在輸出級(jí)150中的PMOS晶體管MP8迅速截止，并且輸出電壓信號(hào)VOUT的下降時(shí)間通過推補(bǔ)償電流IC0MP_PUSH而變得更短。
[0102]當(dāng)輸出電壓信號(hào)VOUT的幅值變得比輸入電壓信號(hào)VIN的幅值大MOS晶體管(例如，NMOS晶體管麗16或PMOS晶體管MP16)的閾值電壓時(shí)，包括在圖6的比較器162中的NMOS晶體管麗16為截止?fàn)顟B(tài)。因此，拉補(bǔ)償電流產(chǎn)生器164被停用，并且作為拉補(bǔ)償電流產(chǎn)生器164的輸出的拉補(bǔ)償電流IC0MP_PULL不被提供至負(fù)載級(jí)130。
[0103]如上所述，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路在輸出電壓信號(hào)為過渡狀態(tài)時(shí)可通過啟動(dòng)轉(zhuǎn)換速率補(bǔ)償電路來(lái)提高輸出電壓信號(hào)的轉(zhuǎn)換速率。
[0104]圖9是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的框圖。
[0105]參照?qǐng)D9，緩沖電路20可包括運(yùn)算放大器200和轉(zhuǎn)換速率補(bǔ)償電路160。圖9所示的運(yùn)算放大器200可具有單一結(jié)構(gòu)的輸入級(jí)，該單一結(jié)構(gòu)與圖1所示的運(yùn)算放大器100的軌至軌結(jié)構(gòu)不同。
[0106]運(yùn)算放大器200可包括輸入級(jí)210、負(fù)載級(jí)230、輸出級(jí)150和上偏置電路170。
[0107]負(fù)載級(jí)230利用拉補(bǔ)償電流IC0MP_PULL和推補(bǔ)償電流IC0MP_PUSH執(zhí)行轉(zhuǎn)換速率補(bǔ)償操作，產(chǎn)生與輸入電壓信號(hào)VIN和輸出電壓信號(hào)VOUT之間的電壓差對(duì)應(yīng)的負(fù)載電流ILD和ILDB，并將負(fù)載電流ILD和ILDB提供至輸入級(jí)210。上偏置電路170將偏置電流提供至輸入級(jí)210。
[0108]圖10是示出包括在圖9的緩沖電路20中的輸入級(jí)210和上偏置電路170的示例的電路圖。
[0109]參照?qǐng)D10，輸入級(jí)210可包括PMOS晶體管MPl和MP2，并且可從負(fù)載級(jí)230接收拉負(fù)載電流ILD和ILDB。拉負(fù)載電流ILD和ILDB可從輸入級(jí)210流至負(fù)載級(jí)230。上偏置電路170可基于第一偏置電壓VBl產(chǎn)生第一偏置電流，并且可將第一偏置電流提供至輸入級(jí)210。
[0110]圖11是示出包括在圖9的緩沖電路20中的負(fù)載級(jí)230和輸出級(jí)150的示例的電路圖。
[0111]與圖3的負(fù)載級(jí)130不同的是，圖11所示的負(fù)載級(jí)230可僅將拉負(fù)載電流ILD和ILDB提供至輸入級(jí)210，而可不提供推負(fù)載電流ILU和ILUB。
[0112]拉負(fù)載電流ILD可從輸入級(jí)210流至下電流鏡電路的第一輸出端子NCD，拉負(fù)載電流ILDB可從輸入級(jí)210流至下電流鏡電路的第二輸出端子NCSN。
[0113]圖12是示出包括在圖9的緩沖電路20中的負(fù)載級(jí)和輸出級(jí)的示例的電路圖。
[0114]參照?qǐng)D12，圖12所示的負(fù)載級(jí)230a可包括上共源共柵電路以及第一連接電路和第二連接電路，該上共源共柵電路包括PMOS晶體管MP4_1和MP5_1。PMOS晶體管MP4_1、MP5_1可響應(yīng)于偏置電壓VB5來(lái)操作。上共源共柵電路可連接在包括PMOS晶體管MP4和MP5的上電流鏡電路與第一連接電路和第二連接電路之間。此外，圖12所示的負(fù)載級(jí)230a可包括下共源共柵電路，該下共源共柵電路包括NMOS晶體管MN4_1和MN5_1。NMOS晶體管MN4_1和麗5_1可響應(yīng)于偏置電壓VB6來(lái)操作。下共源共柵電路連接在包括NMOS晶體管MN4和麗5的下電流鏡電路與第一連接電路和第二連接電路之間。除了上共源共柵電路和下共源共柵電路之外，圖12所示的負(fù)載級(jí)230a可具有與圖11所示的負(fù)載級(jí)230的結(jié)構(gòu)相似的結(jié)構(gòu)。因此，圖12所示的負(fù)載級(jí)230a可與圖11所示的負(fù)載級(jí)230相似地操作。如上所述，由于包括共源共柵電路(例如，上共源共柵電路和下共源共柵電路)的負(fù)載級(jí)230a可具有高輸出阻抗，因此包括負(fù)載級(jí)230a的緩沖電路和放大器可獲得高電壓增益。
[0115]圖13是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路30的框圖。
[0116]參照?qǐng)D13，緩沖電路30可包括運(yùn)算放大器300和轉(zhuǎn)換速率補(bǔ)償電路160。圖13所示的運(yùn)算放大器300可具有單一結(jié)構(gòu)的輸入級(jí)，該運(yùn)算放大器300與圖1中的具有軌至軌結(jié)構(gòu)的運(yùn)算放大器100不同。
[0117]運(yùn)算放大器300可包括輸入級(jí)310、負(fù)載級(jí)330、輸出級(jí)150和下偏置電路180。
[0118]負(fù)載級(jí)330利用拉補(bǔ)償電流IC0MP_PULL和推補(bǔ)償電流IC0MP_PUSH執(zhí)行轉(zhuǎn)換速率補(bǔ)償操作，產(chǎn)生與輸入電壓信號(hào)VIN和輸出電壓信號(hào)VOUT之間的電壓差對(duì)應(yīng)的負(fù)載電流ILU和ILUB，并且將負(fù)載電流ILU和ILUB提供至輸入級(jí)310。下偏置電路180將偏置電流提供至輸入級(jí)310。
[0119]圖14是示出包括在圖13的緩沖電路30中的輸入級(jí)310和下偏置電路180的示例的電路圖。
[0120]參照?qǐng)D14，輸入級(jí)310可包括NMOS晶體管麗I和麗2，并且可從負(fù)載級(jí)330接收推負(fù)載電流ILU和ILUB。推負(fù)載電流ILU和ILUB可從負(fù)載級(jí)330流至輸入級(jí)310。下偏置電路180可基于第二偏置電壓VB2產(chǎn)生第二偏置電流，并且可將第二偏置電流提供至輸入級(jí)310。
[0121]圖15是示出包括在圖13的緩沖電路30中的負(fù)載級(jí)330和輸出級(jí)150的示例的電路圖。
[0122]與圖3的負(fù)載級(jí)130不同的是，圖15所示的負(fù)載級(jí)330可僅將推負(fù)載電流ILU和ILUB提供至輸入級(jí)310，而可不提供拉負(fù)載電流ILD和ILDB。
[0123]推負(fù)載電流ILU可從上電流鏡電路的第一輸出端子NCU流至輸入級(jí)310，并且推負(fù)載電流ILUB可從上電流鏡電路的第二輸出端子NCSP流至輸入級(jí)310。
[0124]圖16是示出包括在圖13的緩沖電路30中的負(fù)載級(jí)和輸出級(jí)的示例的電路圖。
[0125]圖16所示的負(fù)載級(jí)330a可包括上共源共柵電路以及第一連接電路和第二連接電路，該上共源共柵電路包括PMOS晶體管MP4_1和MP5_1。PMOS晶體管MP4_1、MP5_1可響應(yīng)于偏置電壓VB5來(lái)操作。上共源共柵電路可連接在包括PMOS晶體管MP4和MP5的上電流鏡電路與第一連接電路和第二連接電路之間。此外，圖16所示的負(fù)載級(jí)330a可包括下共源共柵電路，該下共源共柵電路包括NMOS晶體管MN4_1和MN5_1。NMOS晶體管MN4_1和麗5_1可響應(yīng)于偏置電壓VB6來(lái)操作。下共源共柵電路可連接在包括NMOS晶體管MN4和MN5的下電流鏡電路與第一連接電路和第二連接電路之間。除上共源共柵電路和下共源共柵電路以外，圖16所示的負(fù)載級(jí)330a可具有與圖15所示的負(fù)載級(jí)330的結(jié)構(gòu)相似的結(jié)構(gòu)。因此，圖16所示的負(fù)載級(jí)330a可與圖15所示的負(fù)載級(jí)330相似地操作。如上所述，由于包括共源共柵電路(例如，下共源共柵電路和上共源共柵電路)的負(fù)載級(jí)330a可具有高輸出阻抗，因此包括負(fù)載級(jí)330a的緩沖電路和放大器可獲得高電壓增益。
[0126]圖17是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的框圖。圖17的緩沖電路40可具有斬波(chopping)結(jié)構(gòu)。
[0127]參照?qǐng)D17，緩沖電路400可包括運(yùn)算放大器400和轉(zhuǎn)換速率補(bǔ)償電路460。圖17所示的運(yùn)算放大器400可具有包括雙輸入級(jí)的軌至軌結(jié)構(gòu)。
[0128]運(yùn)算放大器400可包括輸入級(jí)410、負(fù)載級(jí)430、輸出級(jí)450、上偏置電路470、下偏置電路480和傳輸門TG1、TG2、TG3和TG4。
[0129]運(yùn)算放大器400放大輸入電壓信號(hào)VIN，以產(chǎn)生輸出電壓信號(hào)VOUT。轉(zhuǎn)換速率補(bǔ)償電路460基于輸入電壓信號(hào)VIN與輸出電壓信號(hào)VOUT之間的電壓差來(lái)產(chǎn)生補(bǔ)償電流,將補(bǔ)償電流提供至運(yùn)算放大器400的負(fù)載級(jí)430，以及減少輸出電壓信號(hào)VOUT的過渡時(shí)間。
[0130]輸入級(jí)410通過傳輸門TG1、TG2、TG3和TG4接收輸入電壓信號(hào)VIN和輸出電壓信號(hào)V0UT，并確定輸入電壓信號(hào)VIN與輸出電壓信號(hào)VOUT之間的電壓差。負(fù)載級(jí)430利用拉補(bǔ)償電流IC0MP_PULL和推補(bǔ)償電流IC0MP_PUSH執(zhí)行轉(zhuǎn)換速率補(bǔ)償操作，產(chǎn)生與輸入電壓信號(hào)VIN和輸出電壓信號(hào)VOUT之間的電壓差對(duì)應(yīng)的負(fù)載電流ILU、ILUB、ILD和ILDB，并且將負(fù)載電流ILU、ILUB, ILD和ILDB提供至輸入級(jí)410。上偏置電路470和下偏置電路480將偏置電流提供至輸入級(jí)410。
[0131]當(dāng)斬波信號(hào)CHOP處于邏輯低電平時(shí)，傳輸門TGl打開，當(dāng)斬波信號(hào)CHOP處于邏輯高電平時(shí)，傳輸門TG2打開，當(dāng)斬波信號(hào)CHOP處于邏輯高電平時(shí)，傳輸門TG3打開，并且當(dāng)斬波信號(hào)CHOP處于邏輯低電平時(shí),傳輸門TG4打開。斬波禁止信號(hào)(chopping bar signal)CHOPB是一種具有與斬波信號(hào)CHOP相反相位的信號(hào)。
[0132]例如，當(dāng)斬波信號(hào)CHOP處于邏輯高電平時(shí)，TGl處于關(guān)閉狀態(tài)，TG2處于打開狀態(tài)，TG3處于打開狀態(tài)，并且TG4處于關(guān)閉狀態(tài)。在這種情況下，輸出電壓信號(hào)VOUT通過上輸入線路UIL施加至輸入級(jí)410，輸入電壓信號(hào)VIN通過下輸入線路LIL施加至輸入級(jí)410。此夕卜，當(dāng)斬波信號(hào)CHOP處于邏輯低電平時(shí)，TGl處于打開狀態(tài)，TG2處于關(guān)閉狀態(tài)，TG3處于關(guān)閉狀態(tài)，并且TG4處于打開狀態(tài)。在這種情況下，輸入電壓信號(hào)VIN通過上輸入線路UIL施加至輸入級(jí)410，并且輸出電壓信號(hào)VOUT通過下輸入線路LIL施加至輸入級(jí)410。因此，圖17的緩沖電路400可在斬波模式下進(jìn)行操作。
[0133]圖18是示出與根據(jù)現(xiàn)有技術(shù)的緩沖電路進(jìn)行比較的根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的輸出信號(hào)的波形的示圖，圖19是示出與根據(jù)現(xiàn)有技術(shù)的緩沖電路進(jìn)行比較的根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的輸出信號(hào)的上升時(shí)間的示圖。在圖19中，橫軸表不連接至緩沖電路的輸出端子的負(fù)載電容器的電容量，縱軸表不輸出電壓信號(hào)的上升時(shí)間。
[0134]參照?qǐng)D18，當(dāng)利用根據(jù)本發(fā)明構(gòu)思的實(shí)施例的緩沖電路執(zhí)行轉(zhuǎn)換速率補(bǔ)償時(shí)，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的輸出電壓信號(hào)V0UT2的過渡時(shí)間可比根據(jù)現(xiàn)有技術(shù)的沒有執(zhí)行轉(zhuǎn)換速率補(bǔ)償?shù)木彌_電路的輸出電壓信號(hào)V0UT1的過渡時(shí)間更短。例如，與根據(jù)現(xiàn)有技術(shù)產(chǎn)生的輸出電壓信號(hào)V0UT1相比，當(dāng)利用根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路執(zhí)行轉(zhuǎn)換速率補(bǔ)償時(shí)，可提高輸出電壓信號(hào)V0UT2的轉(zhuǎn)換速率。
[0135]參照?qǐng)D19，當(dāng)利用根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路執(zhí)行轉(zhuǎn)換速率補(bǔ)償時(shí)，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路的輸出電壓信號(hào)V0UT2的上升時(shí)間TR2可比根據(jù)現(xiàn)有技術(shù)的沒有執(zhí)行轉(zhuǎn)換速率補(bǔ)償?shù)木彌_電路的輸出電壓信號(hào)V0UT1的上升時(shí)間TRl更短。例如，與根據(jù)現(xiàn)有技術(shù)產(chǎn)生的輸出電壓信號(hào)V0UT1相比，當(dāng)利用根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路執(zhí)行轉(zhuǎn)換速率補(bǔ)償時(shí)，輸出電壓信號(hào)V0UT2的轉(zhuǎn)換速率可得到提聞。
[0136]因此，緩沖電路可具有高轉(zhuǎn)換速率、高輸出驅(qū)動(dòng)能力和低功耗。
[0137]圖20是示出包括根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的緩沖電路在內(nèi)的源極驅(qū)動(dòng)電路500的框圖。
[0138]參照?qǐng)D20，源極驅(qū)動(dòng)電路500可包括移位寄存器510、數(shù)據(jù)鎖存電路520、數(shù)模轉(zhuǎn)換器530和輸出緩沖電路540。
[0139]移位寄存器510可基于時(shí)鐘信號(hào)CLK和輸入/輸出控制信號(hào)D1產(chǎn)生脈沖信號(hào)。數(shù)據(jù)鎖存電路520可接收數(shù)據(jù)DATA和負(fù)載信號(hào)TP。數(shù)據(jù)鎖存電路520可根據(jù)移位寄存器510的移位順序來(lái)鎖存數(shù)據(jù)DATA，并且可在施加負(fù)載信號(hào)TP時(shí)輸出數(shù)據(jù)DATA。
[0140]數(shù)模轉(zhuǎn)換器530可利用灰度電壓GMA產(chǎn)生與數(shù)據(jù)鎖存電路520的輸出信號(hào)Dl至Dn對(duì)應(yīng)的作為模擬信號(hào)的輸入電壓信號(hào)VINl至VINn。輸出緩沖電路540可補(bǔ)償轉(zhuǎn)換速率，并且可緩沖輸入電壓信號(hào)VINl至VINn以產(chǎn)生源極信號(hào)Yl至Yn?？筛鶕?jù)施加至數(shù)據(jù)鎖存電路520的數(shù)據(jù)DATA的序列將源極信號(hào)Yl至Yn輸出至每根源線。
[0141]圖20所示的源極驅(qū)動(dòng)電路500中的輸出緩沖電路540可具有多個(gè)緩沖電路。這些緩沖電路中的每一個(gè)具有與根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖1、圖9、圖13和圖17中的各緩沖電路中的一個(gè)的結(jié)構(gòu)基本相同的結(jié)構(gòu)。因此，每個(gè)緩沖電路可包括運(yùn)算放大器和轉(zhuǎn)換速率補(bǔ)償電路。運(yùn)算放大器可具有與圖1、圖9、圖13和圖17中的各放大器中的一個(gè)的結(jié)構(gòu)基本相同的結(jié)構(gòu)。轉(zhuǎn)換速率補(bǔ)償電路可具有與圖1、圖9、圖13和圖17中的各轉(zhuǎn)換速率補(bǔ)償電路中的一個(gè)的結(jié)構(gòu)基本相同的結(jié)構(gòu)。轉(zhuǎn)換速率補(bǔ)償電路可被配置為基于輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差來(lái)產(chǎn)生補(bǔ)償電流，將補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)，并且減少運(yùn)算放大器的輸出電壓信號(hào)的過渡時(shí)間。因此，輸出緩沖電路540的每個(gè)輸出電壓信號(hào)可具有短過渡時(shí)間和高轉(zhuǎn)換速率。
[0142]圖21是示出包括在圖20的源極驅(qū)動(dòng)電路500中的輸出緩沖電路540的示例的電路圖。
[0143]參照?qǐng)D21，輸出緩沖電路540可包括多個(gè)通道放大器0P_CH1至0P_CHn，并且可對(duì)輸入電壓信號(hào)VINl至VINn執(zhí)行緩沖，以產(chǎn)生輸出電壓信號(hào)Yl至Yn?？蓪⑵秒妷篤B施加至通道放大器0P_CH1至0P_CHn。
[0144]圖22是示出包括圖20的源極驅(qū)動(dòng)電路500在內(nèi)的IXD裝置的電路圖。
[0145]參照?qǐng)D22，IXD裝置1000可包括控制器1100、柵極驅(qū)動(dòng)電路1200、源極驅(qū)動(dòng)電路1300、液晶面板1400和灰度電壓產(chǎn)生器1500。
[0146]液晶面板1400可包括以矩陣形式排列的多個(gè)像素。每個(gè)像素可包括薄膜晶體管(TFT)。TFT可具有接收源極信號(hào)(還稱作“數(shù)據(jù)信號(hào)”)的源極和接收柵極信號(hào)(還稱作“掃描信號(hào)”)的柵極。儲(chǔ)能電容器CST和液晶電容器CLC可連接在TFT的漏極與公共電壓VCOM之間。液晶面板1400可通過柵極線Gl至Gn接收柵極信號(hào)并且通過源極線Dl至Dm接收源極信號(hào)。柵極驅(qū)動(dòng)電路1200可通過對(duì)導(dǎo)通電壓Von和截止電壓Voff進(jìn)行組合來(lái)產(chǎn)生柵極信號(hào)，并且可將柵極信號(hào)施加至柵極線Gl至Gn。
[0147]灰度電壓產(chǎn)生器1500可產(chǎn)生與IXD裝置1000的亮度相關(guān)聯(lián)的正灰度電壓和負(fù)灰度電壓GMA。
[0148]源極驅(qū)動(dòng)電路1300可利用從灰度電壓產(chǎn)生器1500輸出的灰度電壓GMA對(duì)從控制器1100接收的數(shù)據(jù)DATA執(zhí)行數(shù)模(D/A)轉(zhuǎn)換，并且可將轉(zhuǎn)換后的數(shù)據(jù)施加于源極線Dl至Dm0
[0149]控制器1100可接收RGB視頻信號(hào)R、G和B以及諸如垂直同步信號(hào)Vsync、水平同步信號(hào)Hsync、主時(shí)鐘信號(hào)MCLK、數(shù)據(jù)使能信號(hào)DE等控制信號(hào)?？刂破?100可基于各控制信號(hào)產(chǎn)生源極控制信號(hào)CONTl和柵極控制信號(hào)C0NT2，并且可適當(dāng)處理RGB視頻信號(hào)R、G和B以符合液晶面板1400的操作條件。因此，控制器1100可將柵極控制信號(hào)C0NT2發(fā)送至柵極驅(qū)動(dòng)電路1200，并且可將源極控制信號(hào)CONTl和視頻信號(hào)DATA(R、G、B)發(fā)送至源極驅(qū)動(dòng)電路1300。
[0150]柵極驅(qū)動(dòng)電路1200可包括多個(gè)柵極驅(qū)動(dòng)集成電路(IC)(未示出)，并且源極驅(qū)動(dòng)電路1300可包括多個(gè)源極驅(qū)動(dòng)IC(未示出)。數(shù)據(jù)DATA可確定關(guān)于各個(gè)像素的灰度級(jí)。源極驅(qū)動(dòng)電路1300可將源極信號(hào)施加至排列在液晶面板1400上的源極線Dl至Dm，并且柵極驅(qū)動(dòng)電路1200可將柵極信號(hào)施加至排列在液晶面板1400上的柵極線Gl至Gn。
[0151]包括在圖22的IXD裝置1000中的源極驅(qū)動(dòng)電路1300可具有與圖20的源極驅(qū)動(dòng)電路500的結(jié)構(gòu)基本相同的結(jié)構(gòu)。因此，IXD裝置1000可包括根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖20的輸出緩沖電路540。包括在IXD裝置1000中的輸出緩沖電路可包括運(yùn)算放大器和轉(zhuǎn)換速率補(bǔ)償電路。運(yùn)算放大器可被配置為放大輸入電壓信號(hào)，以產(chǎn)生輸出電壓信號(hào)。轉(zhuǎn)換速率補(bǔ)償電路可被配置為基于輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差產(chǎn)生補(bǔ)償電流，將補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)，并且減少輸出電壓信號(hào)的過渡時(shí)間。因此，輸出緩沖電路的輸出電壓信號(hào)可具有短過渡時(shí)間和高轉(zhuǎn)換速率。
[0152]圖23是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的控制緩沖電路的方法的流程圖。
[0153]參照?qǐng)D23，控制緩沖電路的方法可包括:
[0154](I)基于輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差產(chǎn)生轉(zhuǎn)換速率補(bǔ)償電流
(SI)；
[0155](2)將轉(zhuǎn)換速率補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)(S2);以及
[0156](3)緩沖輸入電壓信號(hào)以產(chǎn)生輸出電壓信號(hào)(S3)。
[0157]將轉(zhuǎn)換速率補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)的步驟可包括當(dāng)輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差大于預(yù)定電壓時(shí)將補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)。將轉(zhuǎn)換速率補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)的步驟可包括當(dāng)輸入電壓信號(hào)與輸出電壓信號(hào)之間的電壓差大于MOS晶體管的閾值電壓時(shí)將補(bǔ)償電流提供至運(yùn)算放大器的負(fù)載級(jí)。
[0158]圖24是示出包括在控制緩沖電路的方法中的產(chǎn)生轉(zhuǎn)換速率補(bǔ)償電流的方法的流程圖。
[0159]參照?qǐng)D24，產(chǎn)生轉(zhuǎn)換速率補(bǔ)償電流的方法可包括:
[0160](I)將輸入電壓信號(hào)的幅值與輸出電壓信號(hào)的幅值進(jìn)行比較以產(chǎn)生第一電流(Sll)；
[0161](2)基于第一電流產(chǎn)生拉補(bǔ)償電流(S12);以及
[0162](3)基于第一電流產(chǎn)生推補(bǔ)償電流(S13)。
[0163]雖然已經(jīng)描述了輸出緩沖電路、包括輸出緩沖電路的源極驅(qū)動(dòng)電路和具有源極驅(qū)動(dòng)電路的LCD裝置，但是本發(fā)明構(gòu)思除了可應(yīng)用于LCD裝置以外，還可應(yīng)用于諸如等離子體顯示面板(PDP)、有機(jī)發(fā)光二極管(OLED)等的一般顯示裝置。
[0164]本發(fā)明構(gòu)思的實(shí)施例可應(yīng)用于緩沖電路、半導(dǎo)體設(shè)備和包括該緩沖電路的顯示裝置。
[0165]雖然已經(jīng)參照本發(fā)明構(gòu)思的示例性實(shí)施例對(duì)本發(fā)明構(gòu)思進(jìn)行了描述，但是本領(lǐng)域技術(shù)人員應(yīng)該理解，在不脫離本發(fā)明構(gòu)思的精神和范圍的情況下，可對(duì)各示例性實(shí)施例作出許多形式和細(xì)節(jié)上的修改，并且不應(yīng)將本發(fā)明構(gòu)思理解為限于本文所公開的特定實(shí)施例。
【權(quán)利要求】
1.一種緩沖電路,包括: 運(yùn)算放大器，其被配置為放大輸入電壓信號(hào)并且產(chǎn)生輸出電壓信號(hào)；以及 轉(zhuǎn)換速率補(bǔ)償電路，其被配置為基于所述輸入電壓信號(hào)與所述輸出電壓信號(hào)之間的電壓差來(lái)產(chǎn)生補(bǔ)償電流，并且將所述補(bǔ)償電流提供至所述運(yùn)算放大器的負(fù)載級(jí)。
2.根據(jù)權(quán)利要求1所述的緩沖電路，其中，當(dāng)所述電壓差大于預(yù)定電壓時(shí)，所述轉(zhuǎn)換速率補(bǔ)償電路將所述補(bǔ)償電流提供至所述負(fù)載級(jí)。
3.根據(jù)權(quán)利要求1所述的緩沖電路，其中，當(dāng)所述電壓差大于預(yù)定電壓時(shí)，所述轉(zhuǎn)換速率補(bǔ)償電路將所述補(bǔ)償電流提供至所述負(fù)載級(jí)中的輸出電容器的一端。
4.根據(jù)權(quán)利要求2所述的緩沖電路，其中，所述預(yù)定電壓對(duì)應(yīng)于所述轉(zhuǎn)換速率補(bǔ)償電路中的MOS晶體管的閾值電壓。
5.根據(jù)權(quán)利要求1所述的緩沖電路，其中，所述轉(zhuǎn)換速率補(bǔ)償電路被配置為產(chǎn)生流入所述運(yùn)算放大器的推補(bǔ)償電流和流出所述運(yùn)算放大器的拉補(bǔ)償電流。
6.根據(jù)權(quán)利要求5所述的緩沖電路，其中，所述轉(zhuǎn)換速率補(bǔ)償電路包括: 比較器，其被配置為將所述輸入電壓信號(hào)與所述輸出電壓信號(hào)進(jìn)行比較，并且產(chǎn)生對(duì)應(yīng)于所述電壓差的第一電流； 拉補(bǔ)償電流產(chǎn)生器，其被配置為對(duì)所述第一電流執(zhí)行電流鏡操作，并且產(chǎn)生所述拉補(bǔ)償電流；以及 推補(bǔ)償電流產(chǎn)生器，其被配置為對(duì)所述第一電流執(zhí)行電流鏡操作，并且產(chǎn)生所述推補(bǔ)償電流。
7.根據(jù)權(quán)利要求6所述的緩沖電路，其中，所述比較器包括: NMOS晶體管，其具有柵極、源極和漏極，對(duì)所述柵極施加所述輸入電壓信號(hào)，對(duì)所述源極施加所述輸出電壓信號(hào)，所述漏極連接至第一節(jié)點(diǎn)；以及 PMOS晶體管，其具有柵極、源極和漏極，對(duì)所述柵極施加所述輸入電壓信號(hào)，對(duì)所述源極施加所述輸出電壓信號(hào)，所述漏極連接至第二節(jié)點(diǎn)。
8.根據(jù)權(quán)利要求7所述的緩沖電路，其中，當(dāng)所述輸入電壓信號(hào)比所述輸出電壓信號(hào)大所述NMOS晶體管中的閾值電壓時(shí)，所述NMOS晶體管導(dǎo)通而所述PMOS晶體管截止，所述拉補(bǔ)償電流產(chǎn)生器被啟動(dòng)，并且所述轉(zhuǎn)換速率補(bǔ)償電路將所述拉補(bǔ)償電流提供至所述負(fù)載級(jí)。
9.根據(jù)權(quán)利要求7所述的緩沖電路，其中，當(dāng)所述輸出電壓信號(hào)比所述輸入電壓信號(hào)大所述PMOS晶體管中的閾值電壓時(shí)，所述PMOS晶體管導(dǎo)通而所述NMOS晶體管截止，所述推補(bǔ)償電流產(chǎn)生器被啟動(dòng)，并且所述轉(zhuǎn)換速率補(bǔ)償電路將所述推補(bǔ)償電流提供至所述負(fù)載級(jí)。
10.根據(jù)權(quán)利要求7所述的緩沖電路，其中，所述NMOS晶體管的主體電連接至所述NMOS晶體管的源極，并且所述PMOS晶體管的主體電連接至所述PMOS晶體管的源極。
11.根據(jù)權(quán)利要求7所述的緩沖電路，其中，所述拉補(bǔ)償電流產(chǎn)生器包括: 第一電流源，其被配置為產(chǎn)生第一電源電流，響應(yīng)于第一控制信號(hào)來(lái)調(diào)整所述第一電源電流的幅值； 第一 PMOS晶體管，其源極連接至電源電壓，其漏極和柵極共同連接至所述第一電流源； 第二 PMOS晶體管，其源極連接至電源電壓，其柵極連接至所述第一 PMOS晶體管的柵極； 第三PMOS晶體管，其源極連接至所述第二 PMOS晶體管的漏極，其漏極和柵極共同連接至所述第一節(jié)點(diǎn)； 第四PMOS晶體管，其源極連接至電源電壓，其柵極連接至所述第三PMOS晶體管的柵極； 第一 NMOS晶體管，其漏極和柵極共同連接至所述第四PMOS晶體管的漏極，其源極接地；以及 第二 NMOS晶體管，其柵極連接至所述第一 NMOS晶體管的柵極，其源極接地，并且從其漏極輸出所述拉補(bǔ)償電流。
12.根據(jù)權(quán)利要求7所述的緩沖電路，其中，所述推補(bǔ)償電流產(chǎn)生器包括: 第二電流源，其被配置為產(chǎn)生第二電源電流，響應(yīng)于第二控制信號(hào)來(lái)調(diào)整所述第二電源電流的幅值； 第一 NMOS晶體管，其源極接地，其漏極和柵極共同連接至所述第二電流源； 第二 NMOS晶體管，其源極接地，其柵極連接至所述第一 NMOS晶體管的柵極； 第三NMOS晶體管，其源極連接至所述第二 NMOS晶體管的漏極，其漏極和柵極共同連接至所述第二節(jié)點(diǎn)； 第四NMOS晶體管，其源極接地，其柵極連接至所述第三NMOS晶體管的柵極； 第一PMOS晶體管，其漏極和柵極共同連接至所述第四NMOS晶體管的漏極，其源極連接至電源電壓；以及 第二 PMOS晶體管，其柵極連接至所述第一 PMOS晶體管的柵極，其源極連接至電源電壓，并且從其漏極輸出所述推補(bǔ)償電流。
13.根據(jù)權(quán)利要求7所述的緩沖電路，其中，所述拉補(bǔ)償電流產(chǎn)生器包括: 第一 PMOS晶體管，其源極連接至電源電壓，其柵極連接至包括在所述運(yùn)算放大器的負(fù)載級(jí)中的第一電流鏡電路的輸出端子； 第二 PMOS晶體管，其源極連接至所述第一 PMOS晶體管的漏極，其漏極和柵極共同連接至所述第一節(jié)點(diǎn)； 第三PMOS晶體管，其源極連接至電源電壓，其柵極連接至所述第二 PMOS晶體管的柵極； 第一 NMOS晶體管，其漏極和柵極共同連接至所述第三PMOS晶體管的漏極，其源極接地；以及 第二 NMOS晶體管，其柵極連接至所述第一 NMOS晶體管的柵極，其源極接地，并且從其漏極輸出所述拉補(bǔ)償電流。
14.根據(jù)權(quán)利要求7所述的緩沖電路，其中，所述推補(bǔ)償電流產(chǎn)生器包括: 第一 NMOS晶體管，其源極接地，其柵極連接至包括在所述運(yùn)算放大器的負(fù)載級(jí)中的第二電流鏡電路的輸出端子； 第二 NMOS晶體管，其源極連接至所述第一 NMOS晶體管的漏極，其漏極和柵極共同連接至所述第二節(jié)點(diǎn)； 第三NMOS晶體管，其源極接地，其柵極連接至所述第二 NMOS晶體管的柵極； 第一PMOS晶體管，其漏極和柵極共同連接至所述第三NMOS晶體管的漏極，其源極連接至電源電壓；以及 第二 PMOS晶體管，其柵極連接至所述第一 PMOS晶體管的柵極，其源極連接至電源電壓，并且從其漏極輸出所述推補(bǔ)償電流。
15.根據(jù)權(quán)利要求5所述的緩沖電路，其中，所述運(yùn)算放大器包括: 輸入級(jí)，其被配置為接收所述輸入電壓信號(hào)和所述輸出電壓信號(hào)，并且確定所述輸入電壓信號(hào)與所述輸出電壓信號(hào)之間的電壓差； 所述負(fù)載級(jí)，其被配置為利用所述拉補(bǔ)償電流和所述推補(bǔ)償電流來(lái)執(zhí)行轉(zhuǎn)換速率補(bǔ)償操作，產(chǎn)生對(duì)應(yīng)于所述電壓差的負(fù)載電流，并且將所述負(fù)載電流提供至所述輸入級(jí)；以及 輸出級(jí)，其連接至所述負(fù)載級(jí)，并且被配置為產(chǎn)生所述輸出電壓信號(hào)。
16.根據(jù)權(quán)利要求15所述的緩沖電路，其中，所述輸入級(jí)包括: 第一輸入級(jí)，其包括PMOS晶體管，并且被配置為從所述負(fù)載級(jí)接收拉負(fù)載電流；以及 第二輸入級(jí)，其包括NMOS晶體管，并且被配置為從所述負(fù)載級(jí)接收推負(fù)載電流。
17.—種運(yùn)算放大器，包括: 輸入級(jí)，其被配置為接收輸入電壓信號(hào)和輸出電壓信號(hào)，并且確定所述輸入電壓信號(hào)與所述輸出電壓信號(hào)之間的電壓差； 負(fù)載級(jí)，其被配置為執(zhí)行轉(zhuǎn)換速率補(bǔ)償操作，產(chǎn)生對(duì)應(yīng)于所述電壓差的負(fù)載電流，并且將所述負(fù)載電流提供至輸入級(jí)；以及 輸出級(jí)，其連接至所述負(fù)載級(jí)，并且被配置為產(chǎn)生所述輸出電壓信號(hào)。
18.根據(jù)權(quán)利要求17所述的運(yùn)算放大器，其中，所述輸入級(jí)包括第一輸入級(jí)，所述第一輸入級(jí)包括PMOS晶體管，并且被配置為從所述負(fù)載級(jí)接收拉負(fù)載電流。
19.根據(jù)權(quán)利要求18所述的運(yùn)算放大器，其中，所述輸入級(jí)還包括第二輸入級(jí)，所述第二輸入級(jí)包括NMOS晶體管，并且被配置為從所述負(fù)載級(jí)接收推負(fù)載電流。
20.一種包括在緩沖電路中的轉(zhuǎn)換速率補(bǔ)償電路，包括: 拉補(bǔ)償電流產(chǎn)生器，其被配置為當(dāng)所述緩沖電路的輸入電壓信號(hào)比所述緩沖電路的輸出電壓信號(hào)大預(yù)定電壓時(shí)產(chǎn)生拉補(bǔ)償電流；以及 推補(bǔ)償電流產(chǎn)生器，其被配置為當(dāng)所述輸出電壓信號(hào)比所述輸入電壓信號(hào)大預(yù)定電壓時(shí)產(chǎn)生推補(bǔ)償電流。
【文檔編號(hào)】H03F3/45GK104467804SQ201410486449
【公開日】2015年3月25日 申請(qǐng)日期:2014年9月22日 優(yōu)先權(quán)日:2013年9月23日
【發(fā)明者】李成浩 申請(qǐng)人:三星電子株式會(huì)社