專(zhuān)利名稱(chēng)：：頻率信號(hào)預(yù)處理器的制作方法
技術(shù)領(lǐng)域：
：本實(shí)用新型涉及光電探測(cè)系統(tǒng)輸出頻率信號(hào)的預(yù)處理器電路。在以測(cè)頻為測(cè)量參數(shù)的測(cè)距或測(cè)速的光電探測(cè)系統(tǒng)中，智能化的信號(hào)預(yù)處理有重要地位。一般使用微型計(jì)算機(jī)完成多項(xiàng)頻率信號(hào)的預(yù)處理任務(wù)，如信號(hào)采集和消噪等，進(jìn)而完成頻率信息處理及邏輯控制等任務(wù)。目前的測(cè)距或測(cè)速的光電探測(cè)系統(tǒng)，如1992年《LaserinRe-moteSensing》一書(shū)介紹的相干激光氣象測(cè)風(fēng)多普勒探測(cè)系統(tǒng)中，由于信號(hào)處理的任務(wù)的專(zhuān)業(yè)化，往往都有各種頻率信號(hào)的預(yù)處理器。但它使用的高速計(jì)數(shù)器由于位數(shù)所限，并不能獨(dú)立計(jì)數(shù)。且結(jié)構(gòu)復(fù)雜，精度不夠。國(guó)內(nèi)尚無(wú)此類(lèi)頻率信號(hào)預(yù)處理器。本實(shí)用新型的目的是提出一種對(duì)光電探測(cè)系統(tǒng)中輸出的頻率信號(hào)進(jìn)行測(cè)量的頻率信號(hào)預(yù)處理器，當(dāng)輸出的頻率信號(hào)的頻率范圍為10～100兆赫，要求測(cè)頻誤差在100仟赫以下時(shí)，經(jīng)放大器放大后，送入計(jì)數(shù)器(VMax＞2伏)，計(jì)數(shù)器即可對(duì)輸入的正弦波信號(hào)進(jìn)行脈沖計(jì)數(shù)。通過(guò)測(cè)定在一定時(shí)間間隔的計(jì)數(shù)值，即可精確地得到輸入信號(hào)的頻率信息。本實(shí)用新型由單片機(jī)、紫外線擦除只讀存儲(chǔ)器(下稱(chēng)擴(kuò)展只讀存儲(chǔ)器)、可編程計(jì)數(shù)/定時(shí)器、八D三態(tài)同相鎖器(下稱(chēng)鎖存器)、八總線收發(fā)器做為緩沖器(下稱(chēng)緩沖器)分頻器、晶振電器、做為緩沖器、分頻器、晶振電路、運(yùn)算放大器、兩個(gè)計(jì)數(shù)器及一些基本邏輯元件和一些基本邏輯元件和一些電阻電容構(gòu)成。其中，單片機(jī)的雙向地址/數(shù)據(jù)總線P0.0～P0.7(I/O口)作為系統(tǒng)總線，同時(shí)與擴(kuò)展只讀存儲(chǔ)器的數(shù)據(jù)總線O0～O7、可編程計(jì)數(shù)/定時(shí)器的雙向數(shù)據(jù)總D0～D7、鎖存器的輸入端1D～8D及緩沖器的輸出編A8～A1相連，鎖存器的輸出端1Q～8Q則直接與擴(kuò)展只讀存儲(chǔ)器的地址總線A7～A0相連，單片機(jī)準(zhǔn)雙向輸入/輸出口中的P2.0～P2.2與擴(kuò)展存儲(chǔ)器的高三位地址線A8～A10相連。輸入信號(hào)經(jīng)運(yùn)算放大器F放大后，其輸出端同計(jì)數(shù)/定時(shí)器的輸出端OUT。經(jīng)與門(mén)后接計(jì)數(shù)器m的時(shí)鐘輸入端CLK，而m的輸出端QCC經(jīng)非門(mén)后接計(jì)數(shù)器n的時(shí)鐘輸入端CLK，n的輸出端QCC經(jīng)非門(mén)后接可編程計(jì)數(shù)/定時(shí)器的一個(gè)時(shí)鐘輸入端CLK1。計(jì)數(shù)器m的數(shù)據(jù)輸出端D、C、B、A分別與緩沖器的輸入端B1～B4相連，計(jì)數(shù)器n的數(shù)據(jù)輸出端D、C、B、A則分別與緩沖器的輸入端B5～B8相連。計(jì)數(shù)器m和n的電源端VCC和兩個(gè)賦能端T和P均共接+5伏偏壓，地端和GND接地。計(jì)數(shù)器m和n的兩個(gè)復(fù)位端CLK同時(shí)與單片機(jī)的準(zhǔn)雙向I/O口中的P1.0相連。單片機(jī)的讀、寫(xiě)信號(hào)端RD和WR分別與可編程計(jì)數(shù)/定時(shí)器的讀、寫(xiě)信號(hào)端RD和WR相連，單片機(jī)的讀信號(hào)端RD和它的準(zhǔn)雙向I/O口中的P1.3經(jīng)或門(mén)后接緩沖器的啟動(dòng)賦能端G，單片機(jī)的地址鎖存允許端ALE與鎖存器的賦能端G相連，單片機(jī)的外部選樣讀選通端PEBN與擴(kuò)展只讀存儲(chǔ)器的數(shù)據(jù)輸出選通端OE相連，單片機(jī)的準(zhǔn)雙向I/O口P1.1同放大后的輸入信號(hào)經(jīng)與門(mén)后送到本處理器的輸出端OUT0單片機(jī)的準(zhǔn)雙向I/O口P1.0接可編程計(jì)數(shù)/定時(shí)器的片選端CS，單片機(jī)的外部中斷1輸入口接可編程計(jì)數(shù)/定時(shí)器的輸出端OUT0、可編程計(jì)數(shù)/定時(shí)器的地址線A0、A1與擴(kuò)展只讀存儲(chǔ)器的地址線A7、A6分別相連。外部晶振電路的輸出端經(jīng)非門(mén)后接單片機(jī)的時(shí)鐘輸出端，外部晶振電路的輸出端又同分頻器的輸入端IN相連，而分頻器的輸入端A和輸出端OB連在一起。下述各端接+5伏電壓分頻器的電源端VCC、擴(kuò)展只讀存儲(chǔ)器的電源端VCC和編程電源端VPP、八D三態(tài)同相鎖存器的電源端VCC、緩沖器電源端VCC、兩個(gè)計(jì)數(shù)器的兩個(gè)電源端VCC、兩個(gè)賦能端和兩個(gè)能端ENVBp、可編程計(jì)數(shù)/定時(shí)器的電源端VCC和其三個(gè)門(mén)控信號(hào)輸入端GATE1、GATE2、GATE3，單片機(jī)的晶振輸出端XTAL2經(jīng)電阻R1、單片機(jī)復(fù)位端RESET經(jīng)電容C。下述各端均接地單片機(jī)的接地端GND和復(fù)位端RESET經(jīng)電阻R，和單刀開(kāi)關(guān)K擴(kuò)展只讀存儲(chǔ)器的片選端CS和接地端GND、鎖存器的接地端GND和片選端CE，緩沖器的接地端GND和定向控制端DIR、兩個(gè)計(jì)數(shù)器的兩個(gè)接地端GND、可編程計(jì)數(shù)/定時(shí)器的接地端、分頻器的接地端GND、置零端R0和空腳端Nt。工作時(shí)，在計(jì)數(shù)/定時(shí)器輸出端OUT。為高電平時(shí)，經(jīng)運(yùn)算放大器放大后的頻率信號(hào)送入計(jì)數(shù)器m的時(shí)鐘輸入端CLK，進(jìn)行低四，位計(jì)數(shù)，其輸出端QCC經(jīng)非門(mén)反相后又成為計(jì)數(shù)器n的時(shí)鐘輸入。這樣，兩個(gè)計(jì)數(shù)器實(shí)現(xiàn)了低八位計(jì)數(shù)，其結(jié)果經(jīng)緩沖器后，送系統(tǒng)總線。計(jì)數(shù)器n的輸出端反相后又送計(jì)數(shù)/定時(shí)器的時(shí)鐘輸入端CLK1進(jìn)行高十六位的計(jì)數(shù)。單片機(jī)將上述兩個(gè)低八位和高十六位頻率信息進(jìn)行處理，并通過(guò)其準(zhǔn)雙向I/O口中的P2.6控制經(jīng)放大后的輸入信號(hào)是否可通過(guò)與門(mén)輸出到本預(yù)處理器的輸出端OUT。輸入的頻率信號(hào)經(jīng)放大的F的輸入端放大到輸出到二輸入端器與門(mén)74SL08的一個(gè)輸入端，當(dāng)由計(jì)數(shù)定時(shí)器8253的輸出端QUT。給出經(jīng)晶振和十分頻74LS90十分頻輸入的時(shí)鐘脈沖。它的輸出端與第一個(gè)74LS161，這是一個(gè)低八位數(shù)據(jù)采集單元。該單元的主體由二片可預(yù)置四位二進(jìn)制計(jì)數(shù)器74LS161和八總線收發(fā)器74LS245做為緩沖器等構(gòu)成，由8253控制。它的GATE始終為高電平，方波連續(xù)輸出。輸出OUT。同外部F的輸入探測(cè)信號(hào)經(jīng)74LS08，即完成了閘門(mén)的設(shè)置。當(dāng)OUT0為高電平時(shí)，閘門(mén)開(kāi)啟，信號(hào)輸入，系統(tǒng)開(kāi)始對(duì)脈沖計(jì)數(shù)；當(dāng)OUT0為低電平時(shí)閘門(mén)關(guān)閉，CPU8031讀取計(jì)數(shù)值，并進(jìn)行運(yùn)算及邏輯處理?？深A(yù)置四位二進(jìn)制計(jì)數(shù)器的CLR腳接CPU的P12腳。由CPU對(duì)計(jì)數(shù)器進(jìn)行狀態(tài)控制(計(jì)數(shù)或清零)，使能端ENBT和ENBP均接高電平，CPU的P1.3腳RD經(jīng)二輸入四或門(mén)后接74LS245的啟動(dòng)賦能端G，故74LS245的口地址使它的收發(fā)方向始終為D→A。整體上看每片161都是16分頻器，實(shí)際上是由四個(gè)二分頻器組成，各分頻的輸出可由其相應(yīng)的計(jì)數(shù)輸出。所以當(dāng)閘門(mén)關(guān)閉，計(jì)數(shù)器停止計(jì)數(shù)后，兩片74LS161的ABCD端電平即為系統(tǒng)后8位的計(jì)數(shù)值。16174LS及8253的各觸發(fā)器的翻轉(zhuǎn)是脈沖信號(hào)的正跳變上升沿來(lái)完成的。由于74LS161的跳變出現(xiàn)在計(jì)數(shù)到15時(shí)刻，故若將其接到下一個(gè)計(jì)數(shù)器的進(jìn)鐘腳，必有一個(gè)計(jì)數(shù)值的誤差，為此每片161的Qcc輸出接了一個(gè)非門(mén)74S04。這樣就保證正跳變?cè)谟?jì)數(shù)計(jì)到74LS161時(shí)出現(xiàn)。8253是一個(gè)定時(shí)閘門(mén)及高十六位數(shù)據(jù)采集分系統(tǒng)。8253芯片管腳接CPU(8031)口地址的P2.7，A1、A0分別八D三態(tài)同相接鎖存器74LS373的19、16腳。定時(shí)閘門(mén)設(shè)置選有8253內(nèi)部計(jì)數(shù)器0(口地址BFOOH)來(lái)產(chǎn)生一個(gè)可由軟件定時(shí)的閘門(mén)。時(shí)鐘輸入信號(hào)來(lái)自外部時(shí)鐘CLK0，它是一個(gè)經(jīng)74LS90十分頻后的800仟赫的周期信號(hào)。此時(shí)，計(jì)數(shù)器0的輸出是財(cái)期性的。整個(gè)計(jì)數(shù)時(shí)間間隔中，輸出將有一半為高電平，另一半為低電平，即如果計(jì)數(shù)值為N(由CPU寫(xiě)入)，則輸出將是周期為N個(gè)輸入脈沖周期的方波。設(shè)輸入脈沖頻為f，周期為T(mén)，計(jì)數(shù)值為N，則輸出方波脈沖周期T＝N/f。當(dāng)CPU設(shè)置控制字后，輸出為高電平，在寫(xiě)完計(jì)數(shù)值N后，計(jì)數(shù)器將自動(dòng)開(kāi)始輸入時(shí)鐘CLK計(jì)數(shù)。這時(shí)輸入OUT將保持高電平，在計(jì)數(shù)完成一半(即計(jì)N/2)后，計(jì)數(shù)器將改變輸出狀態(tài)，使輸出變低電平，直到計(jì)數(shù)完成(即計(jì)數(shù)到N)，使8253的OUT0恢復(fù)高電平。然后重復(fù)整個(gè)計(jì)數(shù)過(guò)程。由于寫(xiě)入過(guò)程有一段時(shí)間使OUT0變高電平，所以在軟件處理中，將舍去棄第一個(gè)周期而從第二周期開(kāi)始系統(tǒng)的計(jì)數(shù)過(guò)程。CPU的P0.0～P0.7的讀入數(shù)據(jù)并處理后得到的脈沖數(shù)為N，則實(shí)際上輸入8253的脈沖數(shù)應(yīng)為N+1，所以在軟件處理中將據(jù)此對(duì)計(jì)數(shù)進(jìn)行相應(yīng)的補(bǔ)償。因?yàn)橛?jì)數(shù)變動(dòng)是由軟件觸發(fā)的，而且可以在計(jì)數(shù)過(guò)程中重新設(shè)置計(jì)數(shù)值，這樣就可以在一次計(jì)數(shù)任務(wù)完成，CPU讀入數(shù)據(jù)進(jìn)行處理的軟件重新將計(jì)數(shù)器的設(shè)置為初態(tài)(FFFFH)，即可進(jìn)行下一次計(jì)數(shù)任務(wù)。由于初態(tài)相同，CPU對(duì)數(shù)據(jù)的處理方法也可完全重復(fù)，這樣就減輕了程序負(fù)擔(dān)，也節(jié)省了運(yùn)算時(shí)間。對(duì)于100兆赫的頻率信號(hào)，經(jīng)分頻電路兩次16分頻后，輸入計(jì)數(shù)器8253的頻率為100/16×16＝390625赫，小于4兆赫，在8253的可計(jì)數(shù)速率范圍內(nèi)。故本系統(tǒng)只采用了一個(gè)計(jì)數(shù)器，即計(jì)數(shù)器1來(lái)完成高16位的數(shù)據(jù)采集任務(wù)。8253內(nèi)部計(jì)數(shù)器1的CLK1計(jì)數(shù)脈沖來(lái)源于分頻電路，74LS161經(jīng)一個(gè)非門(mén)7SL04以軟件觸發(fā)選通方式來(lái)完成計(jì)數(shù)任務(wù)。計(jì)數(shù)器輸出初始為高電平，計(jì)數(shù)器停止計(jì)數(shù)，以后每一次計(jì)數(shù)都要靠重新設(shè)置電平值。這由“軟件觸發(fā)”才能開(kāi)始重新工作。在軟件處理上，先將計(jì)數(shù)器的高8位和低8位都置滿(FFH)，計(jì)數(shù)完成后，CPU讀入所剩值，進(jìn)行運(yùn)算處理，即可得到脈沖總數(shù)。中央主機(jī)的工作情況可如下描述主機(jī)由CPU8031，擴(kuò)展只讀存貯器2761及八D三態(tài)同相鎖存器74LS373組成，時(shí)鐘來(lái)源于外部振蕩電路由XTAL2輸入，8253的門(mén)控輸出OUT，接CPU的LNT1，CPU對(duì)它的響應(yīng)可以用中斷方式，也可以用查詢方式。外部晶振的輸出端經(jīng)一個(gè)反相器后與單片機(jī)8031的晶振輸出端XTAL2相連，同時(shí)，+5估電壓經(jīng)一個(gè)電阻后也接晶振輸出端XTAL2，這樣就保證了單片機(jī)工作所需的時(shí)鐘信號(hào)。外部晶振的輸出端又直接與分頻器74LS90的輸入端IN相連，分頻器的輸出端OA直接與可編程計(jì)數(shù)/定時(shí)器8253的時(shí)鐘輸入端CLK0相連，以提供工作時(shí)鐘。為保證可編程計(jì)數(shù)/定時(shí)器的工作頻率，分頻器的輸入端A和輸出端OB連接，置零端R0、空腳端Nt和接地端GND共同接地，電源正端VCC接+5伏電壓。外部晶振輸出的8MHz的時(shí)鐘信號(hào)，經(jīng)分頻器十分頻后為800KHz，正好滿足可編程計(jì)數(shù)/定時(shí)器對(duì)時(shí)鐘的要求。輸入信號(hào)經(jīng)運(yùn)算放大器F放大后，其輸出端和可編程計(jì)數(shù)/定時(shí)器的門(mén)控輸出端OUT。經(jīng)與門(mén)后接第一個(gè)可預(yù)置四位二進(jìn)制計(jì)數(shù)器74LS161m的時(shí)鐘輸入端CLK，其輸出端QCC經(jīng)反相器后接第二個(gè)可預(yù)置四位二進(jìn)制計(jì)數(shù)器74LS161n的時(shí)鐘輸入端CLK，完成了低八位的計(jì)數(shù)，并經(jīng)緩沖器74LS245將計(jì)數(shù)結(jié)果送系統(tǒng)總線。計(jì)數(shù)器n的輸出端QCC經(jīng)非門(mén)后與可編程計(jì)數(shù)/定時(shí)由8253的另一個(gè)時(shí)鐘輸入端CLK1相連，進(jìn)行高八位的計(jì)數(shù)工作。單片機(jī)的8031的雙向數(shù)據(jù)/地址端P0.0～P0.7作為系統(tǒng)總線同時(shí)與擴(kuò)展存儲(chǔ)器2716的數(shù)據(jù)線O1～O7、鎖存器74LS373的1D～8D、緩沖器74LS245可編程定時(shí)/計(jì)數(shù)器8253的數(shù)據(jù)線D0～D7相連，8031的準(zhǔn)雙向口P2.0～P2.2分別與2716的A8～A11相連，8253的A0、A1分別與2716的A7、A6相連。以選擇工作的計(jì)數(shù)器。鎖存器74LS373的1Q～8Q直接與2716的地址線A7～A0直接相連，提供地址。8031的PSEN連2716的OE，提供數(shù)據(jù)輸出選通信號(hào)；8031ALE連373的G端，控制數(shù)據(jù)鎖存狀態(tài)。8031的WR和RD分別與8253的WR和RD同名相連，以控制8253的讀寫(xiě)操作。8253的OUT0又與8031的INT1連接，保證系統(tǒng)即可工作在外部中斷方式，又可以查詢方式工作，8031的RD和P1.1經(jīng)與門(mén)后接74LS245的正端，控制緩沖器的工作狀態(tài)。8031的P1.0同時(shí)接74LS161m和74LS161n的CLK，提供清零信號(hào)，8031的P1.0同運(yùn)放F的輸出端經(jīng)與門(mén)后連輸出端。由8031、2716和74LS373構(gòu)成的中央處理單元CPU對(duì)所述的十六位數(shù)據(jù)進(jìn)行數(shù)學(xué)運(yùn)算，邏輯處理，及控制頻率信號(hào)的通斷。本實(shí)用新型的原理框圖如圖1如示，由三大部分組成定時(shí)閘門(mén)頻率選通電路、分頻及低八位主地?cái)?shù)器和高十六位計(jì)數(shù)器依次相連，并與中央主機(jī)分別相連?？傮w電路如圖2所示，虛線所圍是這三部分。功能模塊硬件及軟件由五個(gè)部分組成外部時(shí)鐘(振蕩電電路)，閘門(mén)設(shè)置及高十六位數(shù)據(jù)采集，分頻電路及低八位數(shù)據(jù)采集，主機(jī)，邏輯控制。其中，外部時(shí)鐘和邏輯控制電路較簡(jiǎn)單，不作介紹。(一)工作過(guò)程簡(jiǎn)介1.設(shè)定時(shí)閘門(mén)頻率選通的開(kāi)通時(shí)間為Δl，頻率為f的輸入信號(hào)經(jīng)閘門(mén)后，在開(kāi)通時(shí)間間隔內(nèi)的正弦脈沖數(shù)fΔt，進(jìn)入分頻器及低八位計(jì)數(shù)器。采用了最高計(jì)數(shù)頻率為40兆赫的SN74S161或100兆赫的SN74LS197。前者是一個(gè)四位二進(jìn)制計(jì)數(shù)器，在數(shù)制上可與8253數(shù)制計(jì)數(shù)器相統(tǒng)一，便于運(yùn)算處理，作為低八計(jì)數(shù)器，采用二進(jìn)制可以減小誤差。采用八態(tài)緩沖收發(fā)器7411S245來(lái)完成對(duì)計(jì)數(shù)值低八位的讀取。2.經(jīng)分頻器進(jìn)行N分頻后，送入高十六位計(jì)數(shù)器8253的脈沖數(shù)頻率為f/N，則在Δt時(shí)間間隔內(nèi)脈沖總數(shù)為fΔt/N。8253是一個(gè)可編程計(jì)數(shù)器/定時(shí)器芯片。8253含有三個(gè)獨(dú)立的十六位計(jì)數(shù)器，每個(gè)計(jì)數(shù)速率可達(dá)到2兆赫(即均勻間隔條件下，時(shí)間間隔不得小于380納秒)。所有的工作方式都可以是軟件編程。在本發(fā)明中有以下功能(1)數(shù)據(jù)總線緩沖器a.通過(guò)編程確定8253的工作方式，給出控制信號(hào)；b.向計(jì)數(shù)器寄存器裝入數(shù)據(jù)；c.讀出計(jì)數(shù)值。(2)讀/寫(xiě)邏輯接收來(lái)自系統(tǒng)總線的輸入，然后產(chǎn)生控制整個(gè)器件工作的控制信號(hào)，由此信號(hào)來(lái)允許或禁止讀寫(xiě)邏輯的工作。(3)控制寄存器它把從數(shù)據(jù)總線緩沖器接收的控制信號(hào)寄存起來(lái)。寄存的信息控制字控制了每個(gè)計(jì)數(shù)器的操作方式，數(shù)制選擇，并控制每個(gè)計(jì)數(shù)寄存器的寫(xiě)入操作。(4)計(jì)數(shù)器0，1，2每個(gè)計(jì)數(shù)器都是由一個(gè)16位預(yù)置數(shù)的遞減計(jì)數(shù)器構(gòu)成，數(shù)制可為二進(jìn)制，也可為十進(jìn)制。它的輸入功能和輸出是通過(guò)存在于控制字寄存器中的方式選擇字控制的，每個(gè)計(jì)數(shù)器工作方式配置和計(jì)數(shù)方式是獨(dú)立的8253的每個(gè)計(jì)數(shù)器預(yù)置或要求方式的數(shù)值確定。此控制字規(guī)定了工作方式，裝入程序，選擇計(jì)數(shù)數(shù)制(二或十)。8253一旦完成編程后，就準(zhǔn)備完成規(guī)定的任務(wù)。在本實(shí)用新型中采用方波速率發(fā)生器進(jìn)行閘門(mén)設(shè)置，軟件能以選通方式進(jìn)行計(jì)數(shù)。閘門(mén)關(guān)閉時(shí)，計(jì)數(shù)器停止計(jì)數(shù)，CPU讀入計(jì)數(shù)值。CPU對(duì)所獲數(shù)據(jù)進(jìn)行運(yùn)算、處理和示顯，得到頻率信息，并根據(jù)具體需要進(jìn)行相應(yīng)的開(kāi)關(guān)選通閘門(mén)的程序控制等功能，采用8031芯片，其性能及使用方法一般手冊(cè)均有介紹。本實(shí)用新型通過(guò)設(shè)置一組頻率響應(yīng)閘門(mén)做為頻率通道選擇器。每一個(gè)閘門(mén)是一個(gè)極窄的窄帶濾波器，不同頻率信號(hào)各行其道，以完成測(cè)距或測(cè)速的光電探測(cè)系統(tǒng)部的輸出的正弦波差頻信號(hào)的脈沖計(jì)數(shù)的任務(wù)。圖1—頻率信號(hào)預(yù)處理器框圖圖2—頻率信號(hào)預(yù)處理器的總體電路實(shí)施例對(duì)一個(gè)光電探測(cè)系統(tǒng)輸出的頻率信號(hào)進(jìn)行處理的結(jié)果表明1.目標(biāo)的1米/秒速度造成的CO2激光的多普勒頻率為200仟赫，就是對(duì)測(cè)量精度要求到米數(shù)量級(jí)的頻率采集。絕對(duì)誤差的允許量為200仟赫。這套頻率信息預(yù)處理器的測(cè)頻精度主要由閘門(mén)設(shè)定寬度決定。只要閘門(mén)設(shè)置合適，完全可能達(dá)到以上的測(cè)量精度。此精度要求閘門(mén)時(shí)間設(shè)置為T(mén)＝(1/Δf)×0.01(ms)表1給出測(cè)帶精度要求的測(cè)頻精度所定義的閘門(mén)時(shí)間。表1測(cè)速精度要求的測(cè)頻精度所定義的閘門(mén)時(shí)間2.在作頻率信號(hào)的成象處理時(shí)，將掃描器在T時(shí)間間隔內(nèi)的掃描空間對(duì)應(yīng)于顯在示器上的一個(gè)象素，這個(gè)象素的明暗或色彩就對(duì)應(yīng)著此時(shí)間所探測(cè)到的該空間的頻率信息。本實(shí)施例設(shè)定的掃描方式為光柵式掃描，為多棱鏡和平面擺鏡的組合掃描。當(dāng)顯示器的分辯率128×60個(gè)象素，則全屏象素Np＝7680個(gè)。若閘門(mén)時(shí)間設(shè)定為0.01毫秒的采集系統(tǒng)，每秒可采的數(shù)據(jù)量為N0＝0.5/T＝5×104個(gè)/秒成象幀數(shù)為n＝N0/Np，＝7(幀/秒)表2給出本實(shí)用新型在不同閘門(mén)時(shí)間，成象分辨率(象素)下，可達(dá)到的成象幀頻。表2成象幀頻和象素的關(guān)系</tables>對(duì)運(yùn)動(dòng)速度不高或成象速度要求不高的系統(tǒng)(如探測(cè)地面慢速度運(yùn)動(dòng)目標(biāo))，可適當(dāng)加寬閘門(mén)，這樣不僅可以提高精度，減輕軟件負(fù)擔(dān)，且可提高成象效果。證實(shí)了本實(shí)用新型通過(guò)脈沖計(jì)數(shù)的方法對(duì)頻信息進(jìn)行數(shù)據(jù)采集和處理。顯示出該頻率信息。預(yù)處理器系統(tǒng)在測(cè)距或測(cè)速的光電探測(cè)系統(tǒng)的輸出頻率信號(hào)的預(yù)處理及頻率跟蹤領(lǐng)域中可喜的應(yīng)用前景。圖2所示的頻率信號(hào)預(yù)處理器總體電路中的元件尚有多種選擇如74LS90、8031、8253、2716、74LS373、74LS161等還可用其他性能相近的型號(hào)來(lái)代替，而不變其總體性能。權(quán)利要求1.一種頻信號(hào)預(yù)處理器，其特征在于由單片機(jī)、擴(kuò)展只讀存儲(chǔ)器、八D三態(tài)同相鎖存器、可編程計(jì)數(shù)/定時(shí)器、外部晶振、分頻器、緩沖器、兩個(gè)計(jì)數(shù)器、運(yùn)算放大器及一些基本邏輯元件和電阻電容構(gòu)成；所述的單片機(jī)雙向地址/數(shù)據(jù)端作為系統(tǒng)的總線，同時(shí)與擴(kuò)展只讀存儲(chǔ)器的數(shù)據(jù)總線、可編程計(jì)數(shù)/定時(shí)器數(shù)據(jù)總線、八D三態(tài)同相鎖存器的輸入端及緩沖器的輸出端相連、鎖存器的輸出端直接與擴(kuò)展只讀存儲(chǔ)器的地址總線相連；單片第二組準(zhǔn)雙向輸入輸出端低三位接擴(kuò)展存儲(chǔ)器的高三位地址線，可編程計(jì)數(shù)/定時(shí)器的計(jì)數(shù)器選擇端高低兩個(gè)口分別接擴(kuò)展存儲(chǔ)器第七和第八位地址線上；外部晶振的輸出端一路經(jīng)非門(mén)后接單片機(jī)的內(nèi)部晶振輸出端，另一路直接與分頻器提地鐘輸入端相連，分頻器的輸出端接可編程計(jì)數(shù)/定時(shí)器的時(shí)鐘輸入端。分頻器的參考電源正端接+5伏偏壓，分頻器的接地端、置零端和空腳端同時(shí)接地，分頻器的另一對(duì)輸入端和輸出端連在一起；可編程計(jì)數(shù)/定時(shí)器的讀、寫(xiě)信號(hào)端與單片機(jī)的讀、寫(xiě)信號(hào)端分別同名相連，可編程計(jì)數(shù)/定時(shí)器的輸出端一路接單片機(jī)的外部中斷1輸入端，另一路和經(jīng)運(yùn)算放大器放大的輸入信號(hào)經(jīng)與門(mén)后接第一個(gè)計(jì)數(shù)器(m)的時(shí)鐘輸入端，可編程計(jì)數(shù)/定時(shí)器的片端與單片機(jī)第二組準(zhǔn)雙向輸入/輸出端P2.6相連，可編程計(jì)數(shù)/定時(shí)器的參考電源正端和三個(gè)門(mén)控信號(hào)輸入端同時(shí)接+5伏偏壓，參考電壓負(fù)端接地；第一個(gè)計(jì)數(shù)器(m)的輸出端經(jīng)非門(mén)后，接第二個(gè)計(jì)數(shù)器(n)的時(shí)鐘輸入端，而其輸出端經(jīng)非門(mén)后接可編程計(jì)數(shù)/定時(shí)器的另一個(gè)時(shí)鐘輸入端1，所述兩個(gè)計(jì)數(shù)的清零端同時(shí)與單片機(jī)第一組準(zhǔn)雙向輸入/輸出端的P1.0相連，而兩者的參考電源正端，和賦能端均接+5伏偏壓，參考電源負(fù)端接地，兩個(gè)計(jì)數(shù)器分別記錄的8位二進(jìn)制數(shù)據(jù)通過(guò)各位的引線順序地同緩沖器的輸入端相連；緩沖器的參考電源正端接+5伏偏壓，參考電源負(fù)端和定向控制端同時(shí)接地，單片機(jī)準(zhǔn)雙向輸入/輸出端中P1.1和寫(xiě)信號(hào)端經(jīng)或門(mén)后接緩沖器的啟動(dòng)賦能端；單片機(jī)的地址鎖存允許端接鎖存器的賦能端相連，鎖存器的參考電源正端接+5伏偏壓，鎖存器的參考電源負(fù)端和片選端同時(shí)接地；單片機(jī)的外部選樣讀選通端同擴(kuò)展存儲(chǔ)器的數(shù)據(jù)輸出選通端相連，參考電源正端和偏程電源正端同接+5伏偏壓，參考電源負(fù)端和電選端均接地；單片機(jī)的內(nèi)部晶振輸出端經(jīng)一電阻后接+5伏偏壓，復(fù)位端經(jīng)一電容后接+5伏電壓，復(fù)位端經(jīng)一電阻和按紐開(kāi)關(guān)后同參考電源負(fù)端接地；單片機(jī)的準(zhǔn)雙向輸入/輸出端和運(yùn)算放大器的輸出端經(jīng)與門(mén)后送到輸出端。專(zhuān)利摘要本實(shí)用新型涉及一種頻率信號(hào)預(yù)處理器，主要用于光電探測(cè)系統(tǒng)輸出頻率信號(hào)的預(yù)處理，它由定時(shí)選通閘門(mén)，分頻及低八位計(jì)數(shù)器、高十六位計(jì)數(shù)器和中央處理單元CPU構(gòu)成。用于對(duì)輸入的頻率信號(hào)進(jìn)行采集、消噪等。其結(jié)構(gòu)簡(jiǎn)單、體積小、成本低，而且頻率信息處理精度高。文檔編號(hào)H03H9/64GK2266228SQ96216508公開(kāi)日1997年10月29日申請(qǐng)日期1996年6月24日優(yōu)先權(quán)日1996年6月24日發(fā)明者戴永江,郭建恒申請(qǐng)人:哈爾濱工業(yè)大學(xué)