一種相位精確可調(diào)的四路正交信號發(fā)生器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于CMOS集成電路設(shè)計技術(shù)領(lǐng)域，具體設(shè)及一種相位精確可調(diào)的四路正 交信號發(fā)生器。
【背景技術(shù)】
[0002] 隨著CMOS集成電路制造技術(shù)的不斷進步，由于其成本低廉同時兼容數(shù)字電路，用 CMOS工藝集成的射頻電路不斷出現(xiàn)。
[0003] 無線通信是當(dāng)前發(fā)展最快的技術(shù)之一。近十年來，隨著個人通信系統(tǒng)及數(shù)字電視、 廣播得到了迅猛的發(fā)展，人們對射頻前端收發(fā)機的研究進入白熱化的狀態(tài)。目前國內(nèi)外提 出了許多射頻前端收發(fā)機結(jié)構(gòu)，如超外差式收發(fā)機、零中頻收發(fā)機、低中頻收發(fā)機、超寬帶 接收機等。在鏡像抑制接收機和零中頻接受機射頻前端，需要兩路正交的信號（一路為I 路信號，一路為Q路信號，兩路信號的相位差為90° )與來自低噪聲放大器的射頻信號在混 頻器進行混頻，正交通道內(nèi)的兩路信號要是幅度和相位不匹配，混頻后的信號最終經(jīng)基帶 處理后會引起誤碼率的上升。 陽004] 集成的正交調(diào)制解調(diào)器是射頻SoC(Systemonachip)的重要組成部分，它需要 正交信號發(fā)生器為其提供良好的正交差分本振信號，正交信號的發(fā)生器性能好壞直接影響 射頻SoC的性能。 陽0化]集成的正交信號發(fā)生器常用的方法有RC-CR移相法，RC-CR移相網(wǎng)絡(luò)通過將輸入 信號分別移相±45°來實現(xiàn)正交。胡一明等在標(biāo)題為用于正交發(fā)生器RC多相網(wǎng)絡(luò)特性研 究（雷達學(xué)報，2013, 2(4) :476-480.)的文獻中設(shè)計的在S波段應(yīng)用正交發(fā)生器，I/Q幅 度不平衡度0. 1地，相位不平衡度達到了 0.r，但是該方法不能進行相位調(diào)節(jié)，RC-CR網(wǎng) 絡(luò)復(fù)雜，并且一旦集成后，就不能再進行相位誤差補償；該方法中采用的電容和電阻不宜太 大，否則集成電路也難W在片集成。另外一種常用方法采用正交壓控振蕩器交叉禪合連接 的方法，如LuQumg-TingandHsiehHsieh-Hung在標(biāo)題為Alow-powerqua化atureVCO anditsapplicationtoa0.6-V2.4-GHzPLL(IEEETransactionsonCircuitsand Systems, 2010, 57(4) :793-802.)的文獻中設(shè)計了一個低功耗的正交差分輸出的QVCO,應(yīng) 用于2. 4GHz的鎖相環(huán)，降低了功耗并改善了其噪聲系數(shù)，但是其I/Q相位不平衡度2. 21°， 并且也不可調(diào)。
[0006] 很多文獻提出了采用數(shù)字正交信號發(fā)生器來產(chǎn)生正交信號，但是信號差生的相位 誤差不可調(diào)節(jié)和補償。更為亟需解決的問題在于，即使集成電路器件內(nèi)部具有產(chǎn)生正交信 號的能力，由于集成電路生產(chǎn)工藝技術(shù)的限制，工藝往往會出現(xiàn)偏差，正交信號的相位差在 前期仿真是精確的90°，但忍片加工W后，相位差往往偏離90°。因此現(xiàn)在非常需要一種 集成的并且能精確調(diào)整的結(jié)構(gòu)電路來彌補集成電路工藝造成的正交信號產(chǎn)生后出現(xiàn)的相 位偏差。

【發(fā)明內(nèi)容】

[0007] 針對現(xiàn)有技術(shù)所存在的上述技術(shù)問題，本發(fā)明提供了一種相位精確可調(diào)的四路 正交信號發(fā)生器，其通過控制尾電流源的導(dǎo)通產(chǎn)生可編程的電流，該電流轉(zhuǎn)變成偏置電 壓疊加在時鐘信號上來調(diào)節(jié)四路信號的相位差，使其相位精確互差90°，誤差精度可達 ±0.r，并且還能實現(xiàn)四路信號的調(diào)相范圍達到±0.r? (2"-1)。
[0008] 一種相位精確可調(diào)的四路正交信號發(fā)生器，包括：
[0009] 相位精確調(diào)節(jié)器，其根據(jù)外部輸入的n位電平信號通過選通內(nèi)部尾電流源的方式 產(chǎn)生兩路偏置電壓，n為大于1的自然數(shù)；
[0010] 二分頻器，其將兩路偏置電壓通過電阻分別疊加在兩路相位互差180°的時鐘信 號上且作為差分時鐘信號輸入，進而通過分頻生成四路相位依次相差90°的正交信號。
[0011] 所述的相位精確調(diào)節(jié)器包括：
[0012] 可編程電流輸出單元，其通過輸入的n位電平信號來選通尾電流源，從而輸出可 編程的電流；
[0013] 電流-電壓轉(zhuǎn)換單元，其將可編程的電流轉(zhuǎn)換成兩路偏置電壓。
[0014] 所述的可編程電流輸出單元包括六個PMOS管Pl~P6、S個NMOS管Nl~N3和n 個尾電流源模塊；其中，PMOS管Pl的源極與PMOS管P2的源極、PMOS管P3的源極、PMOS管 P4的源極W及PMOS管P5的源極共連并接電源電壓，PMOS管Pl的漏極與PMOS管Pl的柵 極、PMOS管P2的柵極W及NMOS管N2的漏極相連，PMOS管P2的漏極與n個尾電流源模塊 的左支路電流輸出端SINK_A共連并作為可編程電流輸出單元的電流輸出端I0UT，PMOS管 P3的漏極作為可編程電流輸出單元的偏置電流輸出端IBAIS_0UT，PMOS管P4的漏極與n個 尾電流源模塊的右支路電流輸出端SINK_B共連并作為可編程電流輸出單元的電流輸出端 I0UTB，PMOS管P5的漏極與NMOS管N3的漏極和NMOS管N3的柵極相連并作為可編程電流 輸出單元的偏置電壓輸出端化ef，PMOS管P6的源極接收外部提供的偏置電流，PMOS管P6 的柵極接收外部提供的使能信號，PMOS管P6的漏極與NMOS管Nl的漏極、NMOS管Nl的柵 極、NMOS管N2的柵極W及n個尾電流源模塊的偏壓控制端BIAS相連，NMOS管Nl的源極 與NMOS管N2的源極和NMOS管N3的源極相連并接地；第i個尾電流源模塊的左支路選通 控制端SEL_A接收第i位電平信號，第i個尾電流源模塊的右支路選通控制端SEL_B接收 第i位電平信號的反相信號，第i個尾電流源模塊由21 1個尾電流源并聯(lián)組成，i為自然數(shù) 且1《i《n。
[0015] 所述的尾電流源由S個NMOS管Ml~M3組成；其中，NMOS管Ml的漏極為尾電流 源的左支路電流輸出端SINK_A，NMOS管Ml的柵極為尾電流源的左支路選通控制端SEL_A， NMOS管Ml的源極與NMOS管M2的源極和NMOS管M3的漏極相連，NMOS管M2的漏極為尾電 流源的右支路電流輸出端SINK_B，NMOS管M2的柵極為尾電流源的右支路選通控制端SEL_ B，NMOS管M3的柵極為尾電流源的偏壓控制端BIAS,NMOS管M3的源極接地。
[0016] 所述的電流-電壓轉(zhuǎn)換單元包括差分放大器W及兩個電阻R2和R3，差分放大器包 括十個PMOS管P7~P16、十S個NMOS管M~N16和兩個電阻R4和R5 ;其中，PMOS管P7 的源極與PMOS管P8的源極、PMOS管P9的源極、PMOS管PlO的源極、PMOS管Pll的源極W 及PMOS管P12的源極共連并接電源電壓，PMOS管P7的漏極與電阻R4的一端、NMOS管N7 的漏極、NMOS管N8的柵極W及電阻R2的一端相連并產(chǎn)生一路偏置電壓，電阻R4的另一端 與電阻R5的一端和PMOS管P14的柵極相連并形成共模反饋，PMOS管P7的柵極與PMOS管 P8的柵極、PMOS管P8的漏極W及NMOS管N15的漏極相連，NMOS管N15的柵極與電阻R3的 一端和可編程電流輸出單元的電流輸出端IOUTB相連，NMOS管N15的源極與NMOS管N16的 源極和NMOS管NlO的漏極相連，NMOS管N16的柵極與電阻R2的另一端和可編程電流輸出 單元的電流輸出端IOUT相連，NMOS管N16的漏極與PMOS管P9的漏極、PMOS管P9的柵極 W及PMOS管PlO的柵極相連，PMOS管PlO的漏極與電阻R5的另一端、NMOS管N12的漏極、 NMOS管N13的柵極W及電阻R3的另一端相連并產(chǎn)生另一路偏置電壓，PMOS管Pll的漏極 與PMOS管Pll的柵極、PMOS管P12的柵極W及NMOS管N14的漏極相連，PMOS管P12的漏 極與PMOS管P13的源極和PMOS管P14的源極相連，PMOS管P13的柵極與可編程電流輸出 單元的偏置電壓輸出端化ef相連，PMOS管P13的漏極與PMOS管P15的源極和PMOS管P15 的柵極相連，PMOS管P14的漏極與PMOS管P16的源極和PMOS管P16的柵極相連，NMOS管 M的漏極與可編程電流輸出單元的偏置電流輸出端IBAIS_0UT相連，NMOS管M的柵極接 收外部提供的使能信號，NMOS管M的源極與NMOS管N5的漏極、NMOS管N5的柵極、NMOS 管N9的漏極、NMOS管NlO的柵極W及NMOS管N14的柵極相連，NMOS管N7的柵極與NMOS 管N6的漏極相連，NMOS管N6的柵極接收外部提供的使能信號，NMOS管N9的柵極接收外部 提供的使能信號，NMOS管N12的柵極與NMOS管Nll的漏極相連，NMOS管Nll的柵極接收 外部提供的使能信號，NMOS管N5的源極與NMOS管N6的源極、NMOS管N7的源極、NMOS管 N8的源極、NMOS管N8的漏極、NMOS管N9的源極、NMOS管NlO的源極、NMOS管Nll的源極、 NMOS管N12的源極、NMOS管N13的源極、NMOS管N13的漏極、NMOS管N14的源極、PMOS管 P15的漏極W及PMOS管P16的漏極共連并接地。
[0017] 所述的二分頻器包括兩個D觸發(fā)器Dl和D2W及兩個電阻RO和Rl;其中，D觸發(fā) 器Dl的正相時鐘端Ok與電阻RO的一端、可編程電流輸出單元的電流輸出端IOUTBW及 D觸發(fā)器D2的反相時鐘端SS廂連，電阻RO的另一端接收相位精確調(diào)節(jié)器提供的一路偏置 電壓，D觸發(fā)器Dl的反相時鐘端巧￡與電阻Rl的一端、可編程電流輸出單元的電流輸出端 IOUTW及D觸發(fā)器D2的正相時鐘端Ok相連，電阻Rl的另一端接收相位精確調(diào)節(jié)器提供 的另一路偏置電壓，D觸發(fā)器Dl的D輸入端與D觸發(fā)器D2的巧輸出端相連并輸出一路正交 信號X，D觸發(fā)器Dl的技輸入端與D觸發(fā)器D2的Q輸出端相連并輸出一路正交信號XB且 正交信號XB與正交信號X相位互補，D觸發(fā)器Dl的Q輸出端與D觸發(fā)器D2的!)輸入端相