專利名稱：漂移電壓均衡運(yùn)算放大器的制作方法
在直流電壓信號或低頻信號的處理過程中，直接耦合運(yùn)算放大器，特別是MOS(金屬氧化物半導(dǎo)體)工藝的運(yùn)算放大器，由于輸入漂移電壓而產(chǎn)生誤差。從電子學(xué)(Elektronik)雜志1988年9月30日第20期的97頁至104頁中可知一種在運(yùn)算中借助主放大器和輔放大器消除漂移電壓的方法，在常規(guī)測量間隔中，輔放大器與輸入信號不連接，并在其輸入端短路，其輸出電壓值在一個外接電容中存儲。在第二個測量間隔中，輔放大器輸入端和輸入信號相連，輸出端與第二個外接電容連接，存儲在兩個外接電容中的電壓，加到主放大器和輔放大器的兩個自動歸零輸入端，因此在運(yùn)算過程中，主放大器輸出端漂移電壓誤差的影響得以補(bǔ)償。這種先有技術(shù)電路參照

圖1和圖2的詳細(xì)解釋在下文給出。
先有技術(shù)電路配置的一個基本缺點(diǎn)是采用了體積相對較大的電容來存儲輔放大器輸出信號。因此，本發(fā)明提出的目標(biāo)就是要提供一存儲電容小的漂移電壓均衡運(yùn)算放大器電路配置，使得整個配置適于單片集成。下述本發(fā)明的優(yōu)點(diǎn)直接來源于達(dá)到該目標(biāo)的方法。
本發(fā)明的上述和進(jìn)一步的優(yōu)點(diǎn)與特征，可由下述與附圖相聯(lián)系的說明而更加清晰，其中圖1，現(xiàn)有漂移電壓均衡運(yùn)算放大器的框圖；圖2，圖1電路的時(shí)序圖；圖3，本發(fā)明的運(yùn)算放大器框圖。
圖4，圖3電路的時(shí)序圖。
圖5a和圖5b，本發(fā)明的運(yùn)算放大器另一實(shí)施例的電路圖和其中的開關(guān)裝置。
在圖1的電路配置中，主放大器mv恒與輸入差動信號ds以及輸出相連，因而和通常的限幅放大器不同，在輸出信號ds′中只產(chǎn)生很小尖鋒。為提供漂移電壓均衡，一個稱為輔放大器av的內(nèi)調(diào)零放大器先使自身后使主放大器歸零。該電路運(yùn)算過程參看圖2，在(1)到(4)時(shí)間間隔如下在時(shí)間間隔(1)中，輔放大器av和差動信號ds斷開，并在其差動輸入端i1短路。為了這個目的，第一開關(guān)裝置S1關(guān)閉，而第二開關(guān)裝置S2打開。因而輔放大器av輸出的電壓僅由放大器的漂移電壓誤差決定。
在時(shí)間間隔(2)中，在輔放大器av瞬態(tài)恢復(fù)時(shí)間以后，第3開關(guān)裝置S3關(guān)閉，以使第一外接存儲電容C1和輔放大器av輸出相連。這個第一存儲電容C1和輔助電容C1′的電壓作為補(bǔ)償電壓加在輔助放大器av的自動歸零輸入端Z1，兩個電容C1、C1′必須在整個校準(zhǔn)周期后半段保持電壓。
在時(shí)間間隔(3)，第1和第3開關(guān)S1，S3打開而第二開關(guān)S2關(guān)閉，使輔助放大器差動輸入i1和差動信號ds相連。在該時(shí)間間隔，差動輸入i2恒與差動信號ds相連的主放大器輸出信號ds′仍因放大器的漂移電壓而失真。
在時(shí)間間隔(4)，主放大器mv得到補(bǔ)償，在該時(shí)間間隔開始，其差動輸入和差動信號ds相連的輔放大器av的輸出處于穩(wěn)態(tài)。然后第4開關(guān)S4關(guān)閉以使外接第2存儲電容C2和輔助放大器av輸出相連。通過兩根引線，第1和第2存儲電容的電壓作為控制信號加在主放大器mv自動歸零輸入端22，使后者的漂移電壓歸零。
在前述中假定運(yùn)算放大器和主放大器mv有很高的開環(huán)增益，差動信號ds的兩個端點(diǎn)基本在同一電位，這相當(dāng)于將強(qiáng)的負(fù)直流電壓反饋通過外圍電路加到運(yùn)算放大器時(shí)，運(yùn)算放大器的正常工作。
第2存儲電容C2的電壓因而同時(shí)依賴于主放大器mv和輔放大器av的漂移電壓。通過把第1和第2存儲電容的電壓差加在主放大器mv的自動歸零輸入端Z2，后者的漂移電壓除小的殘余外被調(diào)零。
開關(guān)S1………，S4由4個控制信號P1′………P4′控制，這4個信號由控制電路St′的時(shí)鐘信號Cl′導(dǎo)出?？刂菩盘柋仨毾薅ㄖ辽俣€不重疊時(shí)間間隔，即分別在時(shí)間間隔(2)和(4)中的第一和第二測量間隔m1、m2，參見圖2。
圖3是本發(fā)明的漂移電壓均衡運(yùn)算放大器的一個實(shí)施例，和圖1中具有相同功能的部分用相同的符號標(biāo)出。輔放大器av由第一和第二放大器V1、V2和第一減法器sb1構(gòu)成。五個放大器V1………，V5可以由雙極或MOS工藝制成。它們可以是電流或電壓控制，因而相應(yīng)的輸出可以設(shè)計(jì)成電流源或電壓源。
主放大器由第三、第四和第五放大器V3、V4、V5以及第二減法器sb2構(gòu)成。第一放大器V1具有第一個預(yù)置的靈敏度(＝第一靈敏度值e1)。在電壓或電流放大器的情況下，一個限定的有限增益對應(yīng)于該預(yù)置靈敏度，第一放大器V1構(gòu)成了輔助放大器av的差動輸入i1。第二放大器V2具有第二個預(yù)量的靈敏度(＝第二靈敏值e2)并構(gòu)成自動歸零輸入Z1。第一和第二放大器V1，V2的輸出分別與第一減法器sb1的被減數(shù)和減數(shù)輸入相連，其輸出是輔助放大器輸出。
第一減法器sb1的輸出通過第三開關(guān)S3與第一存儲電容C1以及第二放大器V2的輸入相連，第三開關(guān)S3由第三控制信號P3控制。由于第二放大器的靈敏值e2小于第二放大器的靈敏值e1至多5倍，最好是10O到200倍，在第一個測量周期m1中，第一存儲電容器C1上的電壓值增加了對應(yīng)靈敏值差的倍數(shù)，因而第二放大器V2的輸出電壓幾乎不受該放大器的漂移電壓誤差的影響。然而該測量的基本優(yōu)點(diǎn)是第一存儲電容器所需的電容量可以很小，即10到60微微法(pf)，該值的電容可以不占太多的芯片面積而實(shí)現(xiàn)。
第一減法器sb1的輸出也和第四開關(guān)S4相連，S4受第四控制信號P4控制，其輸出和第二存儲電容C2以及第四放大器V4的輸入相耦合。由于第四放大器靈敏值e4和第二靈敏值e2相等，第三靈敏值e3和第一靈敏值e1相等，在第二測量周期m2中，第二存儲電容C2之上的電壓也比相同靈敏值情況下增加第三和第四靈敏值e3，e4之差倍。在第二放大器V2中，第四放大器V4的漂移電壓因而可以被忽略。在這里，基本的優(yōu)點(diǎn)也是第二存儲電容器C2只需10到60微微法的電容量，因而它很適于單片集成。
第二減法器sb2的輸出被送到第五放大器V5的輸入，它通過其很高的開環(huán)增益提供運(yùn)算放大器的精確的放大。為了提供運(yùn)算放大器充分的負(fù)反饋能力，第五放大器V5包括常用的
頻率衰減，在圖3中由和第五放大器相連的RC部分標(biāo)出。—個分開的表示控制器st的電路框圖提供了四個受時(shí)鐘信號Cl控制的用于四個開關(guān)S1，………S4的控制信號P1………P4。
如果變化率例如差動信號ds的頻率相對于完全測量周期，例如1KHZ很小，所述控制電路可以使殘余漂移誤差變得很小。
如果差動信號ds的值在第二測量周期m2發(fā)生變化，電路的工作情況就會不同，這時(shí)通過主放大器mv的外接控制環(huán)路在第二測量周期m2中試圖補(bǔ)償可能的漂移誤差并提供和正確信號不同的輸出信號ds′。該差別隨著差動信號ds的變化率增加而增加。
為了解決這個問題，第五放大器V5的輸出通過補(bǔ)償電路K1反饋到第一減法器sb1的補(bǔ)償輸入端。補(bǔ)償輸入端是例如帶有一個加法器的附加的被減輸入在加法器中兩個被減信號相加。由于誤差來源于第二測量間隔m2，反饋線路只在第二測量間隔通過附加的第四開關(guān)S4′接通，S4′受第四控制信號P4控制。反饋電路K1具有和第五放大器V5相反的頻率響應(yīng)。它保證了在運(yùn)算放大器
頻率衰減范圍內(nèi)滿意地進(jìn)行補(bǔ)償。
圖5a是用CMOS工藝制造的漂移電壓均衡運(yùn)算放大器的另一實(shí)施例的電路圖，其第一，第二，第三和第四放大器采用第一，第二，第三和第四運(yùn)算互導(dǎo)放大器(OTA)OP1，OP2，OP3，OP4形式設(shè)計(jì)，第一和第二OTA(OP1，OP2)的差動輸出和第一電流差分級sd1的第一和第二輸入點(diǎn)g1，g2相連，它的作用是第一減法器sb1。
第一電流差分級sd1含有—共陰共柵電流鏡面Cm，其工作如下。電流鏡面Cm為通過第一和第二輸入點(diǎn)g1，g2被供以等量恒流I3，在第二輸入點(diǎn)g2和電流鏡面Cm輸出端之間的饋出點(diǎn)Kl，一個單極的第一差分電流d1可以做為電流差分級sd1的輸出信號取出，如果在恒流I3之外沒有進(jìn)—步的不等電流加在兩個輸入點(diǎn)g1，g2上，電流鏡面Cm的輸出電流將精確地等于加在第二輸入端g2的電流。在這種情況下，差分電流d1值為零。然而，如果不等電流加在兩個輸入點(diǎn)g1，g2上，它們的差將作為同級第一差分電流d1出現(xiàn)在饋出點(diǎn)Kl上。
在主放大器mv中，第三和第四OTA(OP3，OP4)的差分輸出分別與作為第二減法器并傳送第二差分電流d2的第二電流差分級sd2的第三和第四饋入點(diǎn)g3，g4連接。其第四饋入點(diǎn)g4作為饋出端點(diǎn)，第二差分電流d2驅(qū)動第五放大器V5，以提供輸出信號ds′，所有四個OTA都在其輸入端包含一個P溝道差動放大器。第一和第三OTA(OP1，OP3)在其輸出線分別含有附加的共陰共柵結(jié)構(gòu)的P溝道晶體管t1，t2和t3，t4。第二電流差分級sd2含有一由兩個n溝道晶體管構(gòu)成的簡單電流鏡面，其電流鏡面的輸入端和輸出端分別與第三輸入端g3和第四輸入端g4相連。
第二和第四OTA(OP2，OP4)的小靈敏值e2，e4通過使P溝道晶體管對在輸入端溝道長度大于第一和第三OTA(OP1，OP3)而得到。此外，驅(qū)動第二和第四OTA(OP2，OP4)的P溝道晶體管對其共源端的電流I2要比支持第一和第三OTA(OP1，OP3)的共源端的電流I1小大約一個數(shù)量級。靈敏值e2，e4也通過使P溝道晶體管對在輸入端有效柵源間電壓增加而減小。這樣利于使這些P溝道晶體管的阱區(qū)和襯底端的連接。
如果電路采用圖5a所示CMOS工藝制作，每個開關(guān)S1…………S6，(參見圖5b)Si是一個有反相控制信號Pi，Pig的傳輸門，第三、第四控制信號P3，P4到第一和第二存儲電容C1，C2的電容耦合受到第一和第二均衡電路n1，n2的分別補(bǔ)償。每個均衡電路n1，n2由與各存儲電容C1，C2的檢測線并聯(lián)的短線組成，并分別含有一電抗性的第三或第四開關(guān)裝置形式的均衡元件，后者分別被饋給第三和第四控制信號P3，P4。
圈5a中的補(bǔ)償電路K2包含兩個高通濾波器，其頻率響應(yīng)和第五放大器V5上的
負(fù)反饋相反，并且其兩個輸出分別與第一和第二饋入點(diǎn)g1，g2相連，笫五和第六開關(guān)S5，S6使補(bǔ)償電路只在第二測量間隔m2作用于第一差分電流d1。
在第一測量間隔m1，輔放大器av的控制電路，即第一差分電流d1使加在第一存儲電容上的電壓變化直到第一OTA(OP1)含有漂移誤差的電流輸出被第二OTA(OP2)相反的漂移補(bǔ)償。在這種情況下，第一差分電流d1變?yōu)榱?，而且第一存儲電容C1上的電壓不再變化。輔放大器av的控制環(huán)因而采用積分控制。在第二測量期間m2，所需的第二OTA(OP2)的漂移通過第一存儲電容器C1上的電壓而得到保持。
在第二測量期間m2，第三OTA(OP3)的含漂移誤差的輸出電流被第四OTA(OP4)相應(yīng)的漂移補(bǔ)償。第四OTA(OP4)的相應(yīng)漂移受存儲電容C2上的電壓控制，該電壓由第一差分電流d1改變直到輔放大器av不能再探測出其差動輸入端電壓差為止。因而這種第二控制環(huán)路也采用積分控制。
權(quán)利要求
1.用于差動信號(ds)的漂移電壓均衡運(yùn)算放大器包括—一個有可以由第一和第二電子開關(guān)裝置(S1，S2)短路的自動歸零輸入(Z1)和差動輸入(i1)的輔放大器(av)，—一個具有差動輸入(i2)和自動歸零輸入(Z2)的主放大器(mv)，—一個通過第三電子開關(guān)裝置(S3)和輔放大器(av)輸出耦合的第一存儲電容(C1)，用于改變其電荷極性，其電壓加在輔放大器(av)的自動歸零輸入端(Z1)，—一個通過第四電子開關(guān)裝置(S4)和輔放大器(av)輸出耦合的第二存儲電容(C2)，用于改變電荷極性，其電壓加在主放大器(mv)的自動歸零輸入端(Z2)，—一個控制器(st；st′)提供四個開關(guān)裝置(S1，……S4)的控制信號(P1′……P4′；P1……P4)，所述控制信號，決定輔放大器(av)在輸入端短路的第一測量間隔和輔放大器(av)與主放大器(mv)被饋入差動信號(ds)的不重合的第二測量間隔，其特征在于—具有第一預(yù)定靈敏度(＝第一靈敏值e1)的第一放大器V1構(gòu)成輔放大器(av)的差動輸入(i1)；—具有第二預(yù)定靈敏度(＝第二靈敏值e2)的第二輔放大器(av)的自動歸零輸入(Z1)，其中e2小于e1；—第一和第二放大器(V1，V2)的輸出分別與第一減法器(Sb1)的被減和減輸入端相連，其輸出構(gòu)成輔放大器輸出；—具有第三預(yù)定靈敏度(＝第三靈敏值＝e3)的第三放大器(V3)構(gòu)成主放大器(mv)的差動輸入(i2)；—具有第四預(yù)定靈敏度(＝第四靈敏值＝e4)的第四放大器(V4)構(gòu)成主放大器(mv)的自動歸零輸入(Z2)，其中e4小于e3；—第三和第四放大器(V3，V4)的輸出分別與第二減法器(Sb2)的被減輸入端相連，第二減法器輸出和具有高開環(huán)增益的第五放大器耦合，其輸出作為主放大器輸出。
2.權(quán)利要求1的運(yùn)算放大器，其特征在于—第五放大器(V5)的輸出通過附加第四開關(guān)裝置(S4′)與一補(bǔ)償電路(K1)相連，補(bǔ)償電路(K1)的輸出與第一減法器(Sb1)的補(bǔ)償輸入耦合；—補(bǔ)償電路(K1)具有和第五放大器(V5)相反的頻率響應(yīng)；—由附加第四開關(guān)(S4′)在第二測量間隔接通反饋回路。
3.權(quán)利要求2的運(yùn)算放大器，其特征在于采用MOS工藝集成，并且其第一，第二，第三和第四放大器(V1………V4)分別為第一，第二，第三，第四運(yùn)算互導(dǎo)放大器(OTA)(OP1，OP2，OP3，OP4)。
4.權(quán)利要求3的運(yùn)算放大器，特征在于—第二和第四OTA(OP2，OP4)的靈敏值(e2，e4)分別小于第一和第三OTA(OP1，OP3)的靈敏值至少5倍，最好是大約10的二次方倍；—第一和第三OTA(OP1，OP3)的靈敏值相等，而且第二和第四OTA(OP2，OP4)的靈敏值相等；—采用單片集成電路工藝實(shí)現(xiàn)第一和笫二存儲電容(C1，C2)。
5.權(quán)利要求4的運(yùn)算放大器，特征在于—第一減法器(Sb1)是一第一電流差分級(Sd1)具有笫一和第二饋入點(diǎn)(g1，g2)，第一和第二OTA(OP1，OP2)的反相電流輸出與其相連?！诙p法器(Sb2)是一第二電流差分級(Sd2)具有第三和第四饋入點(diǎn)(g3，g4)，第三和第四OTA(OP3，OP4)的反相電流輸出與其相連?！谝浑娏鞑罘旨?Sd1)的輸出端(Kl)和第二電流差分級(Sd2)的輸出端(g4)以同極輸出電流形式分別傳送第一差分電流(d1)和第二差分電流(d2)。
6.權(quán)利要求5的運(yùn)算放大器，特征如下—采用
負(fù)反饋的第五放大器(V5)；—和第5放大器(V5)輸出相連的補(bǔ)償電路(K2)含兩個高通濾波器，其頻率響應(yīng)與第五放大器的
負(fù)反饋相反。它們的兩個輸出由第5和第6開關(guān)(S5，S6)與第一電流差分級(Sd1)的兩個饋入端(g1，g2)耦合。第五與第六開關(guān)裝置由補(bǔ)償電路(K2)組成，分別受第一和第二控制信號(P1，P2)控制，使補(bǔ)償電路(K2)只在第二測量間隔作用于第一差分電流(d1)。
7.權(quán)利要求4的運(yùn)算放大器，其特征在于一個第一均衡電路(n1)包括插入第一存儲電容(C1)讀出線和輔放大器自動歸零輸入端(Z1)之間的一電抗性第三開關(guān)方式。饋入第三控制信號(P3)，第二均衡電路(n2)插入在第二存儲電容(C2)的讀出端和主放大器(mv)自動歸零輸入(Z2)之間組成一電抗性第四開關(guān)裝置，饋入第4控制信號(P4)。
8.權(quán)利要求6和7的運(yùn)算放大器，其特征為該放大器由CMOS工藝制成，并在六個開關(guān)裝置(S1………S6)和兩個均衡電路(n1，n2)的電抗性開關(guān)裝置的每一個上面加入反相控制信號(Pi，Pig)。
9.權(quán)利要求4的運(yùn)算放大器，其特征為各OTA(OP1………，OP4)的靈敏值由場效應(yīng)管差分級輸入端的溝道長度，有效柵一源電壓以及分別由恒流源傳送的電流值(I1，I2)調(diào)整。
10.權(quán)利要求5的運(yùn)算放大器，其特征在于—第一OTA(OP1)差分輸出包括以共源共柵組合構(gòu)成的第一場效應(yīng)晶體管(t1)和第二場效應(yīng)管(t2)，第三OTA(OP3)差分輸出包括以共源共柵組合構(gòu)成的第三場效應(yīng)管(t3)和第四場效應(yīng)管(t4)；—第一電流差分級(Sd1)包括由共源共柵組合構(gòu)成的電流鏡面(Cm)組成。
全文摘要
本發(fā)明的差動信號(ds)漂移均衡運(yùn)算放大器由一輔放大器(av)和一主放大器(mv)構(gòu)成，每個放大器有一差動輸入(i
文檔編號H03F3/34GK1050475SQ90107838
公開日1991年4月3日 申請日期1990年9月18日 優(yōu)先權(quán)日1989年9月20日
發(fā)明者沃爾利希·特尤斯 申請人:德國Itt工業(yè)股份有限公司