專(zhuān)利名稱(chēng)：低時(shí)鐘串?dāng)_的預(yù)放大器、動(dòng)態(tài)比較器及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬電路設(shè)計(jì)領(lǐng)域，特別是涉及一種低時(shí)鐘串?dāng)_的預(yù)放大器、具有該預(yù)放大器的動(dòng)態(tài)比較器及電路。
背景技術(shù)：
動(dòng)態(tài)比較器具有功耗小、面積小、速度快的特點(diǎn)，常常在逐次逼近寄存器型(SAR)的模擬數(shù)字轉(zhuǎn)換器(ADC)中使用。其典型的應(yīng)用形式如圖1所示。其中電容陣列包括若干大小存在比例關(guān)系的電容器以及MOS管開(kāi)關(guān)，實(shí)現(xiàn)對(duì)差分電壓輸入信號(hào)的采樣及電荷轉(zhuǎn)換。而電容陣列直接和動(dòng)態(tài)比較器相連，比較器對(duì)電容陣列的兩個(gè)輸出電壓進(jìn)行比較，其差分輸出電壓信號(hào)再送給后級(jí)電路處理?；阪i存器的動(dòng)態(tài)比較器一般由第一級(jí)預(yù)放大器和第二級(jí)鎖存器構(gòu)成，即帶有MOS管開(kāi)關(guān)的電容陣列的輸出直接和預(yù)放大器的輸入連接。包含這一連接關(guān)系的預(yù)放大器的電路原理圖如圖2所示，其中ΜΝ0、麗1、麗2、MP3和MP4管構(gòu)成預(yù)放大器NM0、MP3、MP4管的柵極由外部時(shí)鐘信號(hào)驅(qū)動(dòng)，麗I和麗2管是預(yù)放大器的輸入端，和前級(jí)電容器、MOS管開(kāi)關(guān)構(gòu)成的串聯(lián)電路相連。Vinp端連接的電容器為Cl，Cl串聯(lián)MOS管開(kāi)關(guān)Kl，連接到參考電壓VREFl上；Vinn端連接的電容器為C2，C2串聯(lián)MOS管開(kāi)關(guān)K2，連接到參考電壓VREF2上。理想情況下，電路是完全對(duì)稱(chēng)的。當(dāng)預(yù)放大器在時(shí)鐘信號(hào)CLK的驅(qū)動(dòng)下工作時(shí)，CLK信號(hào)會(huì)通過(guò)MOS管的本征電容或者寄生電容耦合到預(yù)放大器的輸入端。如圖3所示，MNO管柵極的CLK信號(hào)通過(guò)CgdO，Cgsl稱(chēng)合到輸入端Vinp ;還通過(guò)CgdO, Cgs2稱(chēng)合到輸入端Vinn。MP3管柵極的CLK信號(hào)通過(guò)Cgd3、Cgdl稱(chēng)合到輸入端Vinp ；MP4管柵極的CLK信號(hào)通過(guò)Cgd4、Cgd2稱(chēng)合到輸入端Vinn0 Vinp端連接的前級(jí)電容器和MOS管開(kāi)關(guān)的等效阻抗用Zl表示，Vinn端連接的前級(jí)電容器和MOS管開(kāi)關(guān)的等效阻抗用Z2表示。由于耦合作用，CLK信號(hào)將在Z1、Z2上產(chǎn)生干擾電壓，影響Vinp和Vinn信號(hào)的大小。當(dāng)電路完全對(duì)稱(chēng)的時(shí)候，這種耦合是共模干擾，不會(huì)影響預(yù)放大器的最小可比較電壓。然而當(dāng)電路不對(duì)稱(chēng)的時(shí)候，例如由于MOS管開(kāi)關(guān)的失配，使得Zl不等于Z2，那么這種干擾就會(huì)在Vinp和Vinn上產(chǎn)生差模串?dāng)_信號(hào)，降低預(yù)放大器的比較精度。因此需要降低時(shí)鐘信號(hào)CLK對(duì)Vinp和Vinn端的串?dāng)_影響。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種預(yù)放大器，減小時(shí)鐘信號(hào)對(duì)輸入端的串?dāng)_。另一目的在于提出一種具有這種預(yù)放大器的動(dòng)態(tài)比較器。又一目的在于提出一種具有這種動(dòng)態(tài)比較器的模擬數(shù)字轉(zhuǎn)換器。為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案
一種低時(shí)鐘串?dāng)_的預(yù)放大器 ，包括一個(gè)偏置電流源MOS管、一對(duì)輸入MOS管和一對(duì)負(fù)載MOS管，還包括第五MOS管、第六MOS管和第七M(jìn)OS管，所述第五MOS管和所述第六MOS管的柵極接地，所述第五MOS管的源極接其中一個(gè)負(fù)載MOS管的漏極，所述第五MOS管的漏極接其中一個(gè)輸入MOS管的漏極，所述第六MOS管的源極接另一個(gè)負(fù)載MOS管的漏極，所述第六MOS管的漏極接另一個(gè)輸入MOS管的漏極，所述第七M(jìn)OS管的源極接所述偏置電流源MOS管的漏極，所述第七M(jìn)OS管的漏極接所述一對(duì)輸入MOS管的源極，所述第七M(jìn)OS管的柵極接電源?？蛇M(jìn)一步采用以下一些技術(shù)方案
所述偏置電流源MOS管、所述一對(duì)輸入MOS管和所述第七M(jìn)OS管為NMOS管，所述一對(duì)負(fù)載MOS管、所述第五MOS管和所述第六MOS管為PMOS管。一種動(dòng)態(tài)比較器，包括鎖存器和所述低時(shí)鐘串?dāng)_的預(yù)放大器。一種電路，包括所述的動(dòng)態(tài)比較器。所述電路為模擬數(shù)字轉(zhuǎn)換器，所述模擬數(shù)字轉(zhuǎn)換器包括電容陣列和所述動(dòng)態(tài)比較器。本發(fā)明的有益技術(shù)效果
該預(yù)放大器在接收時(shí)鐘信號(hào)的各MOS管上增加MOS管，能夠屏蔽時(shí)鐘信號(hào)通過(guò)所加的MOS管的本征/寄生電容向預(yù)放大器輸入端的耦合作用，從而減小了時(shí)鐘信號(hào)對(duì)輸入端的串?dāng)_。


圖1是SAR ADC中電容陣列和比較器連接的示意 圖2是預(yù)放大器和前級(jí)電容器-MOS管開(kāi)關(guān)連接的電路原理 圖3是對(duì)CLK信號(hào)通過(guò)MOS管電容串?dāng)_到預(yù)放大器輸入端的分析；
圖4是本發(fā)明實(shí)施例的降低CLK串?dāng)_的預(yù)放大器電路原理 圖5是圖4電路中CLK串?dāng)_情況的原理分析圖。
具體實(shí)施例方式下面結(jié)合附圖，對(duì)低時(shí)鐘串?dāng)_的預(yù)放大器的實(shí)施例作詳細(xì)說(shuō)明。應(yīng)該強(qiáng)調(diào)的是，下述說(shuō)明僅僅是示例性的，而不是為了限制本發(fā)明的范圍及其應(yīng)用。為使描述簡(jiǎn)潔，下文中將偏置電流源MOS管MNO稱(chēng)為MNO管，將第七M(jìn)OS管麗7稱(chēng)為麗7管，將一對(duì)輸入MOS管麗1、麗2分別稱(chēng)為麗I管和麗2管，將一對(duì)負(fù)載MOS管MP3、MP4分別稱(chēng)為MP3管和MP4管，將第五MOS管MP5和第六MOS管MP6分別稱(chēng)為MP5管和MP6管。一個(gè)實(shí)施例的預(yù)放大器的電路原理圖如圖4所示。偏置電流源MNO管的柵極外接時(shí)鐘信號(hào)CLK。在NMO管的漏極上加入麗7管，麗7管是MNO管的cascode管(構(gòu)成共源共柵結(jié)構(gòu))，麗7管的柵極接電源VDD。輸入MOS管即麗I管和麗2管的柵極分別接待比較的輸入電壓Vinp和Vinn。負(fù)載MOS管即MP3管和MP4管的柵極外接時(shí)鐘信號(hào)CLK。在MP3管、MP4管漏極上分別加入管MP5管和MP6管，MP5管是MP3管的cascode管，MP6管是MP4管的cascode管，MP5管和MP6管的柵極接地GND。一個(gè)實(shí)施例里，麗O管、麗I管、麗2管和麗7管為WOS管，MP3管、MP4管、MP5管和MP6管為PMOS管。考慮MOS管電容后的預(yù)放大器的原理圖如圖5所示。由于麗7管的柵極接直流電平VDD，MNO管柵極所加CLK信號(hào)通過(guò)CgdO，Cgs7到達(dá)VDD，不會(huì)耦合到輸入端；類(lèi)似的，由于MP5管、MP6管柵極接GND，MP3管、MP4管柵極所加CLK信號(hào)也無(wú)法通過(guò)Cgd3_Cgs5，Cgd4-Cgs6耦合到輸入端。因此cascode MOS管屏蔽了時(shí)鐘信號(hào)通過(guò)其所加MOS管的電容向預(yù)放大器輸入端的耦合作用。另一方面，MNO柵極的CLK信號(hào)會(huì)在MNO管的漏極產(chǎn)生電壓VdO，該電壓通過(guò)麗7管的作用在其漏極產(chǎn)生電壓Vd7’ Vd7再通過(guò)麗I管的Cgsl耦合到Vinp，通過(guò)麗2管的Cgs2耦合到Vinn。但由于MN7管的柵極接VDD，MN7管在預(yù)放大器動(dòng)態(tài)工作時(shí)主要處于線(xiàn)性區(qū)，Vd7的變化小于VdO的變化，因此CLK的這一饋通作用也被麗7管減小了。類(lèi)似的，MP3管柵極的CLK信號(hào)會(huì)在MP3管的漏極產(chǎn)生Vintn電壓，進(jìn)而在MP5管的漏極產(chǎn)生Voutn電壓；MP4管柵極的CLK信號(hào)會(huì)在MP4管的漏極產(chǎn)生Vintp電壓，進(jìn)而在MP6管的漏極產(chǎn)生Voutp電壓。但這種饋通作用都被柵極接到GND的MP5管和MP6管所抑制。在一些實(shí)施例里，一種動(dòng)態(tài)比較器包括鎖存器和所述低時(shí)鐘串?dāng)_的預(yù)放大器。在一些實(shí)施例里，一種電路包括所述的動(dòng)態(tài)比較器。所述電路可以為模擬數(shù)字轉(zhuǎn)換器，所述模擬數(shù)字轉(zhuǎn)換器包括電容陣列和所述動(dòng)態(tài)比較器。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種低時(shí)鐘串?dāng)_的預(yù)放大器，包括一個(gè)偏置電流源MOS管、一對(duì)輸入MOS管和一對(duì)負(fù)載MOS管，其特征在于，還包括第五MOS管、第六MOS管和第七M(jìn)OS管，所述第五MOS管和所述第六MOS管的柵極接地，所述第五MOS管的源極接其中一個(gè)負(fù)載MOS管的漏極，所述第五MOS管的漏極接其中一個(gè)輸入MOS管的漏極，所述第六MOS管的源極接另一個(gè)負(fù)載MOS管的漏極，所述第六MOS管的漏極接另一個(gè)輸入MOS管的漏極，所述第七M(jìn)OS管的源極接所述偏置電流源MOS管的漏極，所述第七M(jìn)OS管的漏極接所述一對(duì)輸入MOS管的源極，所述第七M(jìn)OS管的柵極接電源。
2.如權(quán)利要求1所述的預(yù)放大器，其特征在于，所述偏置電流源MOS管、所述一對(duì)輸入MOS管和所述第七M(jìn)OS管為NMOS管，所述一對(duì)負(fù)載MOS管、所述第五MOS管和所述第六MOS管為PMOS管。
3.一種動(dòng)態(tài)比較器，包括預(yù)放大器和鎖存器，其特征在于，所述預(yù)放大器為如權(quán)利要求1-3任一項(xiàng)所述的預(yù)放大器。
4.一種電路，其特征在于，包括如權(quán)利要求3所述的動(dòng)態(tài)比較器。
5.如權(quán)利要求4所述的電路，其特征在于，所述電路為模擬數(shù)字轉(zhuǎn)換器，所述模擬數(shù)字轉(zhuǎn)換器包括電容陣列和所述動(dòng)態(tài)比較器。
全文摘要
一種低時(shí)鐘串?dāng)_的預(yù)放大器，包括一個(gè)偏置電流源MOS管、一對(duì)輸入MOS管和一對(duì)負(fù)載MOS管、第五MOS管、第六MOS管和第七M(jìn)OS管，所述第五MOS管和所述第六MOS管的柵極接地，所述第五MOS管的源極接其中一個(gè)負(fù)載MOS管的漏極，所述第五MOS管的漏極接其中一個(gè)輸入MOS管的漏極，所述第六MOS管的源極接另一個(gè)負(fù)載MOS管的漏極，所述第六MOS管的漏極接另一個(gè)輸入MOS管的漏極，所述第七M(jìn)OS管的源極接所述偏置電流源MOS管的漏極，所述第七M(jìn)OS管的漏極接所述一對(duì)輸入MOS管的源極，所述第七M(jìn)OS管的柵極接電源。在此還公開(kāi)了具有該預(yù)放大器的動(dòng)態(tài)比較器及電路。本發(fā)明能夠屏蔽時(shí)鐘信號(hào)向預(yù)放大器輸入端的耦合作用，減小時(shí)鐘信號(hào)對(duì)輸入端的串?dāng)_。
文檔編號(hào)H03K5/22GK103051289SQ20121055499
公開(kāi)日2013年4月17日 申請(qǐng)日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者王自強(qiáng), 姜琿, 張春, 麥宋平, 陳虹, 王志華 申請(qǐng)人:清華大學(xué)深圳研究生院