專利名稱：一種減小兩級(jí)運(yùn)算放大器輸入失調(diào)電壓的電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子學(xué)與固體電子學(xué)技術(shù)領(lǐng)域，涉及一種集成電路的運(yùn)算放大器電 路，具體涉及一種減小兩級(jí)運(yùn)算放大器輸入失調(diào)電壓的電路結(jié)構(gòu)。
背景技術(shù)：
運(yùn)算放大器廣泛應(yīng)用于模擬電路及數(shù)模混合電路中。由于CMOS技術(shù)已經(jīng)成為集 成電路的主流技術(shù)，與傳統(tǒng)雙極型電路相比，CMOS運(yùn)算放大器電路在成本和開(kāi)發(fā)周期上具 有顯著優(yōu)勢(shì)?，F(xiàn)有減小運(yùn)放失調(diào)電壓電路設(shè)計(jì)思路為采用斬波技術(shù)和自動(dòng)調(diào)零技術(shù)實(shí)現(xiàn)， 但斬波技術(shù)需要將輸入信號(hào)和開(kāi)關(guān)型方波信號(hào)耦合，再經(jīng)同步解調(diào)和低通濾波后得到非線 性小的信號(hào)，電路復(fù)雜度增加，會(huì)明顯增加電路面積；自動(dòng)調(diào)零技術(shù)要將失調(diào)存儲(chǔ)在電容 中，主要有輸入失調(diào)存儲(chǔ)和輸出失調(diào)存儲(chǔ)，主要適用于開(kāi)關(guān)電容等離散信號(hào)電路。因此設(shè) 計(jì)出工藝與CMOS工藝相兼容且不降低運(yùn)放其他性能的減小失調(diào)的電路結(jié)構(gòu)具有重要的意 義。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種減小運(yùn)算放大器輸入失調(diào)電壓的電路結(jié)構(gòu)，以減小現(xiàn)有 CMOS集成運(yùn)放輸入失調(diào)電壓。本發(fā)明所采用的技術(shù)方案是，一種減小兩級(jí)運(yùn)算放大器輸入失調(diào)電壓的電路結(jié) 構(gòu)，包括交換控制電路、第一級(jí)差分放大電路、第二級(jí)共源放大電路以及補(bǔ)償網(wǎng)絡(luò)；交換控 制電路的輸出端與第一級(jí)差分放大電路的輸入端連接，第一級(jí)差分放大電路的輸出端與第 二級(jí)共源放大電路的輸入端連接，第二級(jí)共源放大電路的輸入端與輸出端之間還連接有補(bǔ) 償網(wǎng)絡(luò)。其中，交換控制電路由4個(gè)PMOS管構(gòu)成，分別為第七PMOS管、第八PMOS管、第九 PMOS管和第十PMOS管；第七PMOS管和第八PMOS管的源端接輸入信號(hào)inl，第九PMOS管 和第十PMOS管的源端接輸入信號(hào)in2 ；第八PMOS管和第九PMOS管的柵極分別接控制信號(hào) ckl，第七PMOS管和第十PMOS管的柵極分別接控制信號(hào)ck2 ；第八PMOS管和第十PMOS管 的漏端相連接，其輸出信號(hào)為eal ；第七PMOS管和第九PMOS管的漏端相連接，其輸出信號(hào) 為 ea20其中，第一級(jí)差分放大電路包括第一 NMOS管、第二 NMOS管、第三NMOS管、第四 匪OS管、第五匪OS管、第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管 和第六PMOS管；第二級(jí)共源放大電路包括第七PMOS管；補(bǔ)償網(wǎng)絡(luò)包括串聯(lián)的消零電阻和 補(bǔ)償電容；第一PMOS管、第二 PMOS管和第七PMOS管三者的源端相連接并接工作電壓；第一 PMOS管和第二 PMOS管的柵極連接；第一 PMOS管的漏端經(jīng)過(guò)輸出端outl與第一 NMOS管的 源端連接，第二 PMOS管的漏端經(jīng)過(guò)輸出端out2與第二 NMOS管的源端連接；第一 NMOS管和 第二 NMOS管的柵極分別接交換控制電路的輸出信號(hào)eal和交換控制電路的輸出信號(hào)ea2， 第一 NMOS管和第二 NMOS管的漏端連接并同時(shí)與第三NMOS管的源端連接；第三NMOS管、第五NMOS管和第四NMOS管的柵極連接，第三NMOS管、第五NMOS管和第四NMOS管的漏端連 接并接地；第五NMOS管的源端與柵極連接，并同時(shí)接工作電壓；第三PMOS管和第四PMOS管 的源端分別接第一 PMOS管與第二 PMOS管的柵極，第三PMOS管和第四PMOS管的柵極分別 接控制信號(hào)ck2和控制信號(hào)ckl，其漏端分別接輸出端outl和輸出端out2 ’第五PMOS管和 第六PMOS管的源端分別接輸出端outl和輸出端out2，其柵極分別接控制信號(hào)ckl和控制 信號(hào)ck2，第五PMOS管和第六PMOS管的漏端相連接并接輸出端out* ；輸出端out*分別與消 零電阻的一端和第七PMOS管的柵極連接；第七PMOS管的漏端與第四NMOS管的源端連接； 消零電阻的另一端通過(guò)補(bǔ)償電容輸出電壓，補(bǔ)償網(wǎng)絡(luò)還通過(guò)電容接地。本發(fā)明的有益效果是，采用MOS開(kāi)關(guān)管控制交換運(yùn)放正負(fù)輸入端信號(hào)和輸出端信 號(hào)來(lái)減小運(yùn)放的失調(diào)，由于電路中只增加了 MOS開(kāi)關(guān)管，它們只需要很小的面積，極低的功 耗，該電路在降低運(yùn)算放大器輸入失調(diào)電壓的同時(shí)，不影響運(yùn)放的增益，相位裕量，電源電 壓抑制比(PSRR)，共模輸入范圍等性能指標(biāo)，可應(yīng)用于主流CMOS電路系統(tǒng)中。


圖1是傳統(tǒng)兩級(jí)運(yùn)算放大器的電路結(jié)構(gòu)圖；圖2是本發(fā)明兩級(jí)運(yùn)算放大器的結(jié)構(gòu)框圖；圖3是本發(fā)明電路中交換控制電路的電路圖；圖4是本發(fā)明的電路中兩級(jí)運(yùn)放的電路圖；圖5是傳統(tǒng)兩級(jí)運(yùn)算放大器電路與本發(fā)明運(yùn)放電路的開(kāi)環(huán)頻率響應(yīng)的仿真曲線 對(duì)比圖(a是傳統(tǒng)的兩級(jí)運(yùn)算放大器電路的開(kāi)環(huán)頻率響應(yīng)的仿真曲線圖，b是采用本發(fā)明的 運(yùn)放電路的開(kāi)環(huán)頻率響應(yīng)的仿真曲線圖)；圖6是傳統(tǒng)的兩級(jí)運(yùn)算放大器電路和采用本發(fā)明的運(yùn)放電路的電源電壓抑制比 PSRR頻率響應(yīng)的仿真曲線對(duì)比圖(a是傳統(tǒng)兩級(jí)運(yùn)算放大器電路的電源電壓抑制比PSRR 頻率響應(yīng)的仿真曲線圖，b是本發(fā)明運(yùn)放電路的電源電壓抑制比PSRR頻率響應(yīng)的仿真曲線 圖)；圖7是傳統(tǒng)兩級(jí)運(yùn)算放大器電路和本發(fā)明運(yùn)放電路的共模輸入范圍ICMR的仿真 曲線對(duì)比圖(a是傳統(tǒng)兩級(jí)運(yùn)算放大器電路的共模輸入范圍ICMR的仿真曲線圖，b是本發(fā) 明運(yùn)放電路的共模輸入范圍ICMR的仿真曲線圖)；圖8是傳統(tǒng)兩級(jí)運(yùn)算放大器電路和本發(fā)明運(yùn)放電路失調(diào)電壓的仿真曲線對(duì)比圖； (a是傳統(tǒng)兩級(jí)運(yùn)算放大器電路的失調(diào)電壓的仿真曲線圖，b是本發(fā)明運(yùn)放電路失調(diào)電壓的 仿真曲線圖)。圖中，1.交換控制電路，2.第一級(jí)差分放大電路，3.第二級(jí)共源放大電路，4.補(bǔ) 償網(wǎng)絡(luò)，ml.第一 NMOS 管，m2.第二 NMOS 管，m3.第一 PMOS 管，m4.第二 PMOS 管，m5.第三 NMOS管，m6.第七PMOS管，m7.第四NMOS管，m8.第五NMOS管，m9.第三PMOS管，mlO.第 四PMOS管，mil.第五PMOS管，ml2.第六PMOS管，ml3.第七PMOS管，ml4.第八PMOS管， ml5.第九PMOS管，ml6.第十PMOS管，Rz.消零電阻，C。.補(bǔ)償電容，Cl.電容；
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。
如圖1所示，傳統(tǒng)的兩級(jí)運(yùn)算放大器電路包括第一級(jí)普通差分放大電路、第二級(jí) 共源放大電路和補(bǔ)償網(wǎng)絡(luò)；第一級(jí)普通差分放大電路由第一 NMOS管ml、第二 NMOS管m2、第 三NMOS管m5和第一 PMOS管m3、第二 PMOS管m4組成，第二級(jí)共源放大電路由第四NMOS管 m7和第七PMOS管m6組成，補(bǔ)償網(wǎng)絡(luò)包括串聯(lián)的消零電阻民和補(bǔ)償電容C。。除此之外，參 考電流源Iref和第五NMOS管m8為第三NMOS管m5和第四NMOS管m7提供鏡像電流。其中， 第一 PMOS管m3、第二 PMOS管m4和第七PMOS管m6三者的源端相連接并接工作電壓VDD ； 第一 PMOS管m3和第二 PMOS管m4的柵極連接；第一 PMOS管m3的漏端與其柵極連接，還與 第一 NMOS管ml的源端連接；第二 PMOS管m4的漏端分別與第二 NMOS管m2的源端、第七 PMOS管m6的柵極和消零電阻Rz的一端連接，消零電阻Rz的另一端通過(guò)補(bǔ)償電容C。輸出 電壓OUT，補(bǔ)償網(wǎng)絡(luò)還通過(guò)電容Cl接地；第七PMOS管m6的漏端與第四NMOS管m7的源端 連接；第一 NMOS管ml和第二 NMOS管m2的柵極分別接集成運(yùn)放的輸入信號(hào)inl和in2，第 一 NMOS管ml和第二 NMOS管m2的漏端連接并同時(shí)接第三NMOS管m5的源端；第三NMOS管 m5、第五NMOS管m8和第四NMOS管m7的柵極連接，第三NMOS管m5、第五NMOS管m8和第四 NMOS管m7的漏端連接并接地 ’第五NMOS管m8的源端與柵極連接，并接工作電壓VDD。第 一級(jí)普通差分放大電路將差模輸入電壓轉(zhuǎn)換為差模電流，這個(gè)差模電流作用在由第一 PMOS 管m3和第二 PMOS管m4組成的電流鏡負(fù)載上恢復(fù)成放大的單端電壓輸出，第二級(jí)共源放大 電路中第七PMOS管m6為共源接法，第四NMOS管m7作為負(fù)載管，構(gòu)成輸出級(jí)放大電路，輸 出電壓OUT，補(bǔ)償網(wǎng)絡(luò)起到頻率補(bǔ)償?shù)淖饔?。在傳統(tǒng)的兩級(jí)運(yùn)算放大電路中往往由于工藝偏 差等原因?qū)е聝蓚€(gè)差分輸入管特性存在不對(duì)稱現(xiàn)象，這會(huì)使得在輸入信號(hào)為0時(shí)，輸出仍 然存在輸出，帶來(lái)運(yùn)算放大器的輸入失調(diào)電壓。如圖2所示，本發(fā)明公開(kāi)了一種減小兩級(jí)運(yùn)算放大器輸入失調(diào)電壓的電路結(jié)構(gòu)， 包括交換控制電路1、帶輸出交換功能的第一級(jí)差分放大電路2、第二級(jí)共源放大電路3以 及補(bǔ)償網(wǎng)絡(luò)4 ；交換控制電路1的輸出端與第一級(jí)差分放大電路2的輸入端連接，第一級(jí)差 分放大電路2的輸出端與第二級(jí)共源放大電路3的輸入端連接，第二級(jí)共源放大電路3的 輸入端與輸出端之間還連接有補(bǔ)償網(wǎng)絡(luò)4。交換控制電路1的輸入信號(hào)連接集成運(yùn)放的輸 入信號(hào)inl和in2，整個(gè)集成運(yùn)放的輸入信號(hào)inl和in2不是直接連接第一級(jí)差分放大電路 2的輸入，而是作為交換控制電路1的輸入信號(hào)；交換控制電路1的輸出信號(hào)eal和ea2作 為第一級(jí)差分放大電路2的輸入，第一級(jí)差分放大電路2的輸出信號(hào)out*連接第二級(jí)共源 放大電路3的輸入，第二級(jí)共源放大電路3的輸出端輸出電壓OUT，在輸出端OUT和第二級(jí) 共源放大器3的輸入之間接入補(bǔ)償網(wǎng)絡(luò)4。集成運(yùn)放的失調(diào)電壓主要是由于工藝偏差使得差分輸入級(jí)電路很難做到完全對(duì) 稱引起的，本發(fā)明采用控制信號(hào)交換差分放大器的兩個(gè)輸入端來(lái)消除差分輸入端不對(duì)稱引 起的失調(diào)，為了不改變運(yùn)放的輸出電壓和輸入電壓的相位關(guān)系，同時(shí)在差分放大器的輸出 端也通過(guò)控制信號(hào)進(jìn)行相應(yīng)的交換。如圖3所示，本發(fā)明交換控制電路1主要由4個(gè)PMOS管組成，分別為第七PMOS管 ml3、第八PMOS管ml4、第九PMOS管ml5和第十PMOS管ml6 ；第七PMOS管ml3和第八PMOS 管ml4的源端接輸入信號(hào)inl，第九PMOS管ml5和第十PMOS管ml6的源端接輸入信號(hào)in2 ； 第八PMOS管ml4和第九PMOS管ml5的柵極分別接控制信號(hào)ckl，第七PMOS管ml3和第十 PMOS管ml6的柵極分別接控制信號(hào)ck2 ；第八PMOS管ml4和第十PMOS管ml6的漏端相連接，其輸出信號(hào)為eal ；第七PMOS管ml3和第九PMOS管ml5的漏端相連接，其輸出信號(hào)為 ea2?？刂菩盘?hào)ckl和控制信號(hào)ck2為兩個(gè)相位相反的占空比為50%的某一頻率的控制信 號(hào)。當(dāng)ckl為高電平，ck2為低電平時(shí)，輸入信號(hào)inl通過(guò)第七PMOS管ml3連接到ea2，in2 通過(guò)第十PMOS管ml6連接到eal ；當(dāng)ckl為低電平，ck2為高電平時(shí)，輸入信號(hào)inl通過(guò)第 八PMOS管ml4連接到eal，in2通過(guò)第九PMOS管ml5連接到ea2?？梢?jiàn)，通過(guò)ckl和ck2的 控制，可以實(shí)現(xiàn)輸入端信號(hào)inl和in2的交換。本發(fā)明中的第一級(jí)差分放大電路2、第二級(jí)源極放大電路3以及補(bǔ)償網(wǎng)絡(luò)4如圖4 所示，第一級(jí)差分放大電路2在傳統(tǒng)的單端輸出差分放大器的基礎(chǔ)上增加了由ckl和ck2 控制的4個(gè)PMOS管m9 ml2，其作用是根據(jù)交換控制電路1中輸入信號(hào)的輸入端不同選擇 差分放大器的輸出outl或者out2作為第二級(jí)共源放大的輸入信號(hào)out*，以保證差分運(yùn)放 的輸出電壓與輸入電壓之間的相位關(guān)系固定。其具體結(jié)構(gòu)為第一級(jí)差分放大電路2包括第一 NMOS管ml、第二 NMOS管m2、第三 匪OS管m5、第四匪OS管m7、第五匪OS管m8、第一 PMOS管m3、第二 PMOS管m4、第三PMOS 管m9、第四PMOS管mlO、第五PMOS管mil和第六PMOS管ml2 ；第二級(jí)共源放大電路3包括 第七PMOS管m6 ；補(bǔ)償網(wǎng)絡(luò)4包括串聯(lián)的消零電阻Rz和補(bǔ)償電容C。。第一 PMOS管m3、第二 PMOS管m4和第七PMOS管m6三者的源端相連接并接工作電壓VDD ；第一 PMOS管m3和第二 PMOS管m4的柵極連接；第一 PMOS管m3的漏端經(jīng)過(guò)輸出端outl與第一 NMOS管ml的源端 連接，第二 PMOS管m4的漏端經(jīng)過(guò)輸出端out2與第二 NMOS管m2的源端連接；第一 NMOS管 ml和第二 NMOS管m2的柵極分別接信號(hào)eal和信號(hào)ea2，第一 NMOS管ml和第二 NMOS管m2 的漏端連接并同時(shí)接第三NMOS管m5的源端；第三NMOS管m5、第五NMOS管m8和第四NMOS 管m7的柵極連接，第三NMOS管m5、第五NMOS管m8和第四NMOS管m7的漏端連接并接地； 第五NMOS管m8的源端與柵極連接，并接工作電壓VDD ；第三PMOS管m9和第四PMOS管mlO 的源端分別接第一 PMOS管m3與第二 PMOS管m4的柵極，第三PMOS管m9和第四PMOS管 mlO的柵極分別接控制信號(hào)ck2和控制信號(hào)ckl，其漏端分別接輸出端outl和輸出端out2 ； 第五PMOS管ml 1和第六PMOS管ml2的源端分別接輸出端outl和輸出端out2，其柵極分別 接控制信號(hào)ckl和控制信號(hào)ck2，第五PMOS管ml 1和第六PMOS管ml2的漏端相連接并接輸 出端out* ；輸出端out*分別與消零電阻Rz的一端和第七PMOS管m6的柵極連接；第七PMOS 管m6的漏端與第四NMOS管m7的源端連接；消零電阻Rz的另一端通過(guò)補(bǔ)償電容C。輸出電 壓0UT，補(bǔ)償網(wǎng)絡(luò)4還通過(guò)電容Cl接地。當(dāng)ckl為高電平，ck2為低電平時(shí)，第三PMOS管m9和第六PMOS管ml2導(dǎo)通，第四 PMOS管mlO和第五PMOS管mil截止，第三PMOS管m9的導(dǎo)通使得第二 PMOS管m4和第一 PMOS管m3構(gòu)成鏡像電流源作為差分放大器的負(fù)載，第二 PMOS管m4復(fù)制第一 PMOS管m3的 電流，第六PMOS管ml2的導(dǎo)通使得out2端接通輸出端out* ；當(dāng)ckl為低電平，ck2為高電 平時(shí)，第四PMOS管mlO和第五PMOS管mil導(dǎo)通，第三PMOS管m9和第六PMOS管ml2截止， 第四PMOS管mlO的導(dǎo)通使得第一 PMOS管m3和第二 PMOS管m4構(gòu)成鏡像電流源作為差分 放大器的負(fù)載，第一 PMOS管m3復(fù)制第二 PMOS管m4的電流，第五PMOS管mil的導(dǎo)通使得 outl端接通輸出端out*。out*端后面連接的是第二級(jí)共源放大電路3(第七PMOS管m6)以 及補(bǔ)償網(wǎng)絡(luò)4。整個(gè)減小兩級(jí)運(yùn)算放大器輸入失調(diào)電壓電路結(jié)構(gòu)的工作原理是當(dāng)ckl為高電平，ck2為低電平時(shí)，第三PMOS管m9、第六PMOS管ml2、第七PMOS管ml3和第十PMOS管ml6 導(dǎo)通，第四PMOS管mlO、第五PMOS管mil，第八PMOS管ml4和第九PMOS管ml5截止，差分 輸入的正端ea2的值為輸入信號(hào)inl，eal的值為in2，差分的輸出節(jié)點(diǎn)為out2。反之，當(dāng) ckl為低電平，ck2為高電平時(shí)，第三PMOS管m9、第六PMOS管ml2、第七PMOS管ml3和第十 PMOS管ml6截止，第四PMOS管mlO、第五PMOS管mil，第八PMOS管ml4和第九PMOS管ml5 導(dǎo)通，差分輸入的正端ea2的值為輸入信號(hào)in2，eal的值為inl，差分的輸出節(jié)點(diǎn)為outl。采用HSPICE基于0. 5um混合信號(hào)模型對(duì)電路進(jìn)行仿真，如圖5所示，是傳統(tǒng)兩級(jí) 運(yùn)放電路和本發(fā)明兩級(jí)運(yùn)放電路的開(kāi)環(huán)頻率響應(yīng)，由a圖可以看出，傳統(tǒng)兩級(jí)運(yùn)放電路的 增益為84dB，相位裕度為76° ；由b圖可以看出，本發(fā)明運(yùn)放電路的增益為84dB，相位裕度 為60° ；說(shuō)明本發(fā)明運(yùn)放電路的穩(wěn)定性更好。如圖6所示，是傳統(tǒng)兩級(jí)運(yùn)放電路和本發(fā)明兩級(jí)運(yùn)放電路的電源電壓抑制比的仿 真曲線，由a圖可以看出，傳統(tǒng)兩級(jí)運(yùn)放電路的PSRR為89. 2dB,由b圖可以看出，本發(fā)明運(yùn) 放電路的PSRR為90. 88dB，說(shuō)明本發(fā)明運(yùn)放電路的電源抑制比略有提高，電源電壓波動(dòng)時(shí) 對(duì)輸出電壓的影響很小。如圖7所示，是傳統(tǒng)兩級(jí)運(yùn)放電路和本發(fā)明兩級(jí)運(yùn)放電路的共模輸入范圍(ICMR) 的仿真曲線，由a圖可以看出，傳統(tǒng)兩級(jí)運(yùn)放電路的ICMR為1. 3 2. 9V ；由b圖可以看出， 本發(fā)明運(yùn)放電路的ICMR為1. 2 2. 9V。說(shuō)明與傳統(tǒng)兩級(jí)運(yùn)放電路相比，本發(fā)明運(yùn)放電路的 最小共模輸入電壓減小了，即增大了共模輸入范圍。圖8是傳統(tǒng)兩級(jí)運(yùn)放電路和本發(fā)明兩級(jí)運(yùn)放電路的輸入失調(diào)電壓V。s的仿真曲 線，其值是通過(guò)設(shè)置差動(dòng)輸入為零來(lái)測(cè)量的。由a圖可以看出，傳統(tǒng)兩級(jí)運(yùn)放電路的V。s為 621. IlmV;由b圖可以看出，本發(fā)明運(yùn)放電路的V。s約為417mV，圖中的尖峰是由于開(kāi)關(guān)的切 換產(chǎn)生的。說(shuō)明采用本發(fā)明的運(yùn)放的輸入失調(diào)電壓減小了 204mV。
權(quán)利要求
1.一種減小兩級(jí)運(yùn)算放大器輸入失調(diào)電壓的電路結(jié)構(gòu)，其特征在于，包括交換控制電 路(1)、第一級(jí)差分放大電路O)、第二級(jí)共源放大電路(3)以及補(bǔ)償網(wǎng)絡(luò)；交換控制電 路(1)的輸出端與第一級(jí)差分放大電路O)的輸入端連接，第一級(jí)差分放大電路O)的輸 出端與第二級(jí)共源放大電路(3)的輸入端連接，第二級(jí)共源放大電路(3)的輸入端與輸出 端之間還連接有補(bǔ)償網(wǎng)絡(luò)G)。
2.根據(jù)權(quán)利要求1所述的減小兩級(jí)運(yùn)算放大器輸入失調(diào)電壓的電路，其特征在于所 述的交換控制電路(1)由4個(gè)PMOS管構(gòu)成，分別為第七PMOS管(ml3)、第八PMOS管(ml4)、 第九PMOS管(mM)和第十PMOS管(ml6)；第七PMOS管(ml； )和第八PMOS管(ml4)的源 端接輸入信號(hào)inl，第九PMOS管(mK)和第十PMOS管(ml6)的源端接輸入信號(hào)in2 ；第八 PMOS管(ml4)和第九PMOS管(ml5)的柵極分別接控制信號(hào)ckl，第七PMOS管(ml3)和第 十PMOS管(ml6)的柵極分別接控制信號(hào)ck2 ；第八PMOS管(ml4)和第十PMOS管(ml6)的 漏端相連接，其輸出信號(hào)為eal ；第七PMOS管(mU)和第九PMOS管(ml5)的漏端相連接， 其輸出信號(hào)為ea2。
3.根據(jù)權(quán)利要求1所述的減小兩級(jí)運(yùn)算放大器輸入失調(diào)電壓的電路，其特征在于 所述第一級(jí)差分放大電路( 包括第一 NMOS管(ml)、第二 NMOS管(π )、第三NMOS管(m5)、第四 NMOS 管(m7)、第五 NMOS 管(m8)、第一 PMOS 管(m3)、第二 PMOS 管(m4)、第三 PMOS 管(m9)、第四 PMOS 管(mlO)、第五 PMOS 管(mil)和第六 PMOS 管(ml2)； 所述第二級(jí)共源放大電路C3)包括第七PMOS管(m6)； 所述補(bǔ)償網(wǎng)絡(luò)⑷包括串聯(lián)的消零電阻(Rz)和補(bǔ)償電容(C。)； 第一 PMOS管Ο )、第二 PMOS管(m4)和第七PMOS管(m6)三者的源端相連接并接工作 電壓；第一 PMOS管(m3)和第二 PMOS管(m4)的柵極連接；第一 PMOS管(m3)的漏端經(jīng)過(guò)輸 出端outl與第一 NMOS管(ml)的源端連接，第二 PMOS管(m4)的漏端經(jīng)過(guò)輸出端out2與 第二 NMOS管(π )的源端連接；第一 NMOS管(ml)和第二 NMOS管(π )的柵極分別接交換 控制電路(1)的輸出信號(hào)eal和交換控制電路(1)的輸出信號(hào)ea2，第一 NMOS管(ml)和第 二 NMOS管(m2)的漏端連接并同時(shí)與第三NMOS管(m5)的源端連接；第三NMOS管(m5)、第 五NMOS管(m8)和第四NMOS管(m7)的柵極連接，第三NMOS管(m5)、第五NMOS管(m8)和 第四NMOS管(m7)的漏端連接并接地；第五NMOS管(m8)的源端與柵極連接，并同時(shí)接工作 電壓；第三PMOS管(m9)和第四PMOS管(mlO)的源端分別接第一 PMOS管(ι )與第二 PMOS 管(m4)的柵極，第三PMOS管(m9)和第四PMOS管(mlO)的柵極分別接控制信號(hào)ck2和控 制信號(hào)ckl，其漏端分別接輸出端outl和輸出端out2;第五PMOS管(mil)和第六PMOS管 (ml2)的源端分別接輸出端outl和輸出端out2，其柵極分別接控制信號(hào)ckl和控制信號(hào) ck2，第五PMOS管(mil)和第六PMOS管(ml2)的漏端相連接并接輸出端out* ；輸出端out* 分別與消零電阻OO的一端和第七PMOS管(m6)的柵極連接；第七PMOS管(m6)的漏端與 第四NMOS管(m7)的源端連接；消零電阻(Rz)的另一端通過(guò)補(bǔ)償電容(C。)輸出電壓，補(bǔ)償 網(wǎng)絡(luò)⑷還通過(guò)電容(Cl)接地。
全文摘要
本發(fā)明提供一種減小兩級(jí)運(yùn)算放大器輸入失調(diào)電壓的電路結(jié)構(gòu)，包括交換控制電路、第一級(jí)差分放大電路、第二級(jí)共源放大電路以及補(bǔ)償網(wǎng)絡(luò)；交換控制電路的輸出端與第一級(jí)差分放大電路的輸入端連接，第一級(jí)差分放大電路的輸出端與第二級(jí)共源放大電路的輸入端連接，第二級(jí)共源放大電路的輸入端與輸出端之間還連接有補(bǔ)償網(wǎng)絡(luò)。其有益效果是，采用MOS開(kāi)關(guān)管控制交換運(yùn)放正負(fù)輸入端信號(hào)和輸出端信號(hào)來(lái)減小運(yùn)放的失調(diào)，由于電路中只增加了MOS開(kāi)關(guān)管，它們只需要很小的面積，極低的功耗，該電路在降低運(yùn)算放大器輸入失調(diào)電壓的同時(shí)，不影響運(yùn)放的增益，相位裕量，電源電壓抑制比，共模輸入范圍等性能指標(biāo)，可應(yīng)用于主流CMOS電路系統(tǒng)中。
文檔編號(hào)H03F3/45GK102130659SQ201110009728
公開(kāi)日2011年7月20日 申請(qǐng)日期2011年1月20日 優(yōu)先權(quán)日2011年1月20日
發(fā)明者楊媛, 楊曉菲 申請(qǐng)人:西安理工大學(xué)