開關(guān)電路的制作方法
【專利摘要】本發(fā)明提供一種開關(guān)電路，無論負(fù)載的動作狀態(tài)如何都可以在從接通切換成斷開時(shí)抑制輸出電壓的增加。根據(jù)實(shí)施方式，開關(guān)電路包括：多個(gè)開關(guān)元件、檢測電路和控制電路。多個(gè)開關(guān)元件分別具有：與共用的輸入節(jié)點(diǎn)連接的第一電極、與共用的輸出節(jié)點(diǎn)連接的第二電極、和切換是否進(jìn)行在第一電極和第二電極之間流動電流的接通動作的控制電極。檢測電路檢測從輸出節(jié)點(diǎn)向外部的負(fù)載流動的輸出電流?？刂齐娐吩趶耐獠抗┙o的控制信號為預(yù)定的邏輯值時(shí)使多個(gè)開關(guān)元件中的至少某一個(gè)進(jìn)行接通動作，控制是否使多個(gè)開關(guān)元件中的每一個(gè)進(jìn)行接通動作，以使得輸出電流越減少，進(jìn)行接通動作的開關(guān)元件各自的控制電極和第二電極之間的寄生電容的總和就越減少。
【專利說明】開關(guān)電路
[0001](相關(guān)申請)
[0002]本申請享受以日本專利申請2013-178093號(申請日:2013年8月29日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過援弓I該基礎(chǔ)申請而包含其全部內(nèi)容。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明的實(shí)施方式涉及開關(guān)電路。

【背景技術(shù)】
[0004]便攜設(shè)備等中使用的負(fù)載開關(guān)(以下，稱為開關(guān)電路)設(shè)置在電源與負(fù)載之間，被切換成接通或斷開。負(fù)載是例如CPU、存儲器和相機(jī)等。
[0005]在開關(guān)電路中，考慮到最大電流，作為開關(guān)元件使用接通電阻小的MOSFET (M0S晶體管)。MOSFET的源極與電源連接，漏極與負(fù)載連接。但是，并不總是向MOSFET流動最大電流，因負(fù)載的動作狀態(tài)(即阻抗)而發(fā)生流動微小電流的狀態(tài)?？紤]在該狀態(tài)下開關(guān)電路從接通切換成斷開時(shí)的情況。即，MOSFET的源極電壓和漏極電壓為電源電壓，柵極電壓從OV上升到電源電壓，MOSFET進(jìn)行斷開動作時(shí)，流向負(fù)載的輸出電流小，所以向MOSFET的柵極與漏極之間的寄生電容充電的殘留電荷不脫離到負(fù)載而殘留的時(shí)間長。因此，MOSFET的漏極電壓即開關(guān)電路的輸出電壓是瞬態(tài)地在柵極電壓(電源電壓)上增加了寄生電容的兩端的電壓而得到的電壓，所以比電源電壓大。由此，有可能負(fù)載發(fā)生誤動作。


【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的問題是提供無論負(fù)載的動作狀態(tài)如何都可以在從接通切換成斷開時(shí)抑制輸出電壓的增加的開關(guān)電路。
[0007]根據(jù)實(shí)施方式，開關(guān)電路包括:多個(gè)開關(guān)元件、檢測電路和控制電路。上述多個(gè)開關(guān)元件分別具有:與共用的輸入節(jié)點(diǎn)連接的第一電極、與共用的輸出節(jié)點(diǎn)連接的第二電極、和切換是否進(jìn)行在上述第一電極和上述第二電極之間流動電流的接通動作的控制電極。上述檢測電路檢測從上述輸出節(jié)點(diǎn)向外部的負(fù)載流動的輸出電流。上述控制電路在從外部供給的控制信號為預(yù)定的邏輯值時(shí)使上述多個(gè)開關(guān)元件中的至少某一個(gè)進(jìn)行接通動作，控制是否使上述多個(gè)開關(guān)元件中的每一個(gè)進(jìn)行接通動作，以使得上述輸出電流越減少，進(jìn)行接通動作的開關(guān)元件各自的上述控制電極和上述第二電極之間的寄生電容的總和越減少。

【專利附圖】

【附圖說明】
[0008]圖1是示出一實(shí)施方式的開關(guān)電路的概略結(jié)構(gòu)的框圖。
[0009]圖2 (a)是一實(shí)施方式的輸出電流大時(shí)的開關(guān)電路的P型MOS晶體管的等效電路圖，(b)是輸出電流小時(shí)的開關(guān)電路的P型MOS晶體管的等效電路圖。
[0010]圖3是示出MOS晶體管的接通電阻與寄生電容的關(guān)系的圖。
[0011]圖4 (a)是示出一實(shí)施方式的開關(guān)電路從圖2 (a)的狀態(tài)(接通)切換成斷開時(shí)的控制信號和輸出電壓的圖，(b)是示出開關(guān)電路從圖2 (b)的狀態(tài)(接通)切換成斷開時(shí)的控制信號和輸出電壓的圖。

【具體實(shí)施方式】
[0012]以下，參照【專利附圖】

【附圖說明】本發(fā)明的一實(shí)施方式。該實(shí)施方式不對本發(fā)明構(gòu)成限定。
[0013]圖1是示出一實(shí)施方式的開關(guān)電路的概略結(jié)構(gòu)的框圖。像圖1所示的那樣，開關(guān)電路包括:多個(gè)P型MOS晶體管(開關(guān)元件)PMl?PMn、檢測電路10和控制電路20。在圖1中，示出多個(gè)P型MOS晶體管PMl?PMn中的3個(gè)P型MOS晶體管PM1、PM2、PMn,除此以外的P型MOS晶體管省略圖示。該開關(guān)電路在便攜設(shè)備等中使用。
[0014]多個(gè)P型MOS晶體管PMl?PMn分別具有:與共用的輸入節(jié)點(diǎn)IN連接的源極(第一電極)、與共用的輸出節(jié)點(diǎn)OUT連接的漏極(第二電極)、和切換是否進(jìn)行在源極和漏極之間流動電流的接通動作的柵極(控制電極)。
[0015]從外部的電源(未圖示)向輸入節(jié)點(diǎn)IN供給輸入電壓VIN。
[0016]外部的負(fù)載(未圖示)連接到輸出節(jié)點(diǎn)OUT。負(fù)載的阻抗根據(jù)其動作狀態(tài)而變化。作為負(fù)載，可以舉出例如CPU、存儲器和相機(jī)等。
[0017]P型MOS晶體管PMl具有柵極和漏極之間的寄生電容Cgdl，P型MOS晶體管PM2具有柵極和漏極之間的寄生電容Cgd2，同樣地，P型MOS晶體管PMn具有柵極和漏極之間的寄生電容Cgdn。柵極和源極之間等的其它寄生電容與本實(shí)施方式的開關(guān)電路的動作沒有直接關(guān)系，所以省略圖不和說明。以下，所謂寄生電容指各P型MOS晶體管PMl?PMn的棚極和漏極之間的寄生電容。
[0018]檢測電路10檢測從輸出節(jié)點(diǎn)OUT向負(fù)載流動的輸出電流10UT。在本實(shí)施方式中，檢測電路10檢測與輸出電流1UT對應(yīng)的檢測值。檢測值是輸入節(jié)點(diǎn)IN的輸入電壓VIN與輸出節(jié)點(diǎn)OUT的輸出電壓VOUT的電壓差。
[0019]在從外部供給的控制信號VCT為預(yù)定的邏輯值時(shí)，控制電路20使多個(gè)P型MOS晶體管PMl?PMn的至少某一個(gè)進(jìn)行接通動作。即，由此開關(guān)電路被控制成接通，輸入節(jié)點(diǎn)IN和輸出節(jié)點(diǎn)OUT導(dǎo)通。另外，在控制信號VCT不是預(yù)定的邏輯值時(shí)，控制電路20不使多個(gè)P型MOS晶體管PMl?PMn進(jìn)行接通動作。即，由此開關(guān)電路被控制成斷開，輸入節(jié)點(diǎn)IN和輸出節(jié)點(diǎn)OUT不導(dǎo)通。在本實(shí)施方式中，設(shè)為預(yù)定的邏輯值為“O”(例如0V)。這樣，開關(guān)電路根據(jù)控制信號VCT被控制成接通或斷開。
[0020]控制電路20向P型MOS晶體管PMl供給柵極電壓VGl，向P型MOS晶體管PM2供給柵極電壓VG2，同樣地，向P型MOS晶體管PMn供給柵極電壓VGn?？刂齐娐?0向進(jìn)行接通動作的P型MOS晶體管供給OV (接地電壓)的柵極電壓，向不進(jìn)行接通動作的P型MOS晶體管供給與輸入電壓VIN相等的柵極電壓。
[0021]控制電路20控制是否使多個(gè)P型MOS晶體管PMl?PMn中的每一個(gè)進(jìn)行接通動作，以使得輸出電流1UT越減少，輸入節(jié)點(diǎn)IN和輸出節(jié)點(diǎn)OUT之間的輸入輸出間接通電阻越增加，并且進(jìn)行接通動作的P型MOS晶體管各自的柵極和漏極之間的寄生電容的總和越減少。
[0022]另外，控制電路20控制是否使多個(gè)P型MOS晶體管PMl?PMn中的每一個(gè)進(jìn)行接通動作，以使得輸出電流1UT越增加，輸入節(jié)點(diǎn)IN和輸出節(jié)點(diǎn)OUT之間的輸入輸出間接通電阻越減少，并且進(jìn)行接通動作的P型MOS晶體管各自的柵極和漏極之間的寄生電容的總和越增加。
[0023]下面，說明開關(guān)電路的具體動作。以下，為了使說明更明確，設(shè)為開關(guān)電路包括4個(gè)P型MOS晶體管PMl?PM4。
[0024]圖2(a)是一實(shí)施方式的輸出電流1UT大時(shí)的開關(guān)電路的P型MOS晶體管PMl?PM4的等效電路圖，圖2(b)是輸出電流1UT小時(shí)的開關(guān)電路的P型MOS晶體管PMl?PM4的等效電路圖。
[0025]像圖2 (a)、(b)所示的那樣，P型MOS晶體管PMl的接通電阻Rdsl為10 Ω，寄生電容Cgdl為10pF。P型MOS晶體管PM2的接通電阻Rds2為I Ω，寄生電容Cgd2為100pF。P型MOS晶體管PM3的接通電阻Rds3為0.1 Ω，寄生電容Cgd3為1000pF。P型MOS晶體管PM4的接通電阻Rds4為0.01 Ω，寄生電容Cgd4為10000pF。
[0026]這樣，P型MOS晶體管PMl?PM4的接通電阻Rdsl?Rds4互不相同，P型MOS晶體管PMl?PM4的寄生電容Cgdl?Cgd4互不相同。也就是說，P型MOS晶體管PMl?PM4的尺寸互不相同。
[0027]圖3是示出MOS晶體管的接通電阻和寄生電容的關(guān)系的圖。像圖3所示的那樣，通過調(diào)整MOS晶體管的尺寸，如果接通電阻減少則寄生電容增加，如果接通電阻增加則寄生電容減少。也就是說，接通電阻和寄生電容處于折衷的關(guān)系。在本實(shí)施方式中，根據(jù)該折衷的關(guān)系，如上所述地設(shè)定P型MOS晶體管PMl?PM4的接通電阻和寄生電容。
[0028]下面，說明在開關(guān)電路接通時(shí)輸出電流1UT減少的情況下的動作。
[0029]控制電路20控制是否使P型MOS晶體管PMl?PM4中的每一個(gè)進(jìn)行接通動作，以使得每當(dāng)由檢測電路10檢測到的電壓差減少而與預(yù)先確定的第一規(guī)定值(例如ImV)相等時(shí)，輸入輸出間接通電阻增加，并且進(jìn)行接通動作的P型MOS晶體管各自的寄生電容的總和減少。在本實(shí)施方式中，同時(shí)，控制電路20使I個(gè)P型MOS晶體管進(jìn)行接通動作。
[0030]首先，在控制信號VCT從5V切換成OV時(shí)，控制電路20像圖2 (a)所示的那樣，使接通電阻Rds4最小、寄生電容Cgd4最大的P型MOS晶體管PM4進(jìn)行接通動作，使P型MOS晶體管PMl?PM3不進(jìn)行接通動作。由此，可以在開關(guān)電路剛剛變成接通后立即流動最大電流。在此，示出負(fù)載的阻抗低、輸出電流1UT為流動IA的一例。此時(shí)，接通電阻Rds4為0.01 Ω，所以電壓差是1mV0
[0031]如果負(fù)載的阻抗從圖2 Ca)的狀態(tài)增加、輸出電流1UT從IA減少而變成100mA，則電壓差從1mV減少而變成lmV。此時(shí)，像上述的那樣，控制電路20控制是否使P型MOS晶體管PMl?PMn中的每一個(gè)進(jìn)行接通動作，以使得輸入輸出間接通電阻增加，并且進(jìn)行接通動作的P型MOS晶體管各自的寄生電容的總和減少。在此，控制電路20使接通電阻Rds3為0.1 Ω、寄生電容Cgd3為100pF的P型MOS晶體管PM3進(jìn)行接通動作，P型MOS晶體管PM1、PM2、PM4不進(jìn)行接通動作(未圖示)。
[0032]而且，如果負(fù)載的阻抗增加，輸出電流1UT從10mA減少而變成10mA，則電壓差從1mV減少而變成lmV。此時(shí)，控制電路20通過上述的控制，使接通電阻Rds2為1Ω、寄生電容Cgd2為10pF的P型MOS晶體管PM2進(jìn)行接通動作，P型MOS晶體管PM1、PM3、PM4不進(jìn)行接通動作(未圖示)。
[0033]而且，如果負(fù)載的阻抗增加，輸出電流1UT從1mA減少而變成1mA，則電壓差從1mV減少而變成lmV。此時(shí)，控制電路20通過上述的控制，像圖2 (b)所示的那樣，使接通電阻Rdsl為10 Ω、寄生電容Cgdl為1pF的P型MOS晶體管PMl進(jìn)行接通動作，P型MOS晶體管PM2?PM4不進(jìn)行接通動作。
[0034]下面，說明在開關(guān)電路接通時(shí)輸出電流1UT增加的情況下的動作。
[0035]控制電路20控制是否使P型MOS晶體管PMl?PM4中的每一個(gè)進(jìn)行接通動作，以使得每當(dāng)電壓差增加而與比第一規(guī)定值大的預(yù)先確定的第二規(guī)定值(例如IImV)相等時(shí)，輸入輸出間接通電阻增加，并且進(jìn)行接通動作的P型MOS晶體管各自的寄生電容的總和增加。
[0036]例如，在圖2 (b)所示的P型MOS晶體管PMl正在進(jìn)行接通動作的狀態(tài)下，如果負(fù)載的阻抗減少，輸出電流1UT增加而變成1.1mA，則電壓差增加而變成llmV。此時(shí)，像上述那樣，控制電路20控制是否使P型MOS晶體管PMl?PMn中的每一個(gè)進(jìn)行接通動作，以使得輸入輸出間接通電阻減少，并且進(jìn)行接通動作的P型MOS晶體管各自的寄生電容的總和增加。在此，控制電路20使接通電阻Rds2為1Ω、寄生電容Cgd2為10pF的P型MOS晶體管PM2進(jìn)行接通動作，P型MOS晶體管PM1、PM3、PM4不進(jìn)行接通動作(未圖示)。
[0037]而且，如果負(fù)載的阻抗減少，輸出電流1UT從1.1mA增加而變成11mA，則電壓差從1.1mV增加而變成llmV。此時(shí)，控制電路20通過上述的控制，使接通電阻Rds3為0.1 Ω、寄生電容Cgd3為100pF的P型MOS晶體管PM3進(jìn)行接通動作，P型MOS晶體管PM1、PM2、PM4不進(jìn)行接通動作(未圖示)。
[0038]而且，如果負(fù)載的阻抗減少，輸出電流1UT從I ImA增加而變成11OmA，則電壓差從1.1mV增加而變成I lmV。此時(shí)，控制電路20通過上述的控制，像圖2 (a)所示的那樣，使接通電阻Rds4為0.01 Ω、寄生電容Cgd4為lOOOOpF的P型MOS晶體管PM4進(jìn)行接通動作，P型MOS晶體管PMl?PM3不進(jìn)行接通動作。
[0039]下面，說明開關(guān)電路從接通切換成斷開的動作。
[0040]圖4 (a)是示出一實(shí)施方式的開關(guān)電路從圖2 (a)的狀態(tài)(接通)切換成斷開時(shí)的控制信號VCT和輸出電壓VOUT的圖，圖4 (b)是示出開關(guān)電路從圖2 (b)的狀態(tài)(接通)切換成斷開時(shí)的控制信號VCT和輸出電壓VOUT的圖。
[0041]在圖2 (a)的狀態(tài)下，進(jìn)行接通動作的P型MOS晶體管PM4的寄生電容Cgd4為lOOOOpF，所以接通時(shí)對寄生電容充電的電荷比圖2 (b)的狀態(tài)多。
[0042]但是，像圖4 Ca)所示的那樣，在時(shí)刻tl控制信號VCT從OV變成5V，開關(guān)電路從接通切換成斷開時(shí)，負(fù)載的阻抗降低，輸出電流1UT約為1A，所以即使充電的電荷變多，電荷脫離到負(fù)載的時(shí)間也短。因此，即使柵極電壓VG4從OV變成5V，輸出電壓VOUT也不會在柵極電壓VG4 (5V)上增加寄生電容Cgd4的兩端的電壓，在時(shí)刻tl以后從5V減少到0V。即，可以在斷開時(shí)抑制輸出電壓VOUT的增加。
[0043]另外，未進(jìn)行接通動作的P型MOS晶體管PMl?PM3的柵極電壓VGl?VG3在時(shí)刻tl的前后保持5V不變，寄生電容Cgdl?Cgd3幾乎不被充電，所以不用擔(dān)心寄生電容Cgdl?Cgd3使輸出電壓VOUT增加。
[0044]在圖2 (b)的狀態(tài)下，進(jìn)行接通動作的P型MOS晶體管PMl的寄生電容Cgdl為10pF，所以接通時(shí)對寄生電容充電的電荷比圖2 Ca)的狀態(tài)少。
[0045]因此，像圖4 (b)所示的那樣，在時(shí)刻tl開關(guān)電路從接通切換成斷開時(shí)，即使負(fù)載的阻抗高，輸出電流1UT為ImA左右，所充電的電荷脫離到負(fù)載的時(shí)間也短，與圖4 (a)的場合同等。因此，即使柵極電壓VGl從OV變成5V，輸出電壓VOUT也不會在柵極電壓VGl(5V)上增加寄生電容Cgdl的兩端的電壓，在時(shí)刻tl以后，輸出電壓VOUT花費(fèi)比圖4 (a)的情況更長的時(shí)間從5V單調(diào)減少到0V。S卩，可以在斷開時(shí)抑制輸出電壓VOUT的增加。
[0046]相對于此，與本實(shí)施方式不同，在無論輸出電流1UT如何都只用I個(gè)P型MOS晶體管的比較例的開關(guān)電路中，由于與輸出電流1UT約為IA的情況相對應(yīng)，所以需要使用與本實(shí)施方式的P型MOS晶體管ΡΜ4同等的接通電阻低、寄生電容大的P型MOS晶體管。因此，在負(fù)載的阻抗高、輸出電流1UT小的情況下，接通時(shí)對寄生電容充電的電荷比本實(shí)施方式多。因此，所充電的電荷在斷開時(shí)脫離到負(fù)載的時(shí)間比本實(shí)施方式長。因此，像圖4 (b)的虛線所示的那樣，輸出電壓VOUT瞬態(tài)地在柵極電壓(5V)上增加寄生電容的兩端的電壓，所以與輸入電壓VIN (5V)相比有增加。
[0047]這樣，根據(jù)本實(shí)施方式，控制電路20控制是否使P型MOS晶體管中的每一個(gè)進(jìn)行接通動作，以使得輸出電流1UT越減少，進(jìn)行接通動作的P型MOS晶體管各自的寄生電容的總和越減少，且輸出電流1UT越增加，進(jìn)行接通動作的P型MOS晶體管各自的寄生電容的總和越增加。由此，可以使得輸出電流1UT越減少，對進(jìn)行接通動作的P型MOS晶體管的寄生電容充電的電荷就越減少。因此，即使在輸出電流1UT小時(shí)，所充電的電荷在斷開時(shí)脫離到負(fù)載的時(shí)間也不可能變長。因此，無論負(fù)載的狀態(tài)(阻抗)如何都能夠在開關(guān)電路從接通切換成斷開時(shí)抑制輸出電壓VOUT的增加。
[0048]另外，P型MOS晶體管的數(shù)量越多，可以根據(jù)輸出電流1UT越精細(xì)地控制寄生電容，所以可以更加有效地抑制輸出電壓VOUT的增加。
[0049](變形例)
[0050]只要是像上述那樣，輸出電流1UT越減少，進(jìn)行接通動作的P型MOS晶體管各自的寄生電容的總和越減少，且輸出電流1UT越增加，進(jìn)行接通動作的P型MOS晶體管各自的寄生電容的總和越增加，則控制電路20也可以使多個(gè)P型MOS晶體管進(jìn)行接通動作。例如，控制電路20也可以是進(jìn)行如下控制:輸出電流1UT越減少，使進(jìn)行接通動作的P型MOS晶體管的數(shù)量越減少；輸出電流1UT越增加，使進(jìn)行接通動作的P型MOS晶體管的數(shù)量越增加。
[0051]S卩，在圖2(a)、(b)的例子中，也可以在輸出電流1UT為ImA時(shí)使P型MOS晶體管PMl進(jìn)行接通動作，在輸出電流1UT為1mA時(shí)使兩個(gè)P型MOS晶體管PM1、PM2進(jìn)行接通動作。此時(shí)，進(jìn)行接通動作的P型MOS晶體管PM1、PM2各自的寄生電容Cgdl、Cgd2的總和是IlOpF0另外，也可以在輸出電流1UT為10mA時(shí)使3個(gè)P型MOS晶體管PMl?PM3進(jìn)行接通動作。此時(shí)，進(jìn)行接通動作的P型MOS晶體管PMl?PM3各自的寄生電容Cgdl?Cgd3的總和是lllOpF。另外，也可以在輸出電流1UT為IA時(shí)使4個(gè)P型MOS晶體管PMl?PM4進(jìn)行接通動作。此時(shí)，進(jìn)行接通動作的P型MOS晶體管PMl?PM4各自的寄生電容Cgdl?Cgd4的總和是llllOpF。
[0052]另外，控制電路20也可以在控制信號VCT從5V切換成OV時(shí)使多個(gè)P型MOS晶體管PMl?PMn進(jìn)行接通動作。
[0053]另外，控制電路20也可以在控制信號VCT從5V切換成OV時(shí)，像圖2 (b)所示的那樣，使接通電阻Rdsl最大、寄生電容Cgdl最小的P型MOS晶體管PMl進(jìn)行接通動作，P型MOS晶體管PM2?PM4不進(jìn)行接通動作。
[0054]另外，也可以使各P型MOS晶體管的接通電阻相等且各P型MOS晶體管的柵極和漏極之間的寄生電容相等。即，各P型MOS晶體管的尺寸也可以相等。此時(shí)也是，控制電路20只要是控制成輸出電流1UT越減少則進(jìn)行接通動作的P型MOS晶體管的數(shù)量越減少，輸出電流1UT越增加則進(jìn)行接通動作的P型MOS晶體管的數(shù)量越增加即可。
[0055]而且，也可以取代P型MOS晶體管PMl?PMn而使用IGBT等的其它開關(guān)元件。
[0056]另外，檢測電路10也可以除了檢測輸出電流1UT以外還檢測輸出電壓V0UT，并基于它們檢測負(fù)載的阻抗。
[0057]利用這些變形例也可以取得與上述實(shí)施方式同樣的效果。
[0058]根據(jù)以上說明的實(shí)施方式，通過包括多個(gè)P型MOS晶體管PMl?PMn和控制電路20，無論負(fù)載的狀態(tài)如何都可以在開關(guān)電路從接通切換成斷開時(shí)抑制輸出電壓VOUT的增加。
[0059]雖然說明了本發(fā)明的幾個(gè)實(shí)施方式，但這些實(shí)施方式都是作為例子提出的，并非用來限定本發(fā)明的范圍。這些新的實(shí)施方式可以以其它的各種方式實(shí)施，在不脫離發(fā)明的主要構(gòu)思的范圍內(nèi)，可以進(jìn)行各種省略、替換、變更。這些實(shí)施方式及其變形都包含在發(fā)明的范圍和主要構(gòu)思內(nèi)，且包含在權(quán)利要求書記載的發(fā)明及其等同的范圍內(nèi)。
【權(quán)利要求】
1.一種開關(guān)電路，其特征在于，包括: 多個(gè)開關(guān)元件，分別具有:與共用的輸入節(jié)點(diǎn)連接的第一電極、與共用的輸出節(jié)點(diǎn)連接的第二電極、和切換是否進(jìn)行在上述第一電極和上述第二電極之間流動電流的接通動作的控制電極； 檢測電路，檢測從上述輸出節(jié)點(diǎn)向外部的負(fù)載流動的輸出電流；以及控制電路，在從外部供給的控制信號為預(yù)定的邏輯值時(shí)使上述多個(gè)開關(guān)元件中的至少某一個(gè)進(jìn)行接通動作，控制是否使上述多個(gè)開關(guān)元件中的每一個(gè)進(jìn)行接通動作，以使得上述輸出電流越減少，進(jìn)行接通動作的開關(guān)元件各自的上述控制電極和上述第二電極之間的寄生電容的總和就越減少。
2.如權(quán)利要求1所述的開關(guān)電路，其特征在于: 在上述控制信號不是上述預(yù)定的邏輯值時(shí)上述控制電路不使上述多個(gè)開關(guān)元件進(jìn)行接通動作。
3.如權(quán)利要求1或2所述的開關(guān)電路，其特征在于: 上述控制電路控制是否使上述多個(gè)開關(guān)元件中的每一個(gè)進(jìn)行接通動作，以使得上述輸出電流越增加，進(jìn)行接通動作的開關(guān)元件各自的上述寄生電容的總和越增加。
4.如權(quán)利要求1或2所述的開關(guān)電路，其特征在于: 上述各開關(guān)元件是P型MOS晶體管； 上述第一電極是上述P型MOS晶體管的源極； 上述第二電極是上述P型MOS晶體管的漏極； 上述控制電極是上述P型MOS晶體管的柵極。
5.如權(quán)利要求4所述的開關(guān)電路，其特征在于: 上述多個(gè)P型MOS晶體管的接通電阻互不相同， 上述多個(gè)P型MOS晶體管的上述寄生電容互不相同， 同時(shí)上述控制電路使I個(gè)上述P型MOS晶體管進(jìn)行接通動作。
6.如權(quán)利要求1或2所述的開關(guān)電路，其特征在于: 上述檢測電路檢測與上述輸出電流對應(yīng)的檢測值，上述檢測值是上述輸入節(jié)點(diǎn)的輸入電壓與上述輸出節(jié)點(diǎn)的輸出電壓的電壓差； 上述控制電路控制是否使上述多個(gè)開關(guān)元件中的每一個(gè)進(jìn)行接通動作，以使得每當(dāng)上述電壓差減少而與預(yù)先確定的第一規(guī)定值相等時(shí)，進(jìn)行接通動作的開關(guān)元件各自的上述寄生電容的總和減少，并且控制是否使上述多個(gè)開關(guān)元件中的每一個(gè)進(jìn)行接通動作，以使得每當(dāng)上述電壓差增加而與比上述第一規(guī)定值大的預(yù)先確定的第二規(guī)定值相等時(shí)，進(jìn)行接通動作的開關(guān)元件各自的上述寄生電容的總和增加。
【文檔編號】H03K17/08GK104426509SQ201410042735
【公開日】2015年3月18日 申請日期:2014年1月29日 優(yōu)先權(quán)日:2013年8月29日
【發(fā)明者】莊司正嗣, 金丸賢二, 高橋正好 申請人:株式會社東芝