專利名稱：一種脈寬調(diào)制電路的同步電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種脈寬調(diào)制電路的同步電路，用于晶體振蕩器穩(wěn)頻、多臺逆變器并機、三相逆變器電路。
背景技術(shù)：
電子線路中常常用到脈寬調(diào)制電路來實現(xiàn)逆變、電壓變換、定時等功能。在這些電路中，常用到的電路如圖1所示，圖中ICl為脈寬調(diào)制型集成電路，R為定時電阻，C為定時電容。電路開始工作后，ICI內(nèi)部恒流源對C進行充電，輸出一個過程開始，這一恒流源電流的大小是由電阻R的大小來決定的，R大時充電電流小，R小時充電電流大。一般ICl對電阻R、電容C的取值范圍有一定限制，使用中應(yīng)該在使用范圍內(nèi)取值。在工作中C充電后其電壓Uc逐漸升高，當Uc升高至ICl的設(shè)定上限翻轉(zhuǎn)電壓Ucg時，ICl內(nèi)部翻轉(zhuǎn)，輸出波形的一個過程結(jié)束，翻轉(zhuǎn)的同時電路的內(nèi)部放電電路也開始工作，將電容C上電壓迅速放掉，電容C上電壓下降至ICl設(shè)定下限放電電壓Ucd時，ICl內(nèi)部再次翻轉(zhuǎn)，放電電路停止工作，ICl內(nèi)部恒流源又對C進行充電，輸出波形的下一個過程開始。這一電路的波形如圖 2所示。在很多情況下，如使用晶體振蕩器穩(wěn)頻、多臺逆變器并機、三相逆變器等時，這種類型的電路如儀器設(shè)備中常用的電源變換電路。常需對脈寬調(diào)制電路進行同步，再有因如差頻干擾等原因需要調(diào)制脈寬電路固定在一個頻率上或與某一相關(guān)頻率聯(lián)動變化以降低或消除干擾時，也需使用同步電路。
發(fā)明內(nèi)容為此，本實用新型的目的是現(xiàn)將以上所述的電路進行改進，實現(xiàn)多種脈寬調(diào)制電路的同步工作。本實用新型的目的是通過以下電路來實現(xiàn)本實用新型主要電路包括脈寬調(diào)制型集成電路IC1，與其相接的運放電路IC2，RS 觸發(fā)器型集成電路IC3，運放電路IC4，電容C，以及與以上器件相匹配的電阻。電容C 一端接地，另一端與脈寬調(diào)制型集成電路ICl的C端子相接后再與運放電路IC2的負輸入端子相接，運放電路IC2的正輸入端子與電阻R7的一端相接后再與電阻R6的一端以及電阻R5 的一端相接，電阻R7的另一端接地，電阻R6的另一端與電源正極相接，電阻R5的另一端與運放電路IC2的輸出端相接后再與RS觸發(fā)器型集成電路IC3的S輸入端子相接，RS觸發(fā)器型集成電路IC3的R輸入端子為同步輸入端，RS觸發(fā)器型集成電路IC3的Q輸出端子與運放電路IC4的正輸入端子相接，運放電路IC4的負輸入端子與電阻R3的一端相接后再與電阻R4的一端相接，電阻R3的另一端接地，電阻R4的另一端與電源正極相接，運放電路IC4 的輸出端子與電阻Rl的一端相接后再與電阻R2的一端相接，電阻Rl的另一端接地，電阻 R2的另一端與脈寬調(diào)制型集成電路ICl的R端子相接，脈寬調(diào)制型集成電路ICl的OA端子作為電路的輸出A端，OB端子作為電路的輸出B端。[0008]本實用新型同步脈寬調(diào)制電路能在同步觸發(fā)脈沖的需要驅(qū)動下，在同步觸發(fā)脈沖的頻率下工作，實現(xiàn)晶體振蕩器穩(wěn)頻、多臺逆變器并機、三相逆變器的同步要求。在使用脈寬 調(diào)制電路作為儀器、設(shè)備的電路中，如因差頻干擾等原因需要調(diào)制脈寬電路固定在一個頻率上或與某一相關(guān)頻率聯(lián)動變化以降低或消除干擾時，也可使用這一同步電路。這種類型的電路如儀器設(shè)備中常用的電源變換電路。本實用新型電路設(shè)計簡單，輸出穩(wěn)定，是一種應(yīng)用很廣的脈寬調(diào)制電路的同步電路。

圖1是現(xiàn)有的脈寬調(diào)制電路原理示意圖；圖2是現(xiàn)有的脈寬調(diào)制電路的波形圖；圖3是本實用新型電路原理圖；圖4是同步觸發(fā)脈沖變化時，本發(fā)明同步脈寬調(diào)制電路的波形圖。
具體實施方式
參見圖3，在本實用新型脈寬調(diào)制電路的同步電路中，由高輸入阻抗型運放電路 IC2，電阻R5、R6、R7組成的施密特觸發(fā)器的兩個觸發(fā)電壓低點觸發(fā)電壓UIC2d和高點觸發(fā)電壓UIC2g，要求高于脈寬調(diào)制型集成電路ICl的設(shè)定下限放電電壓Ucd，低于上限翻轉(zhuǎn)電壓Ucg。一般低點觸發(fā)電壓UIC2d要求接近脈寬調(diào)制型集成電路ICl的設(shè)定下限放電電壓Ucd，低點觸發(fā)電壓UIC2d和高點觸發(fā)電壓UIC2g的壓差要小。本實用新型中的運放電路IC2為高輸入阻抗型運放電路。本實用新型中RS觸發(fā)器型集成電路IC3的R端S端通常為零電壓，并且其輸出Q 端為高電壓，R端輸入高電壓觸發(fā)脈沖時，輸出Q端被置為零電壓，電路中要求這一觸發(fā)脈沖盡量窄，它過去之后R端仍為零電壓。S端輸入高電壓時輸出Q端被置為高電壓。本實用新型中的運放電路IC4為集電極開路型運放電路。本實用新型中要求電阻R2和電容C的最小值大于脈寬調(diào)制型集成電路ICl要求的最小RC值，電阻Rl加電阻R2和電容C的最大值小于脈寬調(diào)制型集成電路ICl要求的最大RC值，一般電阻Rl的值應(yīng)為電阻R2值的10倍或10倍以上。電路工作中先使同步輸入端保持零電壓，這時電容C上電壓UC由低到高，再由高到低，不斷變化，當UC低于施密特觸發(fā)器的低點觸發(fā)電壓UIC2d時，施密特觸發(fā)器翻轉(zhuǎn)，此時RS觸發(fā)器型集成電路IC3的S輸入端為高電壓，因這時它的Q輸出端為高電壓，故S輸入端電壓的變化對它的工作狀態(tài)無影響，當電容C上電壓UC由低到高變化高過施密特觸發(fā)器的高點觸發(fā)電壓UIC2g時，施密特觸發(fā)器電路翻轉(zhuǎn)，其輸出端變?yōu)榈碗妷?。因RS觸發(fā)器型集成電路IC3的Q輸出端為高電壓，使運放電路IC4的輸出為開路狀態(tài)，這樣，在同步輸入端保持零電壓時，這一電路的工作狀態(tài)與普通脈寬調(diào)制電路一樣。這時電容C上電壓 UC上升的斜率由電阻Rl加R2和電容C的值來決定。當加入同步觸發(fā)脈沖時，RS觸發(fā)器型集成電路IC3在R輸入端為高電壓時翻轉(zhuǎn)， 其Q輸出端跳變?yōu)榈碗妷海c其相連的運放IC4輸出為零電位，將電阻Rl短路，這時脈寬調(diào)制型集成電路ICl的定時電阻由Rl加R2變?yōu)镽2，由于電阻R2的值遠小于電阻Rl的值，使得電容C上電壓迅速升至脈寬調(diào)制電路ICl的設(shè)定上限翻轉(zhuǎn)電壓Ucg，ICl內(nèi)部翻轉(zhuǎn)，將電容C上電壓UC迅速放至施密特觸發(fā)器的低點觸發(fā)電壓UIC2d時，施密特觸發(fā)器翻轉(zhuǎn)，此時RS觸發(fā)器型集成電路IC3的S輸入端為高電壓，因這時它的Q輸出端為低電壓，故S輸入端的高電壓使得RS觸發(fā)器翻轉(zhuǎn)，它的Q輸出端跳變?yōu)楦唠妷海惯\放IC4的輸出為開路狀態(tài)。電容C上電壓UC的電壓繼續(xù)下降至脈寬調(diào)制電路ICl的設(shè)定下限放電電壓Ucd時，脈寬調(diào)制電路ICl的放電電 路停止放電，電容C上電壓UC開始上升，這時其上升的斜率由電阻Rl加R2和電容C的值來決定。當其升至施密特觸發(fā)器的高點觸發(fā)電壓IC2g時，施密特觸發(fā)器電路翻轉(zhuǎn)，其輸出端變?yōu)榈碗妷?。這時RS觸發(fā)器型集成電路IC3 的R輸入端和S輸入端都為零電壓，電容C上電壓UC上升的斜率依然不變，由電阻Rl加 R2和電容C的值來決定，直至下一個同步觸發(fā)脈沖到來時，RS觸發(fā)器型集成電路IC3在R 輸入端為高電壓時再次翻轉(zhuǎn)。于是，這一脈寬調(diào)制電路電路在同步觸發(fā)脈沖的頻率下振蕩工作，實現(xiàn)了脈寬調(diào)制電路電路與同步觸發(fā)脈沖的同步。依據(jù)其工作原理，可以看出，同步觸發(fā)脈沖最遲應(yīng)在電容C上電壓升至脈寬調(diào)制型集成電路ICl的設(shè)定上限翻轉(zhuǎn)電壓Ucg，ICl內(nèi)部翻轉(zhuǎn)前到達，這種脈寬調(diào)制電路才能正常同步運行，所以同步觸發(fā)脈沖的頻率應(yīng)高于脈寬調(diào)制型集成電路ICl由電阻Rl加電阻 R2的值與電容C形成的電路自主振蕩頻率。又由于同步觸發(fā)脈沖到達后，脈寬調(diào)制電路恢復(fù)至初始狀態(tài)需要1)電容C上電壓UC要在脈寬調(diào)制型集成電路ICl由電阻R2 的值與電容C 組成的時間常數(shù)下運行至升高到脈寬調(diào)制型集成電路ICl的設(shè)定上限翻轉(zhuǎn)電壓Ucg的時間。這是第一段時間。2)脈寬調(diào)制型集成電路ICl內(nèi)部翻轉(zhuǎn)后，將電容C上電壓UC迅速放至施密特觸發(fā)器的低點觸發(fā)電壓UIC2d時，施密特觸發(fā)器翻轉(zhuǎn)，此時RS觸發(fā)器型集成電路IC3的S輸入端為高電壓，因這時它的Q輸出端為低電壓，故S輸入端的高電壓使得RS觸發(fā)器電路翻轉(zhuǎn)，它的Q輸出端跳變?yōu)楦唠妷海惯\放電路IC4的輸出為開路狀態(tài)。電容C上電壓UC 的電壓繼續(xù)下降至脈寬調(diào)制型集成電路ICl的設(shè)定下限放電電壓Ucd時，脈寬調(diào)制型集成電路ICl的放電電路停止放電，電容C上電壓UC開始上升，這時其上升的斜率由電阻Rl 加電阻R2和電容C的值來決定。當其升至施密特觸發(fā)器的高點觸發(fā)電壓IC2g時，施密特觸發(fā)器電路翻轉(zhuǎn)，其輸出端變?yōu)榈碗妷?。此時RS觸發(fā)器型集成電路IC3的R輸入端和S輸入端都又變回原初始狀態(tài)，同為零電壓。這是第二段時間。即下一個同步觸發(fā)脈沖應(yīng)在脈寬調(diào)制電路經(jīng)歷上述兩個時間段恢復(fù)至初始狀態(tài)后到來，脈寬調(diào)制電路才能正常工作。并且同步觸發(fā)脈沖的寬度要小于其到來后電容C上電壓UC在脈寬調(diào)制型集成電路ICl由電阻R2的值與電容C組成的時間常數(shù)下運行至升高到脈寬調(diào)制型集成電路ICl的設(shè)定上限翻轉(zhuǎn)電壓Ucg的時間。這也就是這一電路對最高同步脈沖頻率的要求。
權(quán)利要求1.一種脈寬調(diào)制電路的同步電路，包括脈寬調(diào)制型集成電路IC1，與其相接的運放電路IC2，RS觸發(fā)器型集成電路IC3，運放電路IC4，電容C，以及與以上器件相匹配的電阻；其特征在于所述電容C 一端接地，另一端與脈寬調(diào)制型集成電路ICl的C端子相接后再與運放電路IC2的負輸入端子相接，運放電路IC2的正輸入端子與電阻R7的一端相接后再與電阻 R6的一端以及電阻R5的一端相接，電阻R7的另一端接地，電阻R6的另一端與電源正極相接，電阻R5的另一端與運放電路IC2的輸出端相接后再與RS觸發(fā)器型集成電路IC3的S 輸入端子相接，RS觸發(fā)器型集成電路IC3的R輸入端子為同步輸入端，RS觸發(fā)器型集成電路IC3的Q輸出端子與運放電路IC4的正輸入端子相接，運放電路IC4的負輸入端子與電阻R3的一端相接后再與電阻R4的一端相接，電阻R3的另一端接地，電阻R4的另一端與電源正極相接，運放電路IC4的輸出端子與電阻Rl的一端相接后再與電阻R2的一端相接，電阻Rl的另一端接地，電阻R2的另一端與脈寬調(diào)制型集成電路ICl的R端子相接，脈寬調(diào)制型集成電路ICl的OA端子作為電路的輸出A端，OB端子作為電路的輸出B端。
2.根據(jù)權(quán)利要求1所述的同步電路，其特征在于運放電路IC2為高輸入阻抗型運放電路，運放電路IC4為集電極開路型運放電路。
3.根據(jù)權(quán)利要求1或2所述的同步電路，其特征在于運放電路IC2、電阻R5、R6、R7組成的施密特觸發(fā)器的兩個觸發(fā)電壓低點觸發(fā)電壓和高點觸發(fā)電壓，要求高于脈寬調(diào)制型集成電路ICI的設(shè)定下限放電電壓，低于上限翻轉(zhuǎn)電壓。
4.根據(jù)權(quán)利要求1或2所述的同步電路，其特征在于電阻R2和電容C的最小值大于脈寬調(diào)制型集成電路ICl要求的最小RC值，電阻Rl加電阻R2和電容C的最大值小于脈寬調(diào)制型集成電路ICl要求的最大RC值，電阻Rl的值應(yīng)為電阻R2值的10倍或10倍以上。
專利摘要一種脈寬調(diào)制電路的同步電路，其主要電路包括脈寬調(diào)制電路IC1，與其相接的運放電路IC2，RS觸發(fā)器型集成電路IC3，運放電路IC4，電容C以及與以上器件相匹配工作的電阻。這一同步脈寬調(diào)制電路能在同步觸發(fā)脈沖的需要驅(qū)動下，在同步觸發(fā)脈沖的頻率下工作，實現(xiàn)晶體振蕩器穩(wěn)頻、多臺逆變器并機、三相逆變器的同步要求。在使用脈寬調(diào)制電路作為儀器、設(shè)備的電路中，如因差頻干擾等原因需要調(diào)制脈寬電路固定在一個頻率上或與某一相關(guān)頻率聯(lián)動變化以降低或消除干擾時，也可使用這一同步電路。這種類型的電路如儀器設(shè)備中常用的電源變換電路。
文檔編號H03K7/08GK202210785SQ20112028175
公開日2012年5月2日 申請日期2011年8月4日 優(yōu)先權(quán)日2011年8月4日
發(fā)明者王惠, 翟翔, 胡棟良, 趙隆, 鄭曙明 申請人:內(nèi)蒙古自治區(qū)電子研究所, 鄭曙明