D類放大器和抑制d類放大器噪聲的方法
【專利摘要】公開了一種D類放大器和抑制D類放大器噪聲的方法。本發(fā)明通過分析發(fā)現(xiàn)D類放大器的“POP”噪聲主要由D類放大器的差分網(wǎng)絡中的電容器件不平衡導致的容性失配和電阻器件不平衡導致的阻性失配引起，通過延遲差分網(wǎng)絡中的電容的啟動時間，使得電容在其它部件啟動后，電流相對穩(wěn)定較小時再開始工作，可以有效減小由于電容不平衡導致的差分信號失配，抑制由于容性失配導致的“POP”噪聲。同時，通過在積分電路中使用帶有電壓修整電路的運算放大器，并根據(jù)預先測量的差分信號失配幅度控制電壓修整電路產(chǎn)生修整電壓，以補償差分信號阻性失配，由此可以抑制由于阻性失配導致的“POP”噪聲。
【專利說明】
D類放大器和抑制D類放大器噪聲的方法
技術領域
[0001]本發(fā)明涉及電子電路技術，具體涉及一種D類放大器和抑制D類放大器噪聲的方法。
【背景技術】
[0002]D類放大器電路是一種開關型的功放電路，其與線性功放電路相比，具有效率高、發(fā)熱少的特點，因此被廣泛應用于智能電視、手機等消費電子產(chǎn)品領域。
[0003]圖1是現(xiàn)有的D類放大器的電路示意圖。如圖1所示，現(xiàn)有技術中的D類放大器通常包括積分電路1、脈寬調(diào)制電路2、驅(qū)動功率級電路3和反饋電路(圖1中的反饋電阻R3和R4)。通過向積分電路I輸入差分音頻信號，積分電路將差分音頻信號和反饋電路的反饋信號疊加并通過積分操作進行濾波，濾除D類放大器工作頻段(例如音頻)以外的噪聲信號。脈寬調(diào)制電路2用于將積分電路I輸出的差分信號調(diào)制為脈寬調(diào)制(Pulse Width Modulat1n,PWM)信號。脈寬調(diào)制電路2通常通過將一對差分信號分別與一個三角波信號比較，通過比較器輸出對應的PWM信號。驅(qū)動功率級電路3采用如圖2所示的兩路放大電路構(gòu)成的全橋電路，通過晶體管半橋的交替工作將PWM信號的功率放大。反饋電路用于將輸出信號反饋到輸入端。在應用為音頻功率放大器時，由驅(qū)動功率級電路3輸出的放大信號可以直接傳輸至揚聲器還原為音頻信號(揚聲器本身具有一定的低通濾波能力)或經(jīng)由低通濾波電路還原為音頻信號傳輸至揚聲器播放。通常，D類放大器還會在積分電路I的輸入端連接濾波電容以進行第一級的濾波。
[0004]現(xiàn)有的D類放大器在上電或關斷瞬間，會在輸出端產(chǎn)生“POP”噪聲。在應用于音頻系統(tǒng)時，“POP”噪聲會使得揚聲器在功率放大器上電或關斷時產(chǎn)生爆破音。小的“POP”噪聲可能讓用戶有不悅耳的感覺，而大的“POP”噪聲更可能損壞揚聲器。因此，抑制D類放大器的“POP”噪聲非常重要。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供一種D類放大器和抑制D類放大器噪聲的方法，以抑制D類放大器的“POP”噪聲。
[0006]第一方面，提供一種D類放大器，包括:
[0007]積分電路，包括運算放大器和積分電容，所述積分電路輸入差分信號輸出經(jīng)修正后的差分信號；
[0008]脈寬調(diào)制電路，用于輸入修正后的差分信號生成第一脈寬調(diào)制信號和第二脈寬調(diào)制信號；
[0009]驅(qū)動功率級電路，用于分別放大所述第一脈寬調(diào)制信號和第二脈寬調(diào)制信號；
[0010]其中，在所述D類放大器上電后，所述積分電路的運算放大器和脈寬調(diào)制電路啟動，在經(jīng)過第一時延后所述驅(qū)動功率級電路啟動，再經(jīng)過第二時延后所述積分電容上電。
[0011]優(yōu)選地，所述控制電路還用于在所述D類放大器關閉時先控制所述積分電容與積分回路解耦合，在經(jīng)過第三時延后關閉所述驅(qū)動功率級電路，再經(jīng)過第四時延后關閉所述積分電路的運算放大器和所述脈寬調(diào)制電路。
[0012]優(yōu)選地，所述積分電路包括:
[0013]運算放大器；
[0014]第一積分電容，連接在所述運算放大器的第一輸入端和第一輸出端之間；
[0015]第二積分電容，連接在所述運算放大器的第二輸入端和第二輸出端之間；
[0016]狀態(tài)切換電路，在第一狀態(tài)下使得所述第一積分電容和第二積分電容接入到積分環(huán)路中，在第二狀態(tài)下使得所述第一積分電容和第二積分電容與積分環(huán)路解耦合。
[0017]優(yōu)選地，所述狀態(tài)切換電路包括:
[0018]第一控制開關，與所述第一積分電容并聯(lián)；以及
[0019]第二控制開關，與所述第二積分電容并聯(lián)；
[0020]其中，所述第一控制開關和第二控制開關在第一狀態(tài)下均受控關斷，在第二狀態(tài)下均受控導通。
[0021]優(yōu)選地，所述狀態(tài)切換電路包括:
[0022]第一控制開關和第三電阻，串聯(lián)連接在所述運算放大器的第一輸入端和第一輸出端之間；以及
[0023]第二控制開關和第四電阻，串聯(lián)連接在所述運算放大器的第二輸入端和第二輸出端之間；
[0024]其中，所述第一控制開關和第二控制開關在第一狀態(tài)下均受控關斷，在第二狀態(tài)下均受控導通。
[0025]優(yōu)選地，所述第一控制開關和所述第二控制開關受控于上升沿和/或下降沿為斜坡的控制信號導通或關斷。
[0026]優(yōu)選地，所述運算放大器包括電壓修整電路，所述電壓修整電路用于生成修整電壓以補償所述的D類放大器的阻性失配，所述修整電壓根據(jù)預先測量的D類放大器的輸出差分信號的幅度失配值設定。
[0027]第二方面，提供一種D類放大器，包括:
[0028]積分電路，輸入差分信號輸出經(jīng)修正后的差分信號；
[0029]脈寬調(diào)制電路，用于輸入修正后的差分信號和三角波生成第一脈寬調(diào)制信號和第二脈寬調(diào)制信號；以及，
[0030]驅(qū)動功率級電路，用于分別放大所述第一脈寬調(diào)制信號和第二脈寬調(diào)制信號；其中，所述積分電路包括運算放大器，所述運算放大器包括電壓修整電路，所述電壓修整電路用于生成修整電壓以補償所述的D類放大器的阻性失配，所述修整電壓根據(jù)預先測量的D類放大器的輸出差分信號的幅度失配值設定。
[0031]第三方面，一種抑制D類放大器噪聲的方法，所述D類放大器包括積分電路、脈寬調(diào)制電路和驅(qū)動功率級電路，所述積分電路包括運算放大器和積分電容，所述方法包括:
[0032]在所述D類放大器上電后控制所述積分電路的運算放大器和脈寬調(diào)制電路啟動；
[0033]在經(jīng)過第一時延后控制所述驅(qū)動功率級電路啟動；
[0034]再經(jīng)過第二時延后控制所述積分電路的積分電容上電。
[0035]優(yōu)選地，所述方法還包括:
[0036]在所述D類放大器關閉時先控制所述積分電路的積分電容與積分環(huán)路解耦合；
[0037]在經(jīng)過第三時延后關閉所述驅(qū)動功率級電路；
[0038]再經(jīng)過第四時延后關閉所述積分電路的運算放大器和所述脈寬調(diào)制電路。
[0039]優(yōu)選地，通過控制所述積分電容的并聯(lián)支路上的控制開關控制積分電路上電或與積分環(huán)路解耦合。
[0040]優(yōu)選地，所述運算放大器包括用于輸出修整電壓的電壓修整電路，將所述修整電壓設置為預先測量的D類放大器的輸出差分信號的幅度失配值。
[0041]本發(fā)明實施例通過分析發(fā)現(xiàn)D類放大器的“POP”噪聲主要由D類放大器的差分網(wǎng)絡中的電容器件不平衡導致的容性失配和電阻器件不平衡導致的阻性失配引起，通過延遲差分網(wǎng)絡中的電容的啟動時間，使得電容在其它部件啟動后，電流相對穩(wěn)定較小時再開始工作，可以有效減小由于電容不平衡導致的差分信號失配，抑制由于容性失配導致的“pop”噪聲。同時，通過在積分電路中使用帶有電壓修整電路的運算放大器，并根據(jù)預先測量的差分信號失配幅度控制電壓修整電路產(chǎn)生修整電壓，以補償差分信號失配，由此可以抑制由于阻性失配導致的“POP”噪聲。
【附圖說明】
[0042]通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其它目的、特征和優(yōu)點將更為清楚，在附圖中:
[0043]圖1是現(xiàn)有的D類放大器的電路示意圖；
[0044]圖2是半橋式驅(qū)動功率級電路其中一路的電路示意圖；
[0045]圖3A是阻性失配的PffM信號的示意圖；
[0046]圖3B是容性失配的PffM信號的示意圖；
[0047]圖4A是本發(fā)明實施例的D類放大器的電路示意圖；
[0048]圖4B是本發(fā)明實施例的D類放大器的另一個實施方式的電路示意圖；
[0049]圖5是本發(fā)明實施例的D類放大器的控制時序圖；
[0050]圖6是本發(fā)明實施例的D類放大器采用的運算放大器的電路示意圖；
[0051 ]圖7是本發(fā)明實施例的抑制D類放大器噪聲的方法的流程圖。
【具體實施方式】
[0052]以下基于實施例對本發(fā)明進行描述，但是本發(fā)明并不僅僅限于這些實施例。在下文對本發(fā)明的細節(jié)描述中，詳盡描述了一些特定的細節(jié)部分。對本領域技術人員來說沒有這些細節(jié)部分的描述也可以完全理解本發(fā)明。為了避免混淆本發(fā)明的實質(zhì)，公知的方法、過程、流程、元件和電路并沒有詳細敘述。
[0053]此外，本領域普通技術人員應當理解，在此提供的附圖都是為了說明的目的，并且附圖不一定是按比例繪制的。
[0054]同時，應當理解，在以下的描述中，“電路”是指由至少一個元件或子電路通過電氣連接或電磁連接構(gòu)成的導電回路。當稱元件或電路“連接到”另一元件或稱元件/電路“連接在”兩個節(jié)點之間時，它可以是直接耦接或連接到另一元件或者可以存在中間元件，元件之間的連接可以是物理上的、邏輯上的、或者其結(jié)合。相反，當稱元件“直接耦接到”或“直接連接到”另一元件時，意味著兩者不存在中間元件。
[0055]除非上下文明確要求，否則整個說明書和權(quán)利要求書中的“包括”、“包含”等類似詞語應當解釋為包含的含義而不是排他或窮舉的含義;也就是說，是“包括但不限于”的含義。
[0056]在本發(fā)明的描述中，需要理解的是，術語“第一”、“第二”等僅用于描述目的，而不能理解為指示或暗示相對重要性。此外，在本發(fā)明的描述中，除非另有說明，“多個”的含義是兩個或兩個以上。
[0057]現(xiàn)有的抑制“POP”噪聲的研究通常集中在增加噪聲抑制電路。而通過研究發(fā)現(xiàn)，D類放大器產(chǎn)生“POP”噪聲的原因?qū)嶋H上主要有兩個:容性失配和阻性失配。
[0058]對于容性失配，其主要原因是電路中不同通路的容性部件不平衡。
[0059]如圖1所示，D類放大器對于兩路差分信號分別對稱設置有濾波電容和積分電容。同時，電路環(huán)路中還存在寄生電容。
[0060]輸入濾波電容以及寄生電容以及反饋電路的寄生電容的不對稱會使得兩路差分信號的電路參數(shù)不對稱，從而產(chǎn)生容性失配。
[0061]同時，由于工藝偏差，積分電容Cl和C2可能存在一定的差值，這也會導致容性失配。
[0062]在僅存在容性失配的情況下，如果沒有信號輸入，D類放大器輸出的放大的PWM信號如圖3A所示，由于電容不平衡使得兩路信號之間存在延時，該延時會造成“POP”噪聲的產(chǎn)生。通過在無輸入信號的情況下測試輸出波形可以獲得容性失配的參數(shù)(時延時間)。同時，容性失配通常只會在電路啟動瞬間出現(xiàn)。
[0063]對于阻性失配，其主要原因是電路中不同通路的阻性部件不平衡。
[0064]如圖1所示，在理想情況下，積分電路輸入端的電阻Rl與電阻R2應當完全相等，反饋電路中的電阻R3與R4也要完全相等，然而，實際情況中，在工藝上幾乎不可能做到使兩個電阻完全相等，因此，會出現(xiàn)電阻Rl與R2的失配以及電阻R3與R4的失配。若D類放大器的輸入端沒有輸入信號時，理想狀態(tài)下，輸出應該也為零，然而由于這些阻性失配的存在，使得即使沒有信號輸入的情況，由于阻性失配的存在，使得積分放大電路的差分輸入端存在差分輸入，該差分輸入經(jīng)過積分放大電路及后級的電路放大后輸出，從而造成“POP”噪聲。
[0065]此外，除了阻性失配會在積分放大電路的輸入端形成差分輸入，使得積分放大器電路偏離偏置點外，積分電路中的運算放大器OPA自身固有的輸入失調(diào)(失配)也會引起“POP”噪聲，甚至會加重阻性失配引起的“POP”噪聲。
[0066]阻性失配以及運算放大器的輸入失調(diào)(offset)不隨D類放大器的頻率變化，是一個固有的失配，其在D類放大器工作的過程中一直存在。
[0067]若僅存在阻性失配且無輸入信號的情況下，阻性失配會引起D類放大器的輸出波形如圖3B所示，理想狀態(tài)下，輸出信號Vouta與Voutb應該完全相同，S卩Vouta-Voutb應該為零，然而，由于阻性失配，使得Voutb〈Vouta，則Vouta-Voutb大于零，從而導致了 “POP”噪聲。通過在無輸入信號情況下測試D類放大器的輸出波形，可以計算得到阻性失配的參數(shù)(輸出電壓差值)。
[0068]基于以上分析，本發(fā)明實施例的具有抑制“POP”噪聲能力的D類放大器的電路示意圖如圖4A所示。所述D類放大器包括積分電路I’、脈寬調(diào)制電路2、驅(qū)動功率級電路3、反饋電路R3和R4以及控制電路4。
[0069]其中，積分電路I ’包括運算放大器OPA，所述積分電路I ’輸入一對差分信號Vina和Vinb輸出一對經(jīng)修正后的差分信號Vopa和Vopb。積分電路I，的輸入端和差分信號輸入端之間還可以設置濾波電容對差分信號進行濾波。
[0070]脈寬調(diào)制電路2用于分別輸入修正后的差分信號Vopa和Vopb生成第一脈寬調(diào)制信號Vpwma和第二脈寬調(diào)制信號Vpwmb。其中，第一脈寬調(diào)制信號Vpwma由差分信號Vopa調(diào)制獲得，第二脈寬調(diào)制信號有差分信號Vopb調(diào)制獲得。具體地，脈寬調(diào)制電路2可以包括兩個并列的比較器，一個比較器用于比較差分信號Vopa和三角波Vtri，輸出第一脈寬調(diào)制信號Vpwma。另一個比較器用于比較差分信號Vopb和三角波Vtri，輸出第二脈寬調(diào)制信號Vpwmb，由此，可以方便地將兩路差分信號調(diào)制為PWM信號。當然，脈寬調(diào)制電路2也可以采用其它電路結(jié)構(gòu)來實現(xiàn)PWM調(diào)制。
[0071]驅(qū)動功率級電路3于分別放大第一脈寬調(diào)制信號Vpwma和第二脈寬調(diào)制信號Vpwmb，輸出輸出信號Vouta和Voutb。驅(qū)動功率級電路3可以采用兩路如圖2所示的半橋電路。如圖2所示，半橋電路包括串聯(lián)在電源與地之間的兩個晶體管。在輸入的脈寬調(diào)制信號為高電平時，與電源連接的晶體管導通，與地連接的晶體管關斷，從而輸出電源限定的電壓和電流。在輸入的脈寬調(diào)制信號為低電平時，與地連接的晶體管導通，與電源連接的晶體管關斷。由此，可以將PWM信號放大。
[0072]反饋電路連接在驅(qū)動功率級電路3的差分輸出端和積分電路I之間。具體地，反饋電路由兩路反饋電阻R3和R4組成，其中，反饋電阻R3連接在驅(qū)動功率級電路3的第一輸出端和積分電路I的運算放大器OPA的第一輸入端之間，反饋電阻R4連接在驅(qū)動功率級電路3的第二輸出端和積分電路I的運算放大器OPA的第二輸入端之間。
[0073]控制電路4用于控制積分電路I，、脈寬調(diào)制電路2和驅(qū)動功率級電路3。具體地，控制電路4用于在所述D類放大器上電后控制所述積分電路的運算放大器和脈寬調(diào)制電路啟動，在經(jīng)過第一時延后控制所述驅(qū)動功率級電路啟動，再經(jīng)過第二時延后控制所述積分電路I，的積分電容Cl和C2上電。
[0074]這種分段時序控制方式使得D類放大器電路的前后級電路依次分時啟動，有利于保障電路的穩(wěn)定性，且讓處于前級的積分放大電路的積分電容在電路穩(wěn)定后最后才接入環(huán)路，從而避免的容性失配通過積分電容積分后被運算放大器OPA放大輸出而造成的“POP”噪聲。
[0075]由于在D類放大器關閉時也會出現(xiàn)容性失配導致的“POP”噪聲，因此，控制電路4還可以在D類放大器關閉時同樣進行時序控制以抑制容性失配導致的“POP”噪聲。具體地，控制電路4在所述D類放大器關閉時先重置積分電路I’的積分電容Cl和C2，在經(jīng)過第二時延后關閉驅(qū)動功率級電路，再經(jīng)過第一時延后關閉積分電路I’的運算放大器OPA和脈寬調(diào)制電路2。
[0076]具體地，在本實施例中，積分電路I’的積分電容的上電和重置通過設置與積分電容Cl和C2并聯(lián)的控制開關實現(xiàn)。如圖4A所示，積分電路I’包括運算放大器0ΡΑ、第一電阻R1、第二電阻R2、第一積分電容Cl和第二積分電容C2和狀態(tài)切換電路。運算放大器OPA為兩輸入兩輸出的運算放大器。第一電阻Rl連接在積分電路I ’的第一輸入端和運算放大器的第一輸入端之間。第二電阻R2連接在積分電路I’的第二輸入端和運算放大器的第二輸入端之間。第一積分電容Cl連接在運算放大器I ’的第一輸入端和第一輸出端之間。第二積分電容C2連接在運算放大器I ’的第二輸入端和第二輸出端之間。狀態(tài)切換電路用于在第一狀態(tài)下使得第一積分電容Cl和第二積分電容C2接入到積分環(huán)路中(也即，上電)，在第二狀態(tài)下使得所述第一積分電容Cl和第二積分電容C2與積分環(huán)路解耦合(也即，重置)。在圖4A中，狀態(tài)切換電路包括第一控制開關SI和第二控制開關S2。第一控制開關SI與第一積分電容Cl并聯(lián)。第二控制開關S2與第二積分電容C2并聯(lián)。
[0077]在第一控制開關SI和第二控制開關S2導通時，第一積分電容Cl和第二積分電容C2被短路，從而電流不從積分電容處流過，兩個積分電容被重置，積分電路不能進行積分操作。在第一控制開關SI和第二控制開關S2關斷時，第一積分電容Cl和第二積分電容C2被接入到環(huán)路中，電流可以從積分電容流過，積分電路可以開始工作。由此，控制電路4控制第一控制開關SI和所述第二控制開關S2均關斷以對第一積分電容Cl和第二積分電容C2上電，控制第一控制開關SI和第二控制開關S2均導通以重置第一積分電容Cl和第二積分電容C2，也即，將第一積分電容Cl和第二積分電容從積分環(huán)路中解耦合。
[0078]圖4B是本發(fā)明實施例的D類放大器的另一個實施方式的電路示意圖。在圖4B中，積分電路I ’包括運算放大器0ΡΑ、第一電阻Rl、第二電阻R2、第一積分電容Cl和第二積分電容C2和狀態(tài)切換電路。運算放大器0ΡΑ、第一電阻R1、第二電阻R2、第一積分電容Cl和第二積分電容C2連接關系與圖4A相同，在此不再贅述。狀態(tài)切換電路在第一狀態(tài)下使得第一積分電容Cl和第二積分電容C2接入到積分環(huán)路中，在第二狀態(tài)下使得第一積分電容Cl和第二積分電容C2與積分環(huán)路解耦合。在圖4B中，狀態(tài)切換電路包括第一控制開關SI和第二控制開關S2以及第三電阻R3’和第四電阻R4’。在圖4B中，第一控制開關SI和第三電阻R3’串聯(lián)連接在運算放大器OPA的第一輸入端和第一輸出端之間；同時，第二控制開關S2和第四電阻R4’串聯(lián)連接在運算放大器OPA的第二輸入端和第二輸出端之間。也就是說，第一控制開關SI和第三電阻R3’的串聯(lián)電路與第一積分電容Cl并聯(lián)，第二控制開關S2和第四電阻R4’的串聯(lián)電路與第二積分電容C2并聯(lián)。類似地，在第一控制開關SI和第二控制開關S2導通時，第一積分電容Cl和第二積分電容C2被短路，從而電流不從積分電容處流過，其被重置。在第一控制開關SI和第二控制開關S2關斷時，第一積分電容Cl和第二積分電容C2被短路被接入到環(huán)路中，電流可以從積分電容流過，積分電路可以開始工作。第三電阻R3’和第四電阻R4’的引入由減小由于第一控制開關SI和第二控制開關S2切換所導致的電流突變，抑制由此新引入的“POP”噪聲。
[0079]同時，可以通過減小第一控制開關SI和第二控制開關S2的開關速率來進一步抑制由于控制開關引起的“POP”噪聲。控制電路4的控制信號時序圖如圖5所示。在圖5中，在tl時刻，D類放大器上電，此時，控制電路4通過控制信號PWDl(低電平有效)控制運算放大器OPA和脈寬調(diào)制電路2上電。在經(jīng)過預定的第一時延后，在t2時刻運算放大器OPA和脈寬調(diào)制電路2穩(wěn)定，此時，控制電路4通過控制信號PWD2 (低電平有效)控制驅(qū)動功率級電路3上電。在經(jīng)過預定的二時延后，在t3時刻驅(qū)動功率級電路3也穩(wěn)定，此時，控制電路4通過控制信號RST控制第一控制開關SI和第二控制開關S2關斷，從而使得第一積分電容Cl和第二積分電容C2上電。其中，控制信號RST的下降沿為斜坡信號，從而減緩第一控制開關SI和第二控制開關S2的切換速度，抑制由此帶來的噪聲。
[0080]類似地，在t4時刻，D類放大器關閉，此時，接收到關閉信號的控制電路4通過控制信號RST首先將第一積分電容Cl和第二積分電容C2重置，由此剔除了積分電容不平衡對于電路的影響。其中，控制信號RST的上升沿為斜坡信號，從而減緩第一控制開關SI和第二控制開關S2的切換速度，抑制由此帶來的噪聲。經(jīng)過預定的第三時延，第一積分電容Cl和第二積分電容C2存儲的電荷通過控制開關所在通路流走，電路穩(wěn)定。此時，在t5時刻，控制電路4通過控制信號PWD2 (低電平有效)控制驅(qū)動功率級電路3關閉。經(jīng)過預定的第四時延，在t6時亥IJ，控制電路4通過控制信號PWDl(低電平有效)控制運算放大器OPA和脈寬調(diào)制電路2關閉，從而完成整個D類放大器電路的關閉。
[0081 ] 對于阻性失配導致的“POP”噪聲，由上述分析可知，阻性失配會導致D類放大器中的兩路差分信號幅度上不平衡。而且，阻性失配導致的信號幅度不平衡會一直存在。因此，需要對此進行補償。由于積分電路通常需要使用運算放大器，而所有阻性失配的元件均與運算放大器連接，因此，在運算放大器處對阻性失配造成的差分信號幅度差異進行補償是較為合適的。同時，現(xiàn)有的部分運算放大器具有電壓修整功能(Offset Trim)，該功能通常用來對運算放大器自身的電壓偏移進行補償。圖6本發(fā)明實施例的D類放大器采用的運算放大器的電路示意圖。如圖6所示，運算放大器OPA可以包括晶體管M1-M4、電流源A1-A3以及電壓修整電路TRIM。其中，晶體管Ml和M2的柵極相互連接，源極分別與電流源Al和A2連接，漏極分別連接到運算放大器的第一輸出端outl和第二輸出端out2。晶體管M3和M4的柵極分別與第一輸入端ini和第二輸入端in2連接，源極與電流源A3連接。電壓修整電路TRIM與晶體管Ml和M2的漏極連接，其根據(jù)控制信號產(chǎn)生一個修整電壓，以該修整電壓補償運算放大器兩個輸出端電壓幅度的不平衡。如上所述，通過在無輸入信號情況下測試D類放大器的輸出波形，可以計算得到阻性失配的參數(shù)(輸出電壓差值)。由此，可以通過預先在零輸入的情況下，測量D類放大器的輸出差分信號的幅度失配值，并根據(jù)該幅度失配值設定所述修整電壓，從而對于電路的阻性失配進行補償，進而抑制由于阻性失配引起的“POP”噪聲。
[0082]以上對于阻性失配的補償方式既可以與容性失配抑制方案共同使用，也可以單獨使用在D類放大器中。
[0083]本發(fā)明實施例通過分析發(fā)現(xiàn)D類放大器的“POP”噪聲主要由D類放大器的差分網(wǎng)絡中的電容器件不平衡導致的容性失配和電阻器件不平衡導致的阻性失配引起，通過延遲差分網(wǎng)絡中的電容的啟動時間，使得電容在其它部件啟動后，電流相對穩(wěn)定較小時再開始工作，可以有效減小由于電容不平衡導致的差分信號失配，抑制由于容性失配導致的“pop”噪聲。同時，通過在積分電路中使用帶有電壓修整電路的運算放大器，并根據(jù)預先測量的差分信號失配幅度控制電壓修整電路產(chǎn)生修整電壓，以補償差分信號失配，由此可以抑制由于阻性失配導致的“POP”噪聲。
[0084]圖7是本發(fā)明實施例的抑制D類放大器噪聲的方法的流程圖。如圖7所示，所述方法包括:
[0085]步驟100、在D類放大器上電后控制積分電路的運算放大器和脈寬調(diào)制電路啟動。
[0086]步驟200、經(jīng)過第一時延后控制所述驅(qū)動功率級電路啟動。
[0087]步驟300、再經(jīng)過第二時延后控制所述積分電路的積分電容上電。
[0088]由此，可以有效抑制容性失配導致的上電時的“POP”噪聲。
[0089]同時，所述方法還包括:
[0090]步驟400、在所述D類放大器關閉時先重置所述積分電路的積分電容。[0091 ] 步驟500、經(jīng)過第三時延后關閉所述驅(qū)動功率級電路。
[0092]步驟600、再經(jīng)過第四時延后關閉所述積分電路的運算放大器和所述脈寬調(diào)制電路。
[0093]由此，可以在D類放大器關閉時抑制“POP”噪聲。
[0094]優(yōu)選地，通過控制所述積分電容的并聯(lián)支路上的控制開關控制積分電路上電或重置。
[0095]同時，對于阻性失配，所述方法采用將所述修整電壓設置為預先測量的D類放大器的輸出差分信號的幅度失配值可以抑制由于阻性失配導致的“POP”噪聲。
[0096]以上所述僅為本發(fā)明的優(yōu)選實施例，并不用于限制本發(fā)明，對于本領域技術人員而言，本發(fā)明可以有各種改動和變化。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種D類放大器，包括: 積分電路，包括運算放大器和積分電容，所述積分電路輸入差分信號輸出經(jīng)修正后的差分信號； 脈寬調(diào)制電路，用于輸入修正后的差分信號生成第一脈寬調(diào)制信號和第二脈寬調(diào)制信號； 驅(qū)動功率級電路，用于分別放大所述第一脈寬調(diào)制信號和第二脈寬調(diào)制信號； 其中，在所述D類放大器上電后，所述積分電路的運算放大器和脈寬調(diào)制電路啟動，在經(jīng)過第一時延后所述驅(qū)動功率級電路啟動，再經(jīng)過第二時延后所述積分電容上電。2.根據(jù)權(quán)利要求1所述的D類放大器，其特征在于，所述控制電路還用于在所述D類放大器關閉時先控制所述積分電容與積分回路解耦合，在經(jīng)過第三時延后關閉所述驅(qū)動功率級電路，再經(jīng)過第四時延后關閉所述積分電路的運算放大器和所述脈寬調(diào)制電路。3.根據(jù)權(quán)利要求1或2所述的D類放大器，其特征在于，所述積分電路包括: 運算放大器； 第一積分電容，連接在所述運算放大器的第一輸入端和第一輸出端之間； 第二積分電容，連接在所述運算放大器的第二輸入端和第二輸出端之間； 狀態(tài)切換電路，在第一狀態(tài)下使得所述第一積分電容和第二積分電容接入到積分環(huán)路中，在第二狀態(tài)下使得所述第一積分電容和第二積分電容與積分環(huán)路解耦合。4.根據(jù)權(quán)利要求3所述的D類放大器，其特征在于，所述狀態(tài)切換電路包括: 第一控制開關，與所述第一積分電容并聯(lián)；以及 第二控制開關，與所述第二積分電容并聯(lián)； 其中，所述第一控制開關和第二控制開關在第一狀態(tài)下均受控關斷，在第二狀態(tài)下均受控導通。5.根據(jù)權(quán)利要求3所述的D類放大器，其特征在于，所述狀態(tài)切換電路包括: 第一控制開關和第三電阻，串聯(lián)連接在所述運算放大器的第一輸入端和第一輸出端之間；以及 第二控制開關和第四電阻，串聯(lián)連接在所述運算放大器的第二輸入端和第二輸出端之間； 其中，所述第一控制開關和第二控制開關在第一狀態(tài)下均受控關斷，在第二狀態(tài)下均受控導通。6.根據(jù)權(quán)利要求4或5所述的D類放大器，其特征在于，所述第一控制開關和所述第二控制開關受控于上升沿和/或下降沿為斜坡的控制信號導通或關斷。7.根據(jù)權(quán)利要求1所述的D類放大器，其特征在于，所述運算放大器包括電壓修整電路，所述電壓修整電路用于生成修整電壓以補償所述的D類放大器的阻性失配，所述修整電壓根據(jù)預先測量的D類放大器的輸出差分信號的幅度失配值設定。8.—種D類放大器，包括: 積分電路，輸入差分信號輸出經(jīng)修正后的差分信號； 脈寬調(diào)制電路，用于輸入修正后的差分信號和三角波生成第一脈寬調(diào)制信號和第二脈寬調(diào)制信號；以及， 驅(qū)動功率級電路，用于分別放大所述第一脈寬調(diào)制信號和第二脈寬調(diào)制信號；其中，所述積分電路包括運算放大器，所述運算放大器包括電壓修整電路，所述電壓修整電路用于生成修整電壓以補償所述的D類放大器的阻性失配，所述修整電壓根據(jù)預先測量的D類放大器的輸出差分信號的幅度失配值設定。9.一種抑制D類放大器噪聲的方法，所述D類放大器包括積分電路、脈寬調(diào)制電路和驅(qū)動功率級電路，所述積分電路包括運算放大器和積分電容，所述方法包括: 在所述D類放大器上電后控制所述積分電路的運算放大器和脈寬調(diào)制電路啟動； 在經(jīng)過第一時延后控制所述驅(qū)動功率級電路啟動； 再經(jīng)過第二時延后控制所述積分電路的積分電容上電。10.根據(jù)權(quán)利要求9所述的抑制D類放大器噪聲的方法，其特征在于，所述方法還包括: 在所述D類放大器關閉時先控制所述積分電路的積分電容與積分環(huán)路解耦合； 在經(jīng)過第三時延后關閉所述驅(qū)動功率級電路； 再經(jīng)過第四時延后關閉所述積分電路的運算放大器和所述脈寬調(diào)制電路。11.根據(jù)權(quán)利要求9或10所述的抑制D類放大器噪聲的方法，其特征在于，通過控制所述積分電容的并聯(lián)支路上的控制開關控制積分電路上電或與積分環(huán)路解耦合。12.根據(jù)權(quán)利要求9或10所述的抑制D類放大器噪聲的方法，其特征在于，所述運算放大器包括用于輸出修整電壓的電壓修整電路，將所述修整電壓設置為預先測量的D類放大器的輸出差分信號的幅度失配值。
【文檔編號】H03F3/217GK106059507SQ201610371115
【公開日】2016年10月26日
【申請日】2016年5月30日
【發(fā)明人】朱華平, 嚴宇, 嚴一宇, 吳其昌
【申請人】矽力杰半導體技術(杭州)有限公司