專利名稱：反饋隨機(jī)數(shù)生成方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及物理隨機(jī)數(shù)發(fā)生器(即通過(guò)依照不可測(cè)定的方式操作裝置的一個(gè)或多個(gè)組件來(lái)產(chǎn)生數(shù)的一比特或多比特表示裝置)。本發(fā)明尤其涉及一種物理隨機(jī)數(shù)發(fā)生器的隨機(jī)性的改進(jìn)。
背景技術(shù)：
現(xiàn)有技術(shù)中已知的物理隨機(jī)數(shù)發(fā)生器通過(guò)依照不可測(cè)定的方式操作所述裝置的一個(gè)或多個(gè)組件來(lái)產(chǎn)生一隨機(jī)數(shù)比特或多比特。概念上，所述組件的不可測(cè)定的操作產(chǎn)生隨機(jī)數(shù)比特的無(wú)偏的隨機(jī)生成。實(shí)際上，所述組件的不可測(cè)定的操作一般因與組件操作相關(guān)的各種公差而導(dǎo)致有偏的隨機(jī)數(shù)比特的產(chǎn)生。

發(fā)明內(nèi)容
本發(fā)明使用線性反饋移位寄存器和抽取器(decimator)來(lái)由物理隨機(jī)數(shù)發(fā)生器對(duì)真實(shí)的隨機(jī)比特序列的有偏產(chǎn)生加以改進(jìn)。本發(fā)明的各個(gè)方面是新穎的、非顯而易見的，并且提供了各種優(yōu)點(diǎn)。雖然這里涵蓋的本發(fā)明的實(shí)際特性只能參考附加于此的權(quán)利要求書來(lái)確定，但是如下簡(jiǎn)要地描述了這里所公開的實(shí)施例的特點(diǎn)的確定特征。
本發(fā)明的一個(gè)方式是隨機(jī)數(shù)發(fā)生系統(tǒng)，包括物理隨機(jī)數(shù)發(fā)生器、線性反饋移位寄存器、時(shí)鐘和抽取器。所述物理隨機(jī)數(shù)發(fā)生器用于產(chǎn)生向所述線性反饋移位寄存器傳遞的一個(gè)或多個(gè)真實(shí)的隨機(jī)比特序列，所述線性反饋移位寄存器用于周期地鎖存一個(gè)或多個(gè)反饋隨機(jī)比特序列作為所述真實(shí)隨機(jī)比特序列的函數(shù)。來(lái)自所述時(shí)鐘的時(shí)鐘信號(hào)通過(guò)線性反饋移位寄存器來(lái)觸發(fā)對(duì)反饋隨機(jī)比特序列的周期鎖存。向所述抽取器傳遞反饋隨機(jī)比特序列之一的周期鎖存，所述抽取器用于提供一個(gè)或多個(gè)輸出隨機(jī)比特序列，所述輸出隨機(jī)比特序列表示所述反饋隨機(jī)比特序列的選擇輸出。
結(jié)合附圖，根據(jù)本優(yōu)選實(shí)施例的下列詳細(xì)說(shuō)明，本發(fā)明的上述方式以及其它方式、特征和優(yōu)點(diǎn)將變得顯而易見。詳細(xì)說(shuō)明和附圖僅僅是本發(fā)明的舉例說(shuō)明而不是限制，本發(fā)明的范圍由所附的權(quán)利要求書和其等價(jià)物來(lái)定義。


圖1舉例說(shuō)明了根據(jù)本發(fā)明的隨機(jī)數(shù)發(fā)生系統(tǒng)的第一實(shí)施例的框圖；圖2舉例說(shuō)明了圖1的根據(jù)本發(fā)明的隨機(jī)數(shù)發(fā)生系統(tǒng)的第一實(shí)施例的示意圖；和。
圖3舉例說(shuō)明了圖1的根據(jù)本發(fā)明的隨機(jī)數(shù)發(fā)生系統(tǒng)的第二實(shí)施例的框圖。
具體實(shí)施例方式
圖1舉例說(shuō)明了隨機(jī)數(shù)發(fā)生系統(tǒng)10(以下稱為“系統(tǒng)10”)，其包括物理隨機(jī)數(shù)發(fā)生器20(以下稱為“PRNG 20”)，線性反饋移位寄存器30(以下稱為“LFSR 30”)，常規(guī)的時(shí)鐘40和常規(guī)的抽取器50。所述PRNG 20與LFSR 30通信，從而向所述邏輯LFSR 30提供一個(gè)或多個(gè)真實(shí)的隨機(jī)比特序列TRB1-TRBX。所述LFSR 30用于周期地鎖存一個(gè)或多個(gè)反饋隨機(jī)比特序列FRB1-FRBY作為真實(shí)隨機(jī)比特序列TRB1-TRBX的函數(shù)。時(shí)鐘40與LFSR 30通信，從而向所述LFSR 30提供時(shí)鐘信號(hào)CS，所述時(shí)鐘信號(hào)CS具有用于通過(guò)所述LFSR 30觸發(fā)所述反饋隨機(jī)比特序列FRB1-FRBY的周期鎖存的預(yù)定操作頻率。所述LFSR30與抽取器50通信，從而向所述抽取器50提供所述反饋隨機(jī)比特序列FRB1-FRBY，借此所述抽取器50提供一個(gè)或多個(gè)輸出隨機(jī)比特序列ORB1-ORBZ，其表示所述反饋隨機(jī)比特序列FRB1-FRBY的選擇輸出。
所述PRNG 20、LFSR 30、時(shí)鐘40和抽取器50配置的數(shù)目沒有限制。另外，可以依照多種方式(例如電學(xué)上、光學(xué)上、聲學(xué)上和/或磁性地)來(lái)實(shí)現(xiàn)在所述PRNG 20、LFSR 30、時(shí)鐘40和抽取器50之間的上述通信。因此，所述系統(tǒng)10的實(shí)施例的數(shù)目實(shí)質(zhì)上是無(wú)限的。
圖2舉例說(shuō)明了作為系統(tǒng)10(圖1)的一個(gè)實(shí)施例的隨機(jī)數(shù)發(fā)生系統(tǒng)11(以下稱為“系統(tǒng)11”)。所述系統(tǒng)11包括物理隨機(jī)數(shù)發(fā)生器21(以下為“PRNG 21”)和線性反饋移位寄存器31(以下為“LFSR31”)。所述PRNG 21可操作于真實(shí)的隨機(jī)比特序列TRB1(X＝1)。在一個(gè)實(shí)施例中，依照序號(hào)為[暫缺]、題目為“Latching ElectronicCircuit For Random Number Generation”的美國(guó)專利申請(qǐng)來(lái)配置PRNG21，在此將該篇申請(qǐng)的內(nèi)容全部引用以供參考，并且為受讓人共同所有。在另一實(shí)施例中，依照序號(hào)為[暫缺]、題目為“SwitchingElectronic Circuit For Random Number Generation”的美國(guó)專利申請(qǐng)來(lái)配置PRNG 21，在此將該篇申請(qǐng)的內(nèi)容全部引用以供參考，并且為受讓人共同所有。
所述LFSR 31包括具有XOR門32形式的邏輯電路，其具有與PRNG21電耦合的第一輸入端，借此接收所述真實(shí)的隨機(jī)比特序列TRB1。所述LFSR 31還包括具有D-型觸發(fā)器331-33Y形式的雙穩(wěn)態(tài)鎖存器的常規(guī)結(jié)構(gòu)，其中數(shù)據(jù)輸出端Q與隨后的觸發(fā)器的數(shù)據(jù)輸入端D電耦合。每個(gè)觸發(fā)器331-33Y響應(yīng)于時(shí)鐘信號(hào)CS的接收來(lái)周期地鎖存相應(yīng)的反饋隨機(jī)比特序列FRB1-FRBY。時(shí)鐘40與所述觸發(fā)器331-33Y的每個(gè)鎖存輸入端L電耦合，借此向每個(gè)觸發(fā)器331-33Y提供所述時(shí)鐘信號(hào)CS。為了通過(guò)所述觸發(fā)器331-33Y來(lái)執(zhí)行周期鎖存所述反饋隨機(jī)比特序列FRB1-FRBY，時(shí)鐘信號(hào)CS的觸發(fā)轉(zhuǎn)換時(shí)間認(rèn)可所述觸發(fā)器331-33Y的數(shù)據(jù)設(shè)置和持續(xù)時(shí)間。
觸發(fā)器332的數(shù)據(jù)輸出端Q與XOR門32的第二輸入端電耦合，借此向XOR門32提供反饋隨機(jī)比特序列FRB2。觸發(fā)器33Z的數(shù)據(jù)輸出端Q與XOR門32的第二輸入端電耦合，借此向XOR門32提供反饋隨機(jī)比特序列FRBY。許多其它觸發(fā)器的數(shù)據(jù)輸出端Q可以共同地與其它示出的XOR門32輸入端電耦合，借此向所述XOR門32提供另外的反饋隨機(jī)比特序列。所述XOR門32的輸出端與第一觸發(fā)器331的數(shù)據(jù)輸入端D電耦合，借此向所述觸發(fā)器331提供混合的隨機(jī)比特序列MRB。觸發(fā)器32Y的Q輸出端還與抽取器51電耦合，借此向所述抽取器51提供反饋隨機(jī)比特序列FRBY，借此所述抽取器51提供輸出隨機(jī)比特序列ORB1(Z＝1)，其表示所述反饋隨機(jī)比特序列FRBY的選擇輸出。在一個(gè)實(shí)施例中，所述抽取器51是具有數(shù)據(jù)輸入端的計(jì)數(shù)器，所述數(shù)據(jù)輸入端與觸發(fā)器32Y的Q輸出端電耦合，借此控制所述計(jì)數(shù)器的選擇輸入端以便實(shí)現(xiàn)所述反饋隨機(jī)比特序列FRBY的選擇輸出。
本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)當(dāng)理解，可以依照多種方式改變系統(tǒng)11以便產(chǎn)生系統(tǒng)11的可選擇的實(shí)施例。例如，為了增強(qiáng)和/或改變所述位混合，可以向XOR門32傳遞在FRB1-FRBY之間的不同的反饋隨機(jī)比特序列。第二，對(duì)于具有兩個(gè)輸入端的邏輯電路的實(shí)施例只可以傳遞在反饋隨機(jī)比特序列FRB1-FRBY之間的一個(gè)反饋隨機(jī)比特序列。第三，對(duì)于具有四個(gè)或更多輸入端的邏輯電路的實(shí)施例可以傳遞在TRB2-TRBX(圖1)之間另外的真實(shí)隨機(jī)比特序列和/或在反饋隨機(jī)比特序列FRB1-FRBY之間另外的反饋隨機(jī)比特序列。第四，可以向LFSR 31和/或另外的LFSR 31傳遞另外的混合隨機(jī)比特序列。第五，可以利用觸發(fā)器331-33Y的一個(gè)或多個(gè)反向數(shù)據(jù)輸出端Q來(lái)產(chǎn)生一個(gè)或多個(gè)反饋隨機(jī)比特序列FRB1-FRBY。第六，可以由一個(gè)或多個(gè)D-型觸發(fā)器331-33Y來(lái)替換其它類型的雙穩(wěn)態(tài)鎖存器。
現(xiàn)在這里將描述系統(tǒng)11的操作。為了操作說(shuō)明，系統(tǒng)11的初始狀態(tài)由真實(shí)的隨機(jī)比特序列TRB1和被設(shè)置為0位的反饋隨機(jī)比特序列FRB1-FRBY組成。因此，還把混合位MRB設(shè)置為0位。同樣為了操作說(shuō)明，所述LFSR 31由五個(gè)(5)觸發(fā)器331-335組成，其中所舉例說(shuō)明的觸發(fā)器33Y作為觸發(fā)器335。此外，把觸發(fā)器331-335設(shè)計(jì)成當(dāng)時(shí)鐘信號(hào)CS的上升沿時(shí)被觸發(fā)。
下列表1舉例說(shuō)明了當(dāng)PRNG 20偏向把所述真實(shí)的隨機(jī)比特序列TRB1產(chǎn)生為1位時(shí)所述系統(tǒng)11的示例性操作表1時(shí)間 TRB1MRB FRB1FRB2FRB3FRB4FRB5T01 1 0 0 0 0 0T11 1 1 0 0 0 0T21 1 1 1 0 0 0T31 1 1 1 1 0 0T41 1 1 1 1 1 0T51 1 1 1 1 1 1T61 0 0 1 1 1 1T71 0 0 0 1 1 1T81 1 1 0 0 1 1T91 1 1 1 0 0 1T101 0 0 1 1 0 0T111 1 0 0 1 1 0T121 1 1 0 0 1 1T131 1 1 1 0 0 1T141 0 0 1 1 0 0T151 1 1 0 1 1 0
T161111011T171001110T181110111T191111011T201011101下列表2舉例說(shuō)明了當(dāng)所述PRNG 20不是非常隨機(jī)地產(chǎn)生所述真實(shí)的隨機(jī)比特序列TRB1作為周期0011序列時(shí)所述系統(tǒng)11的另一示例性操作表2時(shí)間 TRB1MRBFRB1FRB2FRB3FRB4FRB5T00 0 0 0 0 0 0T10 0 0 0 0 0 0T20 0 0 0 0 0 0T31 1 0 0 0 0 0T41 1 1 0 0 0 0T50 0 0 1 1 0 0T60 0 0 0 1 1 0T71 1 1 0 0 1 1T81 1 1 1 0 0 1T90 1 1 1 1 0 0T100 1 1 1 1 1 0T111 1 1 1 1 1 1T121 0 0 1 1 1 1T130 1 1 0 1 1 1T140 1 1 1 0 1 1T151 0 0 1 1 0 1T161 0 0 0 1 1 0T170 0 0 0 0 1 1T180 1 1 0 0 0 1T191 1 1 1 0 0 0T201 1 1 1 1 0 0
圖3舉例說(shuō)明了隨機(jī)數(shù)發(fā)生系統(tǒng)12(以下稱為“系統(tǒng)12”)作為系統(tǒng)10(圖1)的另一實(shí)施例。所述系統(tǒng)12使用PRNG21、時(shí)鐘40、多個(gè)LFSR 311-31A，多個(gè)抽取器511-51A和邏輯電路60(例如多輸入端XOR門)。抽取器511-51A與邏輯電路60通信借此向所述邏輯電路60提供多個(gè)輸出隨機(jī)比特序列ORB1-ORBA。響應(yīng)于此，所述邏輯電路60將提供系統(tǒng)隨機(jī)比特序列SRB，其完全不受作為常數(shù)比特流提供的任何輸出隨機(jī)比特序列0RB1-0RBA的影響。只要相應(yīng)的LFSR 311-31A和抽取器511-51A中的任何一對(duì)生成隨機(jī)比特，那么所產(chǎn)生的系統(tǒng)隨機(jī)比特序列SRB將也是隨機(jī)的。在VLSI芯片上，集成數(shù)百不同的LFSR 311-31A和抽取器511-51A是可行的，并且所產(chǎn)生的比特流將是高度不可預(yù)測(cè)的。
本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)當(dāng)理解，可以依照多種方式改變系統(tǒng)12以便產(chǎn)生系統(tǒng)12的可選擇的實(shí)施例。例如，可選擇的每個(gè)LFSR311-31A接收所述時(shí)鐘信號(hào)CS，可以在系統(tǒng)12的可選擇實(shí)施例內(nèi)使用另外的時(shí)鐘以便提供不同頻率的兩個(gè)或更多時(shí)鐘信號(hào)，向所選擇的LFSR311-31A戰(zhàn)略上提供每個(gè)時(shí)鐘信號(hào)。第二，在系統(tǒng)12的可選擇實(shí)施例內(nèi)可以使用另外的PRNG 21，向所選擇的LFSR 311-31A戰(zhàn)略上提供每個(gè)真實(shí)的隨機(jī)比特序列。第三，一個(gè)或多個(gè)抽取器511-51A可以與兩個(gè)或更多LFSR 311-31A通信。第四，可以刪除抽取器511-51A并且LFSR 311-31A可以與邏輯電路60通信借此所述系統(tǒng)隨機(jī)比特序列SRB是根據(jù)LFSR 311-31A選擇的反饋隨機(jī)比特序列的函數(shù)。
雖然這里公開的本發(fā)明實(shí)施例目前被認(rèn)為是優(yōu)選的，然而在不脫離本發(fā)明的精神和范圍的情況下可以進(jìn)行各種變化和修改。在附加權(quán)利要求中指出了本發(fā)明的范圍，并且在其意義和等價(jià)物的范圍內(nèi)所有的變化都包含在其中。
權(quán)利要求
1.一種隨機(jī)數(shù)發(fā)生器系統(tǒng)，包括物理隨機(jī)數(shù)發(fā)生器，可操作來(lái)產(chǎn)生一個(gè)或多個(gè)真實(shí)的隨機(jī)比特序列；線性反饋移位寄存器，可操作來(lái)周期地鎖存一個(gè)或多個(gè)反饋隨機(jī)比特序列作為一個(gè)或多個(gè)真實(shí)隨機(jī)比特序列的函數(shù)；以及時(shí)鐘，可操作來(lái)提供具有預(yù)先確定的操作頻率的時(shí)鐘信號(hào)，用于通過(guò)所述線性反饋移位寄存器來(lái)觸發(fā)所述一個(gè)或多個(gè)反饋隨機(jī)比特序列的周期鎖存。
2.所述隨機(jī)數(shù)發(fā)生系統(tǒng)，還包括抽取器，可操作來(lái)提供一個(gè)或多個(gè)輸出隨機(jī)比特序列，所述輸出隨機(jī)比特序列表示所述一個(gè)或多個(gè)反饋隨機(jī)比特序列的選擇輸出。
3.一種隨機(jī)數(shù)發(fā)生器系統(tǒng)，包括物理隨機(jī)數(shù)發(fā)生器，可操作來(lái)產(chǎn)生一個(gè)真實(shí)的隨機(jī)比特序列；線性反饋移位寄存器，可操作來(lái)周期地鎖存一個(gè)或多個(gè)反饋隨機(jī)比特序列作為真實(shí)隨機(jī)比特序列的函數(shù)；以及時(shí)鐘，可操作來(lái)提供具有預(yù)先確定的操作頻率的時(shí)鐘信號(hào)，用于通過(guò)所述線性反饋移位寄存器來(lái)觸發(fā)所述一個(gè)或多個(gè)反饋隨機(jī)比特序列(FRB1-FRBZ)的周期鎖存。
4.如權(quán)利要求3所述的隨機(jī)數(shù)發(fā)生器系統(tǒng)，包括抽取器，可操作來(lái)提供一輸出隨機(jī)比特序列，所述輸出隨機(jī)比特序列表示所述一個(gè)或多個(gè)反饋隨機(jī)比特序列的第一反饋隨機(jī)比特序列的選擇輸出。
5.如權(quán)利要求3所述的隨機(jī)數(shù)發(fā)生系統(tǒng)，其中所述線性反饋移位寄存器包括邏輯電路，其可操作來(lái)響應(yīng)所述真實(shí)的隨機(jī)比特序列的接收和所述一個(gè)或多個(gè)反饋隨機(jī)比特序列的第一反饋隨機(jī)比特序列的接收來(lái)產(chǎn)生一個(gè)或多個(gè)混合隨機(jī)比特序列，以及至少一個(gè)雙穩(wěn)態(tài)鎖存器，可操作來(lái)響應(yīng)于所述一個(gè)或多個(gè)混合隨機(jī)比特序列和所述時(shí)鐘信號(hào)的接收來(lái)產(chǎn)生一個(gè)或多個(gè)反饋隨機(jī)比特序列。
6.一種隨機(jī)數(shù)發(fā)生器系統(tǒng)，包括物理隨機(jī)數(shù)發(fā)生器，可操作來(lái)提供一個(gè)或多個(gè)真實(shí)的隨機(jī)比特序列；多個(gè)線性反饋移位寄存器，可操作來(lái)接收所述一個(gè)或多個(gè)真實(shí)的隨機(jī)比特序列，其中第一線性反饋移位寄存器可操作來(lái)周期地鎖存一個(gè)或多個(gè)反饋隨機(jī)比特序列作為所述一個(gè)或多個(gè)真實(shí)隨機(jī)比特序列的函數(shù)；以及時(shí)鐘，可操作來(lái)提供具有預(yù)先確定的操作頻率的時(shí)鐘信號(hào)，用于通過(guò)所述第一線性反饋移位寄存器來(lái)觸發(fā)所述一個(gè)或多個(gè)反饋隨機(jī)比特序列的周期鎖存。
7.如權(quán)利要求6所述的隨機(jī)數(shù)發(fā)生系統(tǒng)，還包括多個(gè)抽取器，可操作來(lái)輸出一個(gè)或多個(gè)輸出隨機(jī)比特序列，所述輸出隨機(jī)比特序列表示所述反饋隨機(jī)比特序列的選擇輸出。
8.如權(quán)利要求7所述的隨機(jī)數(shù)發(fā)生系統(tǒng)，還包括邏輯電路，可操作來(lái)提供作一系統(tǒng)隨機(jī)比特序列為所述一個(gè)或多個(gè)輸出隨機(jī)比特序列的函數(shù)。
9.如權(quán)利要求6所述的隨機(jī)數(shù)發(fā)生系統(tǒng)，還包括邏輯電路，可操作來(lái)提供一系統(tǒng)隨機(jī)比特序列作為所述反饋隨機(jī)比特序列的函數(shù)。
10.如權(quán)利要求6所述的隨機(jī)數(shù)發(fā)生系統(tǒng)，其中所述第一線性反饋移位寄存器包括邏輯電路，其可操作來(lái)響應(yīng)所述第一真實(shí)隨機(jī)比特序列的接收和所述一個(gè)或多個(gè)反饋隨機(jī)比特序列的第一反饋隨機(jī)比特序列的接收來(lái)產(chǎn)生一個(gè)或多個(gè)混合隨機(jī)比特序列；以及至少一個(gè)雙穩(wěn)態(tài)鎖存器，可操作來(lái)響應(yīng)于所述一個(gè)或多個(gè)混合隨機(jī)比特序列和所述時(shí)鐘信號(hào)的接收來(lái)產(chǎn)生一個(gè)或多個(gè)反饋隨機(jī)比特序列。
全文摘要
物理隨機(jī)數(shù)發(fā)生器用于產(chǎn)生真實(shí)的隨機(jī)比特序列，同時(shí)線性反饋移位寄存器和時(shí)鐘一起用于提供多個(gè)反饋隨機(jī)比特序列。在操作中，所述線性反饋移位寄存器響應(yīng)來(lái)自所述時(shí)鐘的、具有預(yù)定操作頻率的時(shí)鐘信號(hào)來(lái)周期地鎖存所述反饋隨機(jī)比特序列。在鎖存所述反饋隨機(jī)比特序列的過(guò)程中，所述線性反饋移位寄存器包括多個(gè)雙穩(wěn)態(tài)鎖存器，其用于線性地移位由XOR門輸出的混合隨機(jī)比特序列，所述混合隨機(jī)比特序列與真實(shí)的隨機(jī)比特序列組合。抽取器接收反饋隨機(jī)比特序列并且提供輸出隨機(jī)比特序列，所述輸出隨機(jī)比特序列表示所述反饋隨機(jī)比特序列的選擇輸出。
文檔編號(hào)H03K3/84GK1678985SQ03821100
公開日2005年10月5日 申請(qǐng)日期2003年8月15日 優(yōu)先權(quán)日2002年9月6日
發(fā)明者L·哈爾斯 申請(qǐng)人:皇家飛利浦電子股份有限公司