專利名稱：具有數(shù)據(jù)存儲裝置的電子裝置的制作方法
技術(shù)領域：
本發(fā)明涉及一種包含數(shù)據(jù)存儲裝置的電子裝置，其中所述數(shù)據(jù)存儲裝置用于存儲N個數(shù)據(jù)元，N是整數(shù)，它的值至少是二，所述數(shù)據(jù)存儲裝置包括數(shù)據(jù)存儲單元的第一集合，以及地址解碼器，該地址解碼器的輸出端耦合到數(shù)據(jù)存儲單元的第一集合，以便在位模式的基礎上從數(shù)據(jù)存儲單元的第一集合中訪問數(shù)據(jù)存儲單元。
當今，實際上所有的電子裝置，如集成電路(IC)、單片系統(tǒng)(SoC)等等，都包括一個耦合到地址解碼器的數(shù)據(jù)存儲裝置，以在位模式(即地址)的基礎上從數(shù)據(jù)存儲裝置的特定數(shù)據(jù)存儲單元中存儲及檢索數(shù)據(jù)。這種數(shù)據(jù)存儲裝置可能是專用存儲裝置，例如易失性或非易失性存儲器，或者是可重構(gòu)的邏輯裝置(RLD)，例如現(xiàn)場可編程門陣列(FPGA)，其可用于像RLD數(shù)據(jù)存儲模式中的數(shù)據(jù)存儲裝置那樣來進行操作。這種數(shù)據(jù)存儲裝置的一種應用可能是移位寄存器設備，其意味著數(shù)據(jù)存儲裝置中所存儲的數(shù)據(jù)是在固定數(shù)目的時鐘周期之后從數(shù)據(jù)存儲裝置中檢索的。
如在Virtex-II平臺FPGA手冊，Xilinx，2000中所描寫的那樣，來自于Xilinx Virtex-II系列中的RLD包括像移位寄存器那樣來操作的查找表(LUT)。為了這個目的，利用互連的鎖存器實現(xiàn)了所述LUT的數(shù)據(jù)存儲單元，將該數(shù)據(jù)存儲單元用于在一個控制信號的控制下從鎖存器向鎖存器脈動(ripple)數(shù)據(jù)。因此，所述LUT操作在類流水線方式下，將數(shù)據(jù)元移位到第一數(shù)據(jù)存儲單元中，以及在其移位經(jīng)過全部的流水線后將其從流水線中的最后一個數(shù)據(jù)存儲單元中檢索出來。
缺點是對于其來自于Xilinx的RLD中的LUT這樣的數(shù)據(jù)存儲裝置的移位寄存器設備來說，不得不互連數(shù)據(jù)存儲單元以實現(xiàn)裝置的移位寄存器作用，這是因為這種互連在數(shù)據(jù)存儲單元第一集合的不同數(shù)據(jù)存儲單元之間引入了附加接線(即互連)，以及用于在電子裝置運行于非移位寄存器結(jié)構(gòu)時斷開互連的附加晶體管。
在其它方面中，本發(fā)明的一個目的在于提供一種開始段落中的電子裝置，其允許更有效地實現(xiàn)用于移位寄存器設備的數(shù)據(jù)存儲單元的第一集合。
現(xiàn)在，本發(fā)明的目的通過將地址解碼器的輸入端耦合到地址發(fā)生器而實現(xiàn)，所述地址發(fā)生器包括用于產(chǎn)生位模式的模N計數(shù)器。其優(yōu)點在于它不必真正地將數(shù)據(jù)從數(shù)據(jù)存儲裝置中的一個數(shù)據(jù)存儲單元移位到下一個數(shù)據(jù)存儲單元。因此，可以忽略啟動這種數(shù)據(jù)移位的不同數(shù)據(jù)存儲單元之間的互連。替代地，地址發(fā)生器從代表著移位寄存器的時間行為的地址空間中產(chǎn)生地址。換句話說，在操作中(on the fly)產(chǎn)生必須從數(shù)據(jù)存儲裝置中檢索的數(shù)據(jù)元的索引(如地址)，而不是真正地將數(shù)據(jù)元從一個數(shù)據(jù)存儲單元移動到另一個數(shù)據(jù)存儲單元。其附加的優(yōu)點在于，僅有一個數(shù)據(jù)存儲單元不得不被改寫，即數(shù)據(jù)元要從中被檢索的那個數(shù)據(jù)存儲單元，而不是不得不重寫已知移位寄存器設備中的所有N個數(shù)據(jù)存儲單元。
有益的是，所述電子裝置包括一個像電子裝置的數(shù)據(jù)存儲結(jié)構(gòu)中的數(shù)據(jù)存儲單元第一集合那樣來操作的查找表。
本發(fā)明對于在基于LUT的RLD中的應用尤其有用，因為在這種裝置中所需的硬件數(shù)量及裝置性能都是裝置的設計和使用中的瓶頸。因此，本發(fā)明中所需互連的數(shù)量的降低及移位寄存器設備的數(shù)據(jù)通信量的降低都有助于這種RLD的性能提高以及設計工作的減少。更重要的是，降低了RLD的空間開銷，因為如果RLD操作在非移位寄存器結(jié)構(gòu)中，則數(shù)據(jù)存儲單元之間不需要用來斷開數(shù)據(jù)通路的附加開關，如晶體管。
如果將電子裝置用于在時鐘周期的第一部分在數(shù)據(jù)存儲單元上完成讀取操作；以及在所述時鐘周期的第二部分在數(shù)據(jù)存儲單元上完成寫入操作，則是有利的。
可以實現(xiàn)成數(shù)據(jù)存儲裝置的隨機存取存儲器(RAM)型結(jié)構(gòu)的這種功能防止了單個時鐘周期期間的讀取/寫入沖突，這意味著可采用單個地址解碼器進行從數(shù)據(jù)存儲單元中讀取和寫入到數(shù)據(jù)存儲單元中的兩種操作，就空間方面尤其是在RLD領域中而言，這是一個實質(zhì)性的優(yōu)點，其中通常采用分別的解碼器以進行讀取和寫入。所述功能可以由一個這樣的可配置開關來實現(xiàn)，即其將數(shù)據(jù)存儲裝置的數(shù)據(jù)輸入耦合到數(shù)據(jù)存儲單元的一個存儲元件；所述可配置開關在時鐘周期的第二部分的至少一部分期間是導通的。只有當這個開關導通時，即在寫入周期期間，數(shù)據(jù)才能被存儲在數(shù)據(jù)存儲單元中。
如果至少在電子裝置的數(shù)據(jù)存儲模式期間，所述數(shù)據(jù)存儲裝置進一步包括數(shù)據(jù)存儲單元的第二集合；該電子裝置進一步包括耦合在控制信號和數(shù)據(jù)存儲裝置之間的控制電路，以響應選擇信號而選定數(shù)據(jù)存儲單元的第一和第二集合中的一個，則是更加有利的。
利用控制電路控制對數(shù)據(jù)元適當集合的選擇，這種裝置考慮下述的移位寄存器設備，即其尺寸大于數(shù)據(jù)存儲元件單個集合(如LUT)的尺寸。例如在用于多輸出LUT的情況下，數(shù)據(jù)存儲單元的第二集合可以響應不同的地址解碼器或者響應數(shù)據(jù)存儲單元第一集合的地址解碼器。數(shù)據(jù)存儲單元的集合不必始終集成在數(shù)據(jù)存儲裝置中；例如，如果電子裝置是可重構(gòu)的裝置，那么可以將數(shù)據(jù)存儲單元的第二集合添加到電子裝置數(shù)據(jù)的存儲結(jié)構(gòu)(例如存儲器結(jié)構(gòu)或者移位寄存器結(jié)構(gòu))中的數(shù)據(jù)存儲裝置中。
如果數(shù)據(jù)存儲裝置包括至少在電子裝置數(shù)據(jù)存儲結(jié)構(gòu)中的數(shù)據(jù)存儲單元第三集合和數(shù)據(jù)存儲單元第四集合，所述數(shù)據(jù)存儲單元的第三集合和第四集合響應另一個地址解碼器；控制電路進一步用于響應所述選擇信號及另一個選擇信號來選定第一、第二、第三和第四數(shù)據(jù)存儲單元中的一個。包括大量的數(shù)據(jù)存儲單元的集合(如LUT)，在控制電路的控制下考慮構(gòu)造大尺寸的移位寄存器，其對需要大尺寸移位寄存器來進行緩沖或延遲數(shù)據(jù)的應用尤其有用，所述大尺寸移位寄存器例如是數(shù)字信號處理器(DSP)。通過位模式中的最高有效位就可以構(gòu)造這種結(jié)構(gòu)。
如果控制電路進一步包括用于配置數(shù)據(jù)存儲裝置尺寸的結(jié)構(gòu)網(wǎng)絡，則是更加有利的。
包含這種網(wǎng)絡使得對暫時包括在數(shù)據(jù)存儲裝置中的數(shù)據(jù)存儲單元集合的數(shù)目的動態(tài)選擇成為可能，例如在其用作移位寄存器期間。
參考附圖通過非限定性實施例，更詳細地描述了根據(jù)本發(fā)明的電子裝置及其部分，其中

圖1描述了本發(fā)明電子裝置的一個實施例；圖2描述了一個示范性的數(shù)據(jù)存儲元件；圖3描述了本發(fā)明電子裝置的另一個實施例；圖4描述了本發(fā)明電子裝置的又一個實施例；圖5描述了本發(fā)明電子裝置的另一個實施例；
圖6a描述了本發(fā)明控制電路的一個實施例；以及圖6b描述了本發(fā)明數(shù)據(jù)路由網(wǎng)絡的一個實施例。
在圖1中，電子裝置100包括用于存儲N個數(shù)據(jù)元130的數(shù)據(jù)存儲裝置120，N是整數(shù)，其值至少是二；在圖1中，N為16，選擇這個具體數(shù)目的原因僅是單純的舉例。數(shù)據(jù)存儲裝置120具有數(shù)據(jù)存儲單元130的第一集合122。數(shù)據(jù)存儲單元130的第一集合122耦合到控制輸入126和數(shù)據(jù)輸入124。數(shù)據(jù)存儲單元130的第一集合122可以是專用的數(shù)據(jù)存儲裝置，如易失性或非易失性存儲器，或者是查找表(LUT)，在這種情況下電子裝置100可以是RLD。在圖1中，數(shù)據(jù)存儲單元130的第一集合122與地址解碼器140一起形成一個4輸入LUT。
電子裝置100也包括地址解碼器140，其具有耦合到數(shù)據(jù)存儲單元130的第一集合122的輸出142，用于在位模式(例如，通過多個輸出142提供的數(shù)據(jù)存儲單元130的地址)的基礎上從數(shù)據(jù)存儲單元130的第一集合122中訪問數(shù)據(jù)存儲單元130。每個數(shù)據(jù)存儲單元130耦合到一個輸出142，所述輸出142用作為數(shù)據(jù)存儲單元130的選擇線。地址解碼器140的輸入耦合到地址發(fā)生器160，其包括一個模N計數(shù)器，用于響應控制信號126或與控制信號126同步的另一個控制信號來產(chǎn)生所述位模式?？刂菩盘?26可以是時鐘信號，地址發(fā)生器160響應所述時鐘信號的其中一個邊沿。所述模N計數(shù)器可以實現(xiàn)在獨立的數(shù)據(jù)存儲裝置中，例如，獨立的LUT。
這種設置尤其適于在數(shù)據(jù)存儲裝置120中實現(xiàn)移位寄存器功能。地址發(fā)生器160的模N計數(shù)器保證在每次產(chǎn)生控制信號(即控制信號126或其同步對應控制信號)時，在數(shù)據(jù)存儲裝置120中選擇下一個數(shù)據(jù)存儲單元130。通過這種方式，最好是循環(huán)方式，在N個控制周期期間對所有N個數(shù)據(jù)存儲單元130都選定一次?；旧?，地址發(fā)生器160產(chǎn)生一個指向數(shù)據(jù)存儲單元130的指針，該指針每次指向N個數(shù)據(jù)存儲單元130中的每一個，借此實現(xiàn)N階移位寄存器而不必真正將數(shù)據(jù)元從一個數(shù)據(jù)存儲單元130移位到另一個數(shù)據(jù)存儲單元130。因此，由于數(shù)據(jù)不再物理地經(jīng)過所述移位寄存器脈動，所以數(shù)據(jù)存儲單元130不再需要互連的數(shù)據(jù)通路，即在移位寄存器中從在前數(shù)據(jù)存儲單元130的數(shù)據(jù)輸出連接到其后續(xù)數(shù)據(jù)存儲單元的數(shù)據(jù)輸入。其附加的優(yōu)點在于降低了數(shù)據(jù)通信且提高了數(shù)據(jù)完整性，因為從物理上經(jīng)過移位寄存器脈動數(shù)據(jù)就意味著，對每個數(shù)據(jù)存儲元件130來說，必須注意在寫入操作之前發(fā)生的讀取操作。本發(fā)明的實現(xiàn)將這個問題降低到單個數(shù)據(jù)存儲單元130，也就是由地址發(fā)生器160選擇的單元。
此外，應當強調(diào)的是，所述模N計數(shù)器是可編程的，即可以動態(tài)地定義N。這考慮了這種設備，其中移位寄存器的實際尺寸小于數(shù)據(jù)存儲裝置120的總?cè)萘俊?br> 在數(shù)據(jù)存儲單元130第一集合122的多功能實現(xiàn)，即在RLD內(nèi)的LUT實現(xiàn)的情況下，可以配置地址解碼器140和地址發(fā)生器160之間的耦合，以便斷開或繞過地址發(fā)生器160而訪問地址解碼器140的輸入，比如在數(shù)據(jù)存儲單元130的第一集合122的存儲模式或組合模式期間。替換地，在缺少控制信號126或其同步對應控制信號的情況下，地址發(fā)生器160可以忽略(transparent)。
現(xiàn)在，將在參考圖1的基礎上來描述其余的附圖。除非有明確地敘述，否則對應的參考標記具有同樣的含義。在圖2中，顯示了數(shù)據(jù)存儲單元130的一個舉例的實現(xiàn)。數(shù)據(jù)存儲單元130具有由互連的反相器133和134構(gòu)成的存儲元件。存儲元件的輸入端互連到數(shù)據(jù)存儲單元130第一集合122的數(shù)據(jù)輸入124的一部分。這部分包括第一啟動開關131和第二啟動開關132。第一啟動開關131由經(jīng)由來自地址解碼器140的輸出142的選擇信號來控制。第二啟動開關132由控制信號126控制，該控制信號可以是時鐘信號、反相的時鐘信號或另一個多相信號。存儲單元具有一個輸出端，其包括由來自輸出142的選擇信號控制的第三啟動開關137。所有的開關優(yōu)選的是由晶體管來實現(xiàn)，如圖2所示，不過其他實現(xiàn)也是可行的。
在控制信號126的第一相位期間，即使數(shù)據(jù)存儲單元130被地址解碼器140選中，也就是說經(jīng)由輸出142啟動了第一和第三啟動開關131和137，仍然斷開第二啟動開關132且禁止更新由反相器133和134構(gòu)成的存儲元件。這一機制確保了在控制信號126的第一相位期間不能改寫存儲在存儲元件中的數(shù)據(jù)。因此，控制信號126的第一相位用來從數(shù)據(jù)存儲單元130中讀出數(shù)據(jù)元。在控制信號126的第二相位中，啟動第二啟動開關132且更新所述存儲元件。
應當強調(diào)的是，圖2中所示的數(shù)據(jù)存儲單元130的實現(xiàn)僅是通過非限定性的實例來說明。在不脫離本發(fā)明范圍的情況下，數(shù)據(jù)存儲單元130的其它等效實現(xiàn)也同樣是可行的。
本發(fā)明也可以用于這樣的數(shù)據(jù)存儲裝置，即其能夠在數(shù)據(jù)存儲單元的K個集合中存儲N個數(shù)據(jù)元，每個集合的容量是M個數(shù)據(jù)存儲單元；即，N＝K*M，K和M都是整數(shù)，其值至少是二。用這種方法，可以創(chuàng)建包括幾個數(shù)據(jù)存儲單元集合的較大的移位寄存器。圖3顯示了能夠以這種方法實現(xiàn)移位寄存器的電子裝置100的實施例。
電子裝置100的數(shù)據(jù)存儲裝置120具有數(shù)據(jù)存儲單元130的第一集合122和第二集合222，兩個集合122和222均可被地址解碼器140訪問。數(shù)據(jù)存儲裝置120可以是專用的多列存儲裝置或多列、多用裝置(例如多輸出LUT)。由實現(xiàn)解多路復用器功能的控制電路180來控制從適當?shù)募霞吹谝患?22或第二集合222中選擇出適當?shù)臄?shù)據(jù)存儲單元130，所述控制電路通過解多路復用器210來象征性地描述，其具有一個耦合到控制信號126的輸入端和耦合到數(shù)據(jù)存儲單元130第一集合122及第二集合222的輸出端。解多路復用器210或其等效控制電路對選擇信號165進行響應，所述選擇信號165例如是來自地址發(fā)生器160輸出端的最高有效位。很顯然，同樣的控制結(jié)構(gòu)也可用于將全局數(shù)據(jù)輸入124(未示出)解多路復用到第一集合122和第二集合222。替換地，與圖6a和圖6b中的教導相類似，如果數(shù)據(jù)存儲單元130第一集合122或第二集合222中的每一個都具有獨立的數(shù)據(jù)輸入，則可以采用多路復用器的集合將所述輸入路由到數(shù)據(jù)存儲單元的適當集合。其優(yōu)點是將多路復用器250添加到數(shù)據(jù)存儲單元130的第一集合122和第二集合222的數(shù)據(jù)輸出端，以便在實現(xiàn)移位寄存器功能期間，將多輸出端數(shù)據(jù)存儲裝置轉(zhuǎn)換成單輸出端數(shù)據(jù)存儲裝置。可以由選擇信號165來控制多路復用器250，例如最高有效位。當需要另一個功能，例如需要在LUT組合模式下實現(xiàn)邏輯功能而不是移位寄存器實現(xiàn)時，數(shù)據(jù)存儲單元130的第一集合122具有圍繞著多路復用器250的旁路通路251，且數(shù)據(jù)存儲單元130的第二集合222具有圍繞著多路復用器250的旁路通路252，用于在多輸出模式中操作數(shù)據(jù)存儲裝置120。顯然，如果在這個模式下多路復用器250依賴于固定的選擇信號，則可以忽略其中一個旁路通路。
在參考圖3的基礎上描述圖4。除非有明確地敘述，否則對應的參考標記具有同樣的含義。圖4顯示了圖3中所示的數(shù)據(jù)存儲裝置120的一個替換性實施方案。數(shù)據(jù)存儲單元130的第一集合122仍然可以由多路復用器250周圍的地址解碼器來訪問。數(shù)據(jù)存儲單元130的第二集合222可以由另一個地址解碼器240來訪問。在數(shù)據(jù)存儲裝置120的移位寄存器實現(xiàn)模式中，另一個地址解碼器240耦合于地址發(fā)生器160，或耦合于操作在鎖步(lock-step)模式下的另一個地址發(fā)生器，即其同步于地址發(fā)生器160?；旧?，圖4中的電子裝置100將數(shù)據(jù)存儲單元的獨立集合(例如來自獨立的FPGA單元的獨立LUT)連接成單個數(shù)據(jù)存儲裝置120以實現(xiàn)移位寄存器。
在參考圖4的基礎上描述圖5。除非有明確地敘述，否則對應的參考標記具有同樣的含義。在圖5中，結(jié)合了圖3和圖4中描述的原理。電子裝置100包括數(shù)據(jù)存儲裝置120，其具有數(shù)據(jù)存儲單元130的第一集合122、第二集合222、第三集合322和第四集合422。所述數(shù)據(jù)存儲單元130的第一集合122和第二集合222由地址解碼器140來訪問，而數(shù)據(jù)存儲單元130的第三集合322和第四集合422由另一個地址解碼器240來訪問。在數(shù)據(jù)存儲裝置120的移位寄存器實現(xiàn)模式中，兩個地址解碼器140和240都耦合到地址發(fā)生器160，或同步地址發(fā)生器的組合。應當強調(diào)的是，作為控制電路的適當結(jié)構(gòu)的結(jié)果，數(shù)據(jù)存儲裝置120僅在移位寄存器實現(xiàn)模式期間包括數(shù)據(jù)存儲單元130的第一集合122、第二集合222、第三集合322和第四集合422。這將在下面進行更詳細的解釋。
現(xiàn)在，控制電路180典型地實現(xiàn)了單輸入/四輸出解多路復用器功能，其由解多路復用器210、220和310來象征性地描述。所述解多路復用器可以被選擇信號165和另一個選擇信號164來控制，例如由地址發(fā)生器160所產(chǎn)生的兩個最高有效位。雖然顯示為控制信號126，但仍然要理解的是，類似的控制電路可以實現(xiàn)多種數(shù)據(jù)信號124。在數(shù)據(jù)存儲裝置120的輸出側(cè)，實現(xiàn)多路復用器功能(由多路復用器250、260和320來象征性地描述)的附加控制電路可用于在其移位寄存器實現(xiàn)方案期間將數(shù)據(jù)存儲裝置120配置成單輸出模式，或者配置成電子裝置100的另一種數(shù)據(jù)存儲模式。旁路通路251、252、261和262用于允許數(shù)據(jù)存儲單元130的第一集合122、第二集合222、第三集合322和第四集合422的多輸出結(jié)構(gòu)。
圖5顯示了將兩個兩輸出數(shù)據(jù)存儲裝置(例如兩個兩輸出LUT)組合成單個數(shù)據(jù)存儲裝置120，以用于實現(xiàn)移位寄存器。對本領域技術(shù)人員來說顯而易見的是，在不脫離本發(fā)明范圍的情況下也可以做出其它的組合，例如幾個單輸出數(shù)據(jù)存儲裝置、幾個多輸出裝置或兩個的組合。
圖6a顯示了控制電路180的第一部分的示范性實施例。在這個具體的實例中，給出了圖5中顯示的用于數(shù)據(jù)存儲裝置120的配置網(wǎng)絡?？刂齐娐?80響應于配置信號M1-M4，以及外部選擇信號S1和S2和內(nèi)部選擇信號S3-S6。選擇信號S1和S2與圖5中顯示的選擇信號164和165相對應。在這個實施例中，控制電路180具有雙重目的；首先，控制電路180用于響應配置信號M1-M4來配置數(shù)據(jù)存儲裝置120的操作模式，其次，控制電路180用于響應選擇信號S1-S6來選擇數(shù)據(jù)存儲單元130的適當集合，即數(shù)據(jù)存儲單元130的第一集合122、第二集合222、第三集合322和第四集合422中的一個。
多路復用器602、604、608、610、612和614用于在數(shù)據(jù)存儲裝置120的存儲模式(例如移位寄存器實現(xiàn)方案)中將控制信號126傳送到數(shù)據(jù)存儲單元的適當集合。為這個目的，它們將其輸入終端0耦合到該控制信號的信號通路，所述輸入終端0即當邏輯“0”被送到多路復用器控制終端時所選定的輸入終端。輸入終端1耦合到提供邏輯“0”的固定邏輯值來源(例如下拉晶體管)，所述輸入終端1即當邏輯“1”被送到多路復用器控制終端時所選定的輸入終端。當數(shù)據(jù)存儲單元130的集合122、222、322、422要操作在例如是LUT的組合模式中實現(xiàn)邏輯功能這樣的只讀模式中時，可以選定后一個信號。
配置位M1和M2定義了是否這些子裝置將操作在同步模式，也就是響應控制信號126的模式中，所述配置位對子裝置進行配置，例如分別由數(shù)據(jù)存儲單元130的第一集合122和第二集合222以及數(shù)據(jù)存儲單元130的第三集合322和第四集合422形成的兩輸出LUT。在這個示范性的實施方案中，M1或M2的值“1”表示對應的子裝置應該配置在只讀模式中。如果這些配置位之一的值是“0”，那么對應的子裝置將操作在存儲模式中，并且數(shù)據(jù)存儲裝置120包括其中一個子裝置。如果兩個配置位M1和M2的值是“0”，則兩個都配置為操作在存儲模式中，并且數(shù)據(jù)存儲裝置120包括兩個子裝置122/222以及322/422。選擇位S1和S2選擇數(shù)據(jù)存儲單元130的適當集合。如果兩個子裝置都包括在數(shù)據(jù)存儲裝置120中，那么S1和S2代表由地址發(fā)生器160所產(chǎn)生的兩個最高有效位。如果子裝置中僅有一個包括在數(shù)據(jù)存儲裝置120中，那么設定S1等于S2。替換地，S2可以依賴于一個固定值，其是可編程的。
“與”門620具有耦合到M1和M2的輸入端。它的輸出端耦合到“或”門622和624的輸入端，它們的另一個輸入端分別連接到S2及其反向即非S2。后者標記為S2！?！盎颉遍T622和624的輸出端用于分別向多路復用器602和604的控制終端提供選擇信號S5和S6。該結(jié)構(gòu)保證了，如果M1和M2都是邏輯“1”，那么多路復用器602和604都將輸出固定的邏輯“0”。此外，它保證了當至少M1和M2中之一是邏輯“0”時，只有與S2適當值相對應的子裝置能夠接收控制信號126。比如，如果M1＝0，M2＝0并且S2＝1，則選擇信號S5將是“1”而選擇信號S6將是“0”。
在配置位M3和M4的控制下，多路復用器606和616的輸入端連接到S1和S2。這些多路復用器可用于配置子裝置是作為單個整體來操作還是作為獨立的裝置來操作。在前一種情況下，兩個多路復用器都連接到S1，而在后一種情況下，多路復用器606連接到S1而多路復用器616連接到S2，或者反之亦然。在后一種情況下，對于獨立的裝置而言響應獨立的控制信號可能是有利的。多路復用器606的輸出信號及反向輸出信號分別提供給“或”門626和628。反向輸出信號由反相器642來實現(xiàn)?！盎颉遍T626和628的輸入端連接到M1?！盎颉遍T626向多路復用器608的控制端子提供選擇信號S3，而“或”門628向多路復用器610的控制端子提供其輸出信號。因此，如果M1的值是“1”，那么數(shù)據(jù)存儲單元130的兩個集合122、222將處于只讀模式，并且，如果M1的值是“0”，那么S1或S2的值將決定數(shù)據(jù)存儲單元130的哪個集合將切換為存儲模式。應當理解的是，在由輸入端M2、S1或S2、以及由反相器644實現(xiàn)的S1或S2的反向信號的影響下，產(chǎn)生選擇信號的“或”門630以及“或”門632經(jīng)由多路復用器612、614為數(shù)據(jù)存儲單元130的集合322、422實現(xiàn)了類似的控制機制。
對本領域技術(shù)人員來說顯而易見的是，可對圖6a中顯示的控制電路作出多種變化，而圖6a中僅顯示了一個實例。采用邏輯門的不同組合的替換實施方案同樣是可接受的。如果電子裝置100不需要由控制電路180所提供的靈活性水平，那么也可采用較簡單的控制電路。替換地，如果電子裝置100需要比由控制電路180所提供的靈活性水平更高的靈活性，那么可以采用更復雜的控制電路。同時，對本領域技術(shù)人員來說顯而易見的是，通過移除冗余的控制元件，從圖6a中顯示的控制電路180中可以容易地得出圖3和圖4中數(shù)據(jù)存儲裝置的控制電路180。
圖6b顯示了控制電路180的數(shù)據(jù)通路控制部分的示范性實施例，其用于將適當?shù)臄?shù)據(jù)信號124A-D提供給數(shù)據(jù)存儲單元130的第一集合122、第二集合222、第三集合322和第四集合422。在圖6a中的選擇信號S3-S6的控制下，由多路復用器690、692、694和696來實現(xiàn)所述控制電路180的數(shù)據(jù)通路控制部分?？刂齐娐?80的數(shù)據(jù)通路控制部分用于選擇到子裝置122/222和322/422的適當數(shù)量輸入的數(shù)目，即單個輸入或兩個獨立的輸入。比如，如果子裝置122/222需要兩個不同的輸入，那么S3和S5將被設置成適當?shù)闹狄源_保數(shù)據(jù)存儲單元130的第一集合122耦合到數(shù)據(jù)輸入124A或124C，以及數(shù)據(jù)存儲單元130的第二集合122耦合到數(shù)據(jù)輸入124B。此外，對本領域技術(shù)人員來說顯而易見的是，根據(jù)電子裝置100中所需的靈活性，可以在不脫離本發(fā)明范圍的情況下相應地修正控制電路180的數(shù)據(jù)通路控制部分。
值得注意的是，以上提及的實施例是為了說明而不是限定本發(fā)明，而且本領域技術(shù)人員在不脫離所附權(quán)利要求范圍的情況下可以設計出許多替換性的實施例。在權(quán)利要求中，置于括號內(nèi)的所有參考標記都不應看作是對權(quán)利要求的限制。單詞“包括”不排除那些已經(jīng)羅列在權(quán)利要求中的元件或步驟之外的其他元件或步驟的存在。在元件前面的單詞“一個”不排除多個這種元件的存在。本發(fā)明可以利用包括幾個不同元件的硬件來實現(xiàn)。在列舉多個裝置的裝置權(quán)利要求中，這些裝置中的幾個可以由同一個硬件產(chǎn)品來體現(xiàn)。在相互不同的從屬權(quán)利要求中敘述的特定方法的單純事實并不意味著這些方法的組合不是有益的。
權(quán)利要求
1.一種電子裝置，包括數(shù)據(jù)存儲裝置，用于存儲N個數(shù)據(jù)元，N是整數(shù)，其值至少是二，所述數(shù)據(jù)存儲裝置包括數(shù)據(jù)存儲單元的第一集合；以及地址解碼器，具有耦合到數(shù)據(jù)存儲單元的第一集合的輸出端，用于在位模式的基礎上從數(shù)據(jù)存儲單元的第一集合中訪問數(shù)據(jù)存儲單元；其特征在于進一步包括地址發(fā)生器，其包括模N計數(shù)器，用于產(chǎn)生所述位模式。
2.如權(quán)利要求1中所述的電子裝置，其特征在于包括查找表，其可用作電子裝置的數(shù)據(jù)存儲結(jié)構(gòu)中數(shù)據(jù)存儲單元的第一集合。
3.如權(quán)利要求1或2中所述的電子裝置，其特征在于其被設置成在控制信號的第一個相位中在數(shù)據(jù)存儲單元上執(zhí)行讀取操作；以及在控制信號的第二相位中在數(shù)據(jù)存儲單元上執(zhí)行寫入操作。
4.如權(quán)利要求3中所述的電子裝置，其特征在于數(shù)據(jù)存儲單元包括耦合在存儲元件和數(shù)據(jù)存儲裝置的數(shù)據(jù)輸入之間的可配置開關；至少在控制信號第二相位的一部分期間，所述可配置開關是導通的。
5.如權(quán)利要求3中所述的電子裝置，其特征在于至少在電子裝置的數(shù)據(jù)存儲結(jié)構(gòu)中，數(shù)據(jù)存儲裝置進一步包括數(shù)據(jù)存儲單元的第二集合；所述電子裝置進一步包括耦合在控制信號和數(shù)據(jù)存儲裝置之間的控制電路，用于響應選擇信號選定數(shù)據(jù)存儲單元的第一和第二集合中的一個。
6.如權(quán)利要求5中所述的電子裝置，其特征在于數(shù)據(jù)存儲單元的第二集合響應于地址解碼器。
7.如權(quán)利要求5中所述的電子裝置，其特征在于至少在電子裝置的數(shù)據(jù)存儲結(jié)構(gòu)中，數(shù)據(jù)存儲裝置包括數(shù)據(jù)存儲單元的第三集合和數(shù)據(jù)存儲單元的第四集合，所述數(shù)據(jù)存儲單元的第三集合和第四集合響應于另一個地址解碼器；控制電路進一步被設置為響應所述選擇信號和另一個選擇信號來選定數(shù)據(jù)存儲單元的第一、第二、第三和第四集合中的一個。
8.如權(quán)利要求7中所述的電子裝置，其特征在于所述選擇信號和另一個選擇信號來源于位模式的最高有效位。
9.如權(quán)利要求5中所述的電子裝置，其特征在于所述控制電路進一步包括一個配置網(wǎng)絡，用于配置數(shù)據(jù)存儲裝置的尺寸。
全文摘要
一種具有數(shù)據(jù)存儲裝置(120)的電子裝置(100)，所述數(shù)據(jù)存儲裝置(120)用于存儲N個數(shù)據(jù)元，其包括數(shù)據(jù)存儲單元(130)的第一集合(122)。所述數(shù)據(jù)存儲單元(130)的第一集合(122)可通過地址解碼器(140)來訪問。在數(shù)據(jù)存儲裝置(120)的移位寄存器模式中，地址解碼器(140)對包括模N計數(shù)器的地址發(fā)生器(160)進行響應。地址發(fā)生器(160)產(chǎn)生一個指向包含要從移位寄存器中移出的數(shù)據(jù)元的數(shù)據(jù)存儲單元(130)的指針，而不是必須把數(shù)據(jù)元從一個數(shù)據(jù)存儲單元(130)移位到另一個數(shù)據(jù)存儲單元。其優(yōu)點在于移位寄存器中的在先數(shù)據(jù)存儲單元(130)的輸出端不必互連到其后續(xù)數(shù)據(jù)存儲單元的輸入端。此外，在一次移位操作期間所需的數(shù)據(jù)通信量迅速降低。本發(fā)明尤其涉及可重構(gòu)的邏輯裝置，其采用查找表來實現(xiàn)移位寄存器。
文檔編號H03K3/356GK1689106SQ03820611
公開日2005年10月26日 申請日期2003年7月31日 優(yōu)先權(quán)日2002年8月29日
發(fā)明者K·萊伊坦-諾瓦克 申請人:皇家飛利浦電子股份有限公司