專利名稱：隨機數(shù)生成元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及隨機數(shù)生成元件，特別是涉及能夠用于為了保護(hù)信息安全而生成密碼等的隨機數(shù)生成元件。
背景技術(shù)：
作為生成用于信息安全或信息保護(hù)的密碼鑰匙所必需的隨機數(shù)，較多情況下使用簡單生成的偽隨機數(shù)。但是，為了更高度的安全保護(hù)，需要使用不能破譯密碼的本征隨機數(shù)。要產(chǎn)生本征隨機數(shù)，可以利用物理現(xiàn)象的隨機噪聲。
作為使用了物理現(xiàn)象的隨機數(shù)生成元件，可例舉出將流過肖特基二極管的電流中的熱噪聲的隨機噪聲數(shù)字化后生成隨機數(shù)。向濾波器通肖特基二極管電流，除去直流分量后放大，使隨機噪聲的分量比率增加。在使用了觸發(fā)器的振蕩電路中使該放大后的隨機噪聲振蕩，用更快周期的時鐘，對隨著電流波動而波動的周期變化計數(shù)，進(jìn)行數(shù)字化后生成隨機數(shù)列。由于能利用物理現(xiàn)象生成接近于本征隨機數(shù)的隨機數(shù)，所以比利用偽隨機數(shù)的信息保護(hù)的安全性高。
對此，本發(fā)明人公開了通過利用電子的隧道效應(yīng)，可生成本征隨機數(shù)的隨機數(shù)生成元件(專利文獻(xiàn)1)。
專利文獻(xiàn)1日本特開2003-108364號公報發(fā)明內(nèi)容在生成信息保護(hù)用的隨機數(shù)時，需要1Mbit/s(每秒兆位)以上(“以上”即“≥”，全文同)的生成速率。但是，在利用了流過肖特基二極管的電流中的熱噪聲而產(chǎn)生的隨機噪聲的隨機數(shù)生成元件的情況下，1MHz以上的隨機噪聲分量僅有10-5％左右。因此，需要放大105倍左右，從而存在隨機數(shù)的本征度劣化，由于放大電路而裝置整體大型化的問題。
本發(fā)明基于有關(guān)課題的認(rèn)識，其目的在于提供一種不使用放大電路，也能實現(xiàn)1Mbit/s以上的隨機數(shù)生成速率的隨機數(shù)生成元件。
為了達(dá)到上述目的，根據(jù)本發(fā)明，提供一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；硅氮化膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在1.2nm以下(“以下”即“≤”，全文同)；導(dǎo)電性微粒群，其隔著上述硅氮化膜按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含11個以上的導(dǎo)電性微粒，所述導(dǎo)電性微?？筛糁鲜龉璧づc上述半導(dǎo)體溝道之間進(jìn)行電子的充放電，且上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述硅氮化膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.189nm)/W)≥40(μm-5/3)。
或者，根據(jù)本發(fā)明，提供一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；氧化鉿膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在1.35nm以下；導(dǎo)電性微粒群，其隔著上述氧化鉿膜，按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含7個以上的導(dǎo)電性微粒，所述導(dǎo)電性微粒可隔著上述鉿膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電，且上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述氧化鉿膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.218nm)/W)≥40(μm-5/3)。
或者，根據(jù)本發(fā)明，提供一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；氧化鈰膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在2nm以下；導(dǎo)電性微粒群，其隔著上述氧化鈰膜，按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含2個以上的導(dǎo)電性微粒，所述導(dǎo)電性微粒可隔著上述氧化鈰膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電，且上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述氧化鈰膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.845nm)/W)≥40(μm-5/3)。
或者，根據(jù)本發(fā)明，提供一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；硅氧化膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在0.92nm以下；導(dǎo)電性微粒群，其隔著上述硅氧化膜，按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含20個以上的導(dǎo)電性微粒，所述導(dǎo)電性微?？筛糁鲜龉柩趸づc上述半導(dǎo)體溝道之間進(jìn)行電子的充放電，且上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述硅氧化膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.152nm)/W)≥4(μm-5/3)。
或者，根據(jù)本發(fā)明，提供一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；硅氮化膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在1.2nm以下；導(dǎo)電性微粒群，其隔著上述硅氮化膜，按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含11個以上的導(dǎo)電性微粒，所述導(dǎo)電性微?？筛糁鲜龉璧づc上述半導(dǎo)體溝道之間進(jìn)行電子的充放電，且上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述硅氮化膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.189nm)/W)≥4(μm-5/3)。
或者，根據(jù)本發(fā)明，提供一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；氧化鉿膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在1.35nm以下；導(dǎo)電性微粒群，其隔著上述氧化鉿膜，按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含7個以上的導(dǎo)電性微粒，所述導(dǎo)電性微粒可隔著上述鉿膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電，且上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述氧化鉿膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.218nm)/W)≥4(μm-5/3)。
或者，根據(jù)本發(fā)明，提供一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；氧化鈰膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在2nm以下；導(dǎo)電性微粒群，其隔著上述氧化鈰膜，按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含2個以上的導(dǎo)電性微粒，所述導(dǎo)電性微?？筛糁鲜鲅趸嬆づc上述半導(dǎo)體溝道之間進(jìn)行電子的充放電，上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述化鈰膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.845nm)/W)≥4(μm-5/3)。
或者，根據(jù)本發(fā)明，提供一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；隧道絕緣膜，其設(shè)置在上述半導(dǎo)體溝道的上面；導(dǎo)電性微粒群，其隔著上述隧道絕緣膜，按2.5×1011cm-2以上的面密度設(shè)置在上述半導(dǎo)體溝道的上面，包含多個導(dǎo)電性微粒，所述導(dǎo)電性微粒可隔著上述隧道絕緣膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電，上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述隧道絕緣膜的厚度T，以及將上述隧道絕緣膜的能量勢壘的高度設(shè)為H，將普朗克常數(shù)設(shè)為h，將基本電荷設(shè)為q，將通過了上述隧道絕緣膜的隧道的有效質(zhì)量設(shè)為m，將上述隧道絕緣膜的介電常數(shù)設(shè)為ε時，則滿足LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))(q/4πεT)≤26meVexp(-8πT(2mH)1/2/3h)≥1/12560和(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥40(μm-5/3)。
或者，根據(jù)本發(fā)明，提供一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；隧道絕緣膜，其設(shè)置在上述半導(dǎo)體溝道的上面；導(dǎo)電性微粒群，其隔著上述隧道絕緣膜，按2.5×1011cm-2以上的面密度設(shè)置在上述半導(dǎo)體溝道的上面，包含多個導(dǎo)電性微粒，所述導(dǎo)電性微?？筛糁鲜鏊淼澜^緣膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電，上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述隧道絕緣膜的厚度T，以及將上述隧道絕緣膜的能量勢壘的高度設(shè)為H，將普朗克常數(shù)設(shè)為h，將基本電荷設(shè)為q，將通過了上述隧道絕緣膜的隧道的有效質(zhì)量設(shè)為m，將上述隧道絕緣膜的介電常數(shù)設(shè)為ε時，則滿足LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))
(q/4πεT)≤26meVexp(-8πT(2mH)1/2/3h)≥1/12560和(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥4(μm-5/3)。
在此，在上述任一項的隨機數(shù)生成元件中，上述導(dǎo)電性微粒群的平均粒徑d都在5nm以上、20nm以下。
此外，上述導(dǎo)電性微粒可以由Si微晶構(gòu)成。
此外，上述導(dǎo)電性微粒也可以由金屬微粒構(gòu)成。
根據(jù)本發(fā)明，由于能夠具有0.1％以上的1MHz的隨機噪聲振蕩分量，因此，在使使用了觸發(fā)器的振蕩電路進(jìn)行振蕩，用更快周期的時鐘計數(shù)周期的波動并進(jìn)行數(shù)字化時，若使其原樣1MHz振蕩，則1μs的周期中的波動分量就等于0.1％的1ns以上，因此，若用高速環(huán)形振蕩器等，用1GHz的高速時鐘進(jìn)行計數(shù)，即使沒有放大電路，也能按1Mbit/s以上的生成速率生成使用了物理現(xiàn)象的本征隨機數(shù)。


圖1是本發(fā)明的實施方式涉及的隨機數(shù)生成元件的剖面圖。
圖2是示出本發(fā)明的實施方式的隨機數(shù)生成元件的溝道部的平面透視圖。
圖3(a)～(d)是示出本發(fā)明的第一實施例的隨機數(shù)生成元件的制造工序的工序圖。
圖4是關(guān)于發(fā)明人實際制成的、SOI基板上的包含寬度W＝0.1μm、長度L＝0.5μm的細(xì)線部的溝道、平均粒徑8nm的Si微晶粒群的面密度2.5×1011cm-2、隧道氧化膜0.8nm的隨機數(shù)生成元件，示出了固定偏壓下的電流波動的實驗結(jié)果的圖表。
圖5是示出與圖4的電流波動相對應(yīng)的傅立葉特性的圖表。
圖6是示出在這些隨機數(shù)生成元件中，100赫茲的傅立葉系數(shù)與溝道細(xì)線部的寬度W的關(guān)系的圖表。
圖7是示出在這些隨機數(shù)生成元件中，傅立葉系數(shù)與Si微粒的面密度Ddot的關(guān)系的圖表。
圖8是示出在這些隨機數(shù)生成元件中，傅立葉系數(shù)與隧道絕緣膜的厚度T(nm)的關(guān)系的圖表。
圖9(a)～(d)是示出本發(fā)明的第二實施例的隨機數(shù)生成元件的制造工序的工序圖。
圖10(a)～(d)是示出本發(fā)明的第三實施例的隨機數(shù)生成元件的制造工序的工序圖。
圖11(a)～(d)是示出本發(fā)明的第四實施例的隨機數(shù)生成元件的制造工序的工序圖。
圖12比較了基于W＝0.3μm，Ddot＝2.5×1011cm-2，Rt(溝道硅氧化膜0.9nm)的體(bulk)基板與SOI基板中的實驗結(jié)果的圖表。
圖13(a)～(d)是示出本發(fā)明的第五實施例的隨機數(shù)生成元件的制造工序的工序圖。
圖14(a)～(d)是示出本發(fā)明的第六實施例的隨機數(shù)生成元件的制造工序的工序圖。
圖15(a)～(d)是示出本發(fā)明的第七實施例的隨機數(shù)生成元件的制造工序的工序圖。
附圖標(biāo)記的說明11、91、111、121、131 p型硅基板溝道21、71、81硅SOI基板溝道12 隧道絕緣膜92 隧道絕緣膜(氧化硅SiO2)22、112 隧道絕緣膜氮化硅(Si3N4)72、122 隧道絕緣膜氧化鉿(HfO2)82、132 隧道絕緣膜氧化鈰(CeO2)13、23、73、83、93、113、123、133 控制氧化膜14、24、74、84、94、114、124、134 n+型多晶硅柵電極15、25、75、85、95、115、125、135 源漏極擴(kuò)散層16、26、76、86、96、116、126、136 Si微晶粒(微粒)具體實施方式
以下，參照附圖，對本發(fā)明的實施方式進(jìn)行說明。
圖1是本發(fā)明的實施方式涉及的隨機數(shù)生成元件的剖面圖。
此外，圖2是示出該隨機數(shù)生成元件的溝道部的平面透視圖。圖1是圖2的A-A線剖面圖。
即，本實施方式的隨機數(shù)生成元件具有形成在硅基板表面上的源漏極擴(kuò)散層15和形成在它們之間的溝道11。如圖2所示，溝道11具有寬W、長L的縮小的細(xì)線部。這些溝道11和源漏極擴(kuò)散層15被元件分離絕緣層200適當(dāng)?shù)亟^緣分離。
在溝道11的上面形成隧道絕緣膜12，在它上面形成著多個導(dǎo)電性微粒，例如硅(Si)微晶粒16。然后，在這些晶粒16的上面層疊著控制氧化膜13和n+型多晶硅柵電極14。
即，本實施方式的隨機數(shù)生成元件具有MOSFET金屬-氧化物半導(dǎo)體場效應(yīng)晶體管)型的結(jié)構(gòu)，在半導(dǎo)體溝道11之間，隔著非常薄的隧道絕緣膜12，設(shè)置了許多可電子充放電的導(dǎo)電性微粒16。
在該結(jié)構(gòu)的隨機數(shù)生成元件中，若使溝道11的寬度W變窄，增大導(dǎo)電性微粒16的面密度Ddot，并且減小溝道11與導(dǎo)電性微粒16之間的隧道電阻Rt，就能夠使1MHz的隨機噪聲分量成為0.1％以上。
即，由于溝道11與導(dǎo)電性微粒16之間僅夾著非常薄的隧道絕緣膜12，因此，由熱波動引起隨機電子的進(jìn)出。這樣，就在流經(jīng)溝道11的漏電流中產(chǎn)生隨機噪聲。通過減小溝道11的寬度W，由于進(jìn)入到導(dǎo)電性微粒16中的基本電荷對電流的影響變大，從而能夠增大隨機噪聲。
此外，通過增大導(dǎo)電性微粒16的面密度Ddot，能夠產(chǎn)生更多的隨機振動，增大隨機噪聲。
另外，若降低溝道11與導(dǎo)電性微粒16之間的隧道電阻Rt，使得電子的進(jìn)出能更高速，也能得到更高速的隨機噪聲。
可以基于實驗數(shù)據(jù)等，確定1MHz的分量在0.1％以上的寬度W、面密度Ddot和隧道電阻Rt的范圍。若能夠生成1MHz以上的分量占0.1％以上的隨機噪聲，在觸發(fā)器電路中進(jìn)行1MHz振蕩時，1μs(微秒)的周期中的波動分量就等于它的0.1％即1ns(毫微秒)以上。這樣，若用環(huán)形振蕩器等，按1GHz(千兆赫)的高速時鐘進(jìn)行計數(shù)后進(jìn)行數(shù)字化，即使沒有放大電路，也能以1Mbit/s以上生成使用了物理現(xiàn)象的隨機數(shù)。作為其結(jié)果，就能用極小型的電路結(jié)構(gòu)生成本征隨機數(shù)。
以下，參照本發(fā)明人實施的實施例，對本發(fā)明的實施方式進(jìn)一步詳細(xì)地說明。
(第一實施例)首先，作為本發(fā)明的第一實施例，對在SOI(Silicon on insulator即，在絕緣體上生長硅)基板的上面形成了由氮化物構(gòu)成的隧道絕緣膜的隨機數(shù)生成元件進(jìn)行說明。
圖3(a)～(d)是示出本發(fā)明的第一實施例的隨機數(shù)生成元件的制造工序的工序圖。
首先，如圖3(a)中的平面圖所示，利用使用了EB(電子束)或X射線的光刻，在SOI基板21的上面，制成寬度W為0.01μm、長度L為0.5μm的溝道細(xì)線部圖形。
接著，如圖3(b)中的剖面圖所示，形成隧道絕緣膜22和導(dǎo)電性微粒26。即，利用使用了NH3的熱氮化來氮化表面，形成厚度T＝0.8nm的熱氮化膜22，利用LPCVD(減壓化學(xué)氣相沉積)，按1.7×1012cm-2的面密度，在其上面形成平均粒徑8nm左右的Si微晶群26。這時，可以利用CVD的時間來調(diào)整微粒26的粒徑，利用溫度、原料氣體流量和CVD次數(shù)來調(diào)整面密度。
接著，如圖3(c)中的剖面圖和圖3(d)中的平面透視圖所示，利用LPCVD形成厚度10nm的控制氧化膜23，并用CVD沉積成為柵電極的厚度200nm的n+型多晶硅層24。
然后，構(gòu)圖形成柵電極24。之后，按劑量1×1015cm-2、入射能量15KeV注入磷(P)，利用1000℃和20秒的退火，形成成為源漏極的n+型層25。
利用以上的工序，該隨機數(shù)生成元件就能產(chǎn)生1MHz的振動分量占0.1％以上的隨機噪聲。以下說明本實施例的隨機數(shù)生成元件按0.1％以上的比率包含1MHz的隨機振動分量的理由。
圖4是關(guān)于發(fā)明人實際制成的、SOI基板上的包含寬度W＝0.1μm、長度L＝0.5μm的細(xì)線部的溝道、平均粒徑8nm的Si微晶粒群的面密度2.5×1011cm-2、隧道氧化膜厚0.8nm的隨機數(shù)生成元件，示出了固定偏壓下的電流波動的實驗結(jié)果的圖表。
此外，圖5是示出與圖4的電流波動相對應(yīng)的傅立葉特性的圖表。
從圖4可知，本實施例的隨機數(shù)機生成元件的電流波動分量是電流全體的10％。然后，如圖5所示，在5kHz的周圍實現(xiàn)了相當(dāng)于它的1/100的0.1％。
本發(fā)明人同樣地在SOI基板上制成了改變結(jié)構(gòu)參數(shù)的隨機數(shù)生成元件后，調(diào)查了它們的特性。
圖6是示出在這些隨機數(shù)生成元件中，100赫茲的傅立葉系數(shù)與溝道細(xì)線部的寬度W的關(guān)系的圖表。從該圖可知，隨機噪聲在寬度W≤0.3μm的范圍內(nèi)與1/W成比例。
此外，圖7示出在這些隨機數(shù)生成元件中，傅立葉系數(shù)與Si微粒的面密度Ddot的關(guān)系的圖表。從該圖可知，隨機噪聲在Ddot≥2.5×1011cm-2的范圍內(nèi)與Ddot成比例。
圖8是示出在這些隨機數(shù)生成元件中，傅立葉系數(shù)與隧道絕緣膜的厚度T(nm)的關(guān)系的圖表。從該圖可知，隨機噪聲對于隧道氧化膜厚度T≤1.3nm的薄膜化與10-T/0.33成比例。與這些實施例有關(guān)的數(shù)據(jù)是本發(fā)明人利用實驗獨自發(fā)現(xiàn)的結(jié)果。
隧道電阻Rt相對于隧道絕緣膜的厚度T、隧道勢壘的高度H(即，從溝道半導(dǎo)體的傳導(dǎo)帶端與隧道絕緣膜的傳導(dǎo)帶端的真空等級看到的能量差)，按照exp(4πT(2mH)1/2/h)呈指數(shù)函數(shù)地變化。在此，m是直接隧道的有效質(zhì)量，π是圓周率，h是普朗克常數(shù)。直接隧道的有效質(zhì)量m是隧道絕緣膜的傳導(dǎo)帶有效質(zhì)量(若是硅氧化膜，就是電子靜止質(zhì)量的0.5倍左右)和溝道半導(dǎo)體的傳導(dǎo)帶有效質(zhì)量(若是硅，就是電子靜止質(zhì)量的0.19倍)之間的值，接近于成為容易直接隧道的狀況的溝道半導(dǎo)體的傳導(dǎo)帶端有效質(zhì)量。非常容易直接隧道的狀況下的有效質(zhì)量是電子靜止質(zhì)量的0.3倍左右(例如，參照T.Yoshida等，Jpn.J.Appl.Phys.Vol.31(1995)L903)。
在本發(fā)明中，以高頻的噪聲生成為目標(biāo)，它容易實現(xiàn)容易直接隧道。直接隧道的有效質(zhì)量考慮為電子靜止質(zhì)量的0.3倍。由于在氧化膜中H＝3.1eV，因此，在將隧道氧化膜的厚度表示為T(nm)時，隧道電阻Rt與10T/0.23成比例地變化。從圖6的結(jié)果可知，隨機噪聲與Rt-2/3大致成比例。
在此，從第一實施例來看，與得到了圖4和圖5中示出的結(jié)果的元件相比，W＝0.01μm時1/W就等于10倍，Ddot＝1.7×1012cm-2時就等于6.8倍。此外，由于將隧道勢壘低的H＝2eV左右的SiN作為隧道絕緣膜，因此，根據(jù)上述的指數(shù)函數(shù)關(guān)系，Rt-2/3就大概等于3倍。由于隨機噪聲與1/W、Ddot、Rt-2/3成比例，所以加在一起等于200倍。由此，第一實施例就在5kHz的200倍的1MHz的地方包含0.1％的噪聲分量。
在第一實施例中，分別將W(μm)、Ddot(×1012cm-2)、平均粒徑d(nm)和T(nm)設(shè)為0.01、1.7、8、0.8。但是，本發(fā)明不限定于這些特定的參數(shù)。即，溝道22與微粒26之間的電阻Rt與exp(4πT(2mH)1/2/h)成比例，與微粒26的截面積(π/4)d2成反比。這樣，若特殊考慮Rt-2/3與d4/3exp(-8πT(2mH)1/2/3h)成比例這一點，則若Ddot×d4/3exp(-T/0.189nm)/W≥(1.7×84/3/0.01)exp(-0.8/0.189)(1012cm-2·nm4/3/μm)＝40(μm-5/3)，即使在作為W、Ddot、d、T具有其他值的隨機數(shù)生成元件中，只要是隧道絕緣膜中具有薄膜氮化膜的細(xì)線MOSFET，就也能夠包含0.1％以上的1MHz。
此外，在第一實施例中，在氮化膜形成中采用了熱氮工藝，但也可以使用CVD等其他方法。也可以取代硅氮化膜22，使用具有相同的隧道勢壘高度H＝2eV的其他絕緣體材料。此外，作為導(dǎo)電性微粒26，使用了Si毫微微晶，但也可以使用由其他的導(dǎo)電性材料構(gòu)成的微粒。半導(dǎo)體微粒26在位置上也可以規(guī)則地排列。控制氧化膜23可以是與隧道絕緣膜22相同的材料，也可以是其他的絕緣體材料。此外，在溝道21的一部分中具有細(xì)線部，但即使溝道整體都具有細(xì)線，也能得到相同效果。
再有，在圖2和圖3(a)中，細(xì)線部沒形成為嚴(yán)密的長方形狀。這是因為考慮到即使形成直角的圖形，實際上角也變彎，圖中示出了現(xiàn)實中的溝道細(xì)線部形狀，具有嚴(yán)密的長方形狀的細(xì)線部的隨機數(shù)生成元件也包括在本發(fā)明的范圍內(nèi)。
(第二實施例)下面，作為本發(fā)明的第二實施例，對在SOI基板的上面形成了由氧化鉿(HfO2)構(gòu)成的隧道絕緣膜的隨機數(shù)生成元件進(jìn)行說明。
圖9(a)～(d)是示出本實施例的隨機數(shù)生成元件的制造工序的工序圖。
首先，如圖9(a)中示出的平面圖所示，在SOI基板71的上面，利用使用了EB或X射線的光刻，制成寬度0.015μm、長度0.5μm的溝道細(xì)線部圖形。接著，將鉿(Hf)作為靶，利用包含氧的氣氛中的濺射，形成T＝0.8nm的氧化鉿(HfO2)膜72，在其上面，按1.5×1012cm-2的面密度，用LPCVD形成平均粒徑8nm左右的Si微晶群76(圖9(b))。這時，可以利用CVD時間來調(diào)整微粒76的粒徑，用溫度、原料氣體流量和CVD次數(shù)來調(diào)整面密度。
接著，如圖9(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜73，并用CVD沉積成為柵電極的厚度200nm的n+型多晶硅層，通過將抗蝕劑圖形作為掩模來形成柵電極74。之后，通過用劑量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成為源漏極的n+型層75，就能形成可產(chǎn)生1MHz的振動分量占0.1％以上的隨機噪聲的隨機數(shù)生成元件。
在第二實施例中，與圖4和圖5中示出的在5kHz中成為0.1％的SOI基板上的W＝0.1μm、Ddot＝2.5×1011cm-2的隧道氧化膜0.8nm的隨機數(shù)生成元件相比，W＝0.015μm時1/W等于(20/3)倍，Ddot＝1.5×1012cm-2為6倍。此外，由于將隧道勢壘低的H＝1.5eV的HfO2作為隧道絕緣膜，因此，根據(jù)上述的指數(shù)函數(shù)關(guān)系，Rt-2/3就大致等于5倍。由于隨機噪聲與1/W、Ddot、Rt-2/3成比例，所以加在一起等于200倍。這樣，就在5kHz的200倍的1MHz中包含0.1％的噪聲分量。
在第二實施例中，分別將W(μm)、Ddot(×1012cm-2)、平均粒徑d(nm)和T(nm)設(shè)為0.015、1.5、8、0.8，但是，若Ddot×d4/3exp(-T/0.218nm)/W≥(1.5×84/3/0.015)exp(-0.8/0.218)(×1012cm-2·nm4/3/μm)＝40(μm-5/3)，則即使在作為W、Ddot、d、T具有其他值的隨機數(shù)生成元件中，只要是隧道絕緣膜中具有薄膜氧化鉿膜的細(xì)線MOSFET，就也能夠包含0.1％以上的1MHz。
此外，在第二實施例中，為了形成HfO2膜而進(jìn)行了包含氧的氣氛中的濺射，但也可以使用CVD和外延生長等其他方法。除了HfO2以外，也可以使用具有相同的隧道勢壘高度H＝1.5eV的其他絕緣體材料。此外，作為導(dǎo)電性微粒，使用了Si毫微微晶，但也可以使用由其他的導(dǎo)電性材料構(gòu)成的微粒。微小半導(dǎo)體粒子76在位置上也可以規(guī)則地排列。控制氧化膜73可以是與隧道絕緣膜相同的材料，也可以是其他的絕緣體材料。此外，在溝道的一部分中具有細(xì)線部，但即使溝道整體都具有細(xì)線，也能得到相同效果。
(第三實施例)下面，作為本發(fā)明的第三實施例，對在SOI基板的上面形成了由氧化鈰(CeO2)構(gòu)成的隧道絕緣膜的隨機數(shù)生成元件進(jìn)行說明。
圖10(a)～(d)是示出本實施例的隨機數(shù)生成元件的制造工序的工序圖。
首先，如圖10(a)中示出的平面圖所示，在SOI基板81的上面，利用使用了EB或X射線的光刻，制成寬度0.075μm、長度0.5μm的溝道細(xì)線圖形。
接著，將Ce作為靶，利用包含氧的氣氛中的濺射，形成T＝0.8nm的氧化鈰(CeO2)膜82，在其上面，按5×1011cm-2面密度，用LPCVD形成平均粒徑8nm的Si微晶群86(圖10(b))。這時，可以利用CVD時間來調(diào)整粒徑，用溫度、原料氣體流量和CVD次數(shù)來調(diào)整面密度。
接著，如圖10(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜83，并用CVD沉積成為柵電極的厚度200nm的n+多晶硅層，通過將抗蝕劑圖形作為掩模來形成柵電極84。之后，用劑量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成為源漏極的n+型層85，這樣，就能形成可產(chǎn)生1MHz的振動分量占0.1％以上的隨機噪聲的隨機數(shù)生成元件。
在第三實施例中，在5kHz中成為0.1％，與圖4和圖5中示出的實施例的隨機數(shù)生成元件相比，W＝0.075μm時1/W等于4/3倍，Ddot＝5×1011cm-2為2倍。此外，由于將隧道勢壘低的H＝0.1eV的CeO2作為隧道絕緣膜，因此，根據(jù)上述的指數(shù)函數(shù)關(guān)系，Rt-2/3就大致等于75倍。由于隨機噪聲與1/W、Ddot、Rt-2/3成比例，所以加在一起等于200倍。這樣，就在5kHz的200倍的1MHz中包含0.1％的噪聲分量。
在第三實施例中，分別將W(μm)、Ddot(1012cm-2)、平均粒徑d(nm)和T(nm)設(shè)為0.075、0.5、8、0.8，但是，若Ddot×d4/3exp(-T/0.845nm)/W≥(0.5×84/3/0.075)exp(-0.8/0.845)(×1012cm-2·nm4/3/μm)＝40(μm-5/3)，則即使在具有其他值的W、Ddot、d、T的隨機數(shù)生成元件中，只要是隧道絕緣膜中具有薄膜氧化鈰膜的細(xì)線MOSFET，就也能夠包含0.1％以上的1MHz。
此外，在第三實施例中也是，為了形成CeO2膜而進(jìn)行了濺射，但也可以使用CVD和外延生長等其他方法。也可以取代CeO2，使用具有相同的H＝0.1eV的勢壘高度的其他絕緣體材料(TiO2和SrTiO3)。此外，作為導(dǎo)電性微粒86，使用了Si毫微微晶，但也可以使用由其他的導(dǎo)電性材料構(gòu)成的微粒。微小半導(dǎo)體粒子86在位置上也可以規(guī)則地排列?？刂蒲趸?3可以是與隧道絕緣膜82相同的材料，也可以是其他的絕緣體材料。此外，在溝道的一部分中具有細(xì)線部，但即使溝道整體都具有細(xì)線，也能得到相同效果。
(第四實施例)下面，作為本發(fā)明的第四實施例，對在體基板的上面形成了由氧化硅構(gòu)成的隨道絕緣膜的隨機數(shù)生成元件進(jìn)行說明。
圖11(a)～(d)是示出本實施例的隨機數(shù)生成元件的制造工序的工序圖。
首先，如圖11(a)中示出的平面圖所示，在體基板91的上面，利用使用了EB或X射線的光刻，由溝道元件分離制成寬度0.03μm、長度0.5μm的溝道細(xì)線部圖形。
接著，利用快速加熱氧化(RTO)形成膜厚T＝0.8nm的硅氧化膜92，在其上面，按1.5×1012cm-2的面密度，用LPCVD形成平均粒徑8nm左右的Si微晶群96(圖11(b))。這時，也能夠利用CVD時間來調(diào)整粒徑，用溫度、原料氣體流量和CVD次數(shù)來調(diào)整面密度。
接著，如圖11(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜93，并用CVD沉積成為柵電極的厚度200nm的n+型多晶硅層，通過將抗蝕劑圖形作為掩模來形成柵電極94。之后，用劑量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成為源漏極的n+型層95，完成本實施例的隨機數(shù)生成元件。本實施例的隨機數(shù)生成元件也能產(chǎn)生1MHz的振動分量占0.1％以上的隨機噪聲。
以下，說明第四實施例的隨機數(shù)生成元件按0.1％以上的比率包含1MHz的隨機振動分量的理由。
圖12是比較了同樣具有W＝0.3μm，Ddot＝2.5×1011cm-2，Rt(溝道硅氧化膜0.9nm)的體基板與SOI基板中的實驗結(jié)果的圖表。
在第四實施例中使用體基板，在體基板的情況下，隨機噪聲比SOI基板的情況大10倍左右。這是因為在SOI基板中，由埋入氧化膜遮擋了載流子的進(jìn)出。即，隨機噪聲示出了由于基板側(cè)的載流子的供給和吸收機構(gòu)的變化而能產(chǎn)生10倍的差異。再有，圖12是本發(fā)明人由獨自的實驗發(fā)現(xiàn)的結(jié)果。
在圖4和圖5中示出的實施例中，在形成在SOI基板上的隨機數(shù)生成元件的情況下，在5kHz中成為0.1％。相對于此，第四實施例的隨機數(shù)生成元件在W＝0.03μm時1/W等于(10/3)倍，Ddot＝1.5×1012cm-2時等于6倍，通過設(shè)為體基板，就成為10倍，所以加在一起等于200倍。這樣，在5kHz的200倍的1MHz中也能夠包含0.1％的噪聲分量。
此外，在第四實施例中，分別將W(μm)、Ddot(1012cm-2)、Si微晶粒96的平均粒徑d(nm)和T(nm)設(shè)為0.03、1.5、8、0.8，但是，若注意到溝道與微粒間的電阻Rt-2/3∝d4/3exp(-8πT(2mH)1/2/3h)，若Ddot×d4/3exp(-T/0.152nm)/W≥(1.5×84/3/0.03)exp(-0.8/0.152)(1012cm-2·nm4/3/μm)＝4(μm-5/3)，則即使在具有其他值的W、Ddot、d、T的隨機數(shù)生成元件中，只要是隧道絕緣膜中具有薄膜氧化膜的體基板上的細(xì)線MOSFET，就也能夠包含0.1％以上的1MHz。
此外，在第四實施例中，在形成隧道氧化膜時進(jìn)行了RTO，但也可以使用CVD和原樣利用自然氧化膜等的其他方法。此外，作為導(dǎo)電性微粒96，使用了Si毫微微晶，但也可以使用由其他的導(dǎo)電性材料構(gòu)成的微粒。微小半導(dǎo)體粒子96在位置上也可以規(guī)則地排列?？刂蒲趸?3可以是其他的絕緣體材料。此外，在溝道的一部分中具有細(xì)線部，但即使溝道整體都具有細(xì)線，也能得到相同效果。
(第五實施例)下面，作為本發(fā)明的第五實施例，對在體硅基板的上面形成了由氮化硅構(gòu)成的隧道絕緣膜的隨機數(shù)生成元件進(jìn)行說明。
圖13(a)～(d)是示出本實施例的隨機數(shù)生成元件的制造工序的工序圖。
首先，如圖13(a)中示出的平面圖所示，在體基板111的上面，利用使用了EB或X射線的光刻，由溝道元件分離制成寬度0.1μm、長度0.5μm的溝道細(xì)線部圖形。接著，利用使用了NH3的熱氮化來氮化表面，形成膜厚T＝0.8nm的熱氮化膜112，在其上面，按1.7×1012cm-2的面密度，用LPCVD形成平均粒徑8nm左右的Si微晶群116(圖13(b))。這時，也能夠利用CVD時間來調(diào)整粒徑，用溫度、原料氣體流量和CVD次數(shù)來調(diào)整面密度。
接著，如圖13(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜113，并用CVD沉積成為柵電極的厚度200nm的n+型多晶硅層，通過將抗蝕劑圖形作為掩模來形成柵電極114。之后，通過用劑量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成為源漏極的n+型層115，就能形成可產(chǎn)生1MHz的振動分量占0.1％以上的隨機噪聲的隨機數(shù)生成元件。
以下說明第五實施例的隨機數(shù)生成元件按0.1％以上的比率包含1MHz的隨機振動分量的理由。即，將第五實施例的元件與SOI基板上的5kHz中成為0.1％的圖4和圖5中示出的實施例的隨機數(shù)生成元件相比，W＝0.1μm時1/W等于1倍，Ddot＝1.7×1012cm-2時等于6.8倍。此外，由于將隧道勢壘低的H＝2eV的SiN作為隨機絕緣膜，Rt-2/3大致等于3倍，所以隨機噪聲加在一起等于20倍。與第四實施例同樣地，通過使用體基板而變?yōu)?0倍，所以加在一起就等于200倍。這樣，就在5kHz的200倍的1MHz中包含0.1％的噪聲分量。
在第五實施例中，分別將W(μm)、Ddot(×1012cm-2)、Si微晶粒的平均粒徑d(nm)和T(nm)設(shè)為0.1、1.7、8、0.8，但是，若Ddot×d4/3exp(-T/0.189nm)/W≥(1.7×84/3/0.1)exp(-0.8/0.189)(×1012cm-2·nm4/3/μm)＝4(μm-5/3)，則即使在作為W、Ddot、d、T具有其他值的隨機數(shù)生成元件中，只要是隧道絕緣膜中具有氮化膜的體基板上的細(xì)線MOSFET，就也能夠包含0.1％以上的1MHz。
此外，在第五實施例中，為了形成隧道氮化膜進(jìn)行了熱氮化，但也可以使用CVD等其他方法。也可以取代硅氮化膜，使用具有相同的H＝2eV的勢壘高度的其他絕緣體材料。此外，作為導(dǎo)電性微粒116，使用了Si毫微微晶，但也可以使用由其他的導(dǎo)電性材料構(gòu)成的微粒。微小半導(dǎo)體粒子116在位置上也可以規(guī)則地排列?？刂蒲趸?13可以是與隧道絕緣膜112相同的材料，也可以是其他的絕緣體材料。此外，在溝道的一部分中具有細(xì)線部，但即使溝道整體都具有細(xì)線，也能得到相同效果。
(第六實施例)下面，作為本發(fā)明的第六實施例，對在體硅基板的上面形成了由氧化鉿(HfO2)構(gòu)成的隧道絕緣膜的隨機數(shù)生成元件進(jìn)行說明。
圖14(a)～(d)是示出本實施例的隨機數(shù)生成元件的制造工序的工序圖。
首先，如圖14(a)中示出的平面圖所示，在體基板121的上面，利用使用了EB或X射線的光刻，由溝道元件分離制成寬度0.15μm、長度0.5μm的溝道細(xì)線圖形。
接著，將Hf作為靶，利用包含氧的氣氛中的濺射，形成T＝0.8nm的氧化鉿(HfO2)膜122，在其上面，按1.5×1012cm-2的面密度，用LPCVD形成平均粒徑8nm左右的Si微晶群126(圖14(b))。這時，可以利用CVD時間來調(diào)整粒徑，用溫度、原料氣體流量和CVD次數(shù)來調(diào)整面密度。
接著，如圖14(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜123，另外，用CVD沉積成為柵電極的厚度200nm的n+型多晶硅層，通過將抗蝕劑圖形作為掩模來形成柵電極124。之后，通過用劑量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成為源漏極的n+型層125，就能形成可產(chǎn)生1MHz的振動分量占0.1％以上的隨機噪聲的隨機數(shù)生成元件。
以下說明第六實施例的隨機數(shù)生成元件按0.1％以上的比率包含1MHz的隨機振動分量的理由。即，在SOI基板上生成的圖4和圖5中示出的實施例的隨機數(shù)生成元件得到了5kHz中0.1％的噪聲分量，但將該隨機數(shù)生成元件與第六實施例的隨機數(shù)生成元件相比，則W＝0.15μm時1/W等于(2/3)倍，Ddot＝1.5×1012cm-2時等于6倍，此外，由于將隧道勢壘低的H＝1.5eV的HfO2作為隧道絕緣膜，所以Rt-2/3大致等于5倍，所以隨機噪聲加在一起等于20倍。與第四實施例同樣地，通過使用體基板而變?yōu)?0倍，所以加在一起就等于200倍。這樣，就在5kHz的200倍的1MHz中包含0.1％的噪聲分量。
此外，在第六實施例中，分別將W(μm)、Ddot(×1012cm-2)、Si微晶粒的平均粒徑d(nm)和T(nm)設(shè)為0.15、1.5、8、0.8，但是，若Ddot×d4/3exp(-T/0.218nm)/W≥(1.5×84/3/0.15)exp(-0.8/0.218)(1012cm-2·nm4/3/μm)＝4(μm-5/3)，則在作為W、Ddot、d、T具有其他值的隨機數(shù)生成元件中，只要是隧道絕緣膜中具有HfO2膜的體基板上的細(xì)線MOSFET，就也能夠包含0.1％以上的1MHz。
此外，在第六實施例中，為了形成隧道HfO2膜而進(jìn)行了濺射，但也可以使用CVD和外延生長等其他方法。也可以取代HfO2，使用具有相同的勢壘高度H＝1.5eV的其他絕緣體材料。此外，作為導(dǎo)電性微粒126，使用了Si毫微微晶，但也可以使用由其他的導(dǎo)電性材料構(gòu)成的微粒。微小半導(dǎo)體粒子126在位置上也可以規(guī)則地排列?？刂蒲趸?23可以是與隧道絕緣膜122相同的材料，也可以是其他的絕緣體材料。此外，在溝道的一部分中具有細(xì)線部，但即使溝道整體都具有細(xì)線，也能得到相同效果。
(第七實施例)下面，作為本發(fā)明的第七實施例，對在體基板的上面形成了由氧化鈰(CeO2)構(gòu)成的隧道絕緣膜的隨機數(shù)生成元件進(jìn)行說明。
圖15(a)～(d)是示出本實施例的隨機數(shù)生成元件的制造工序的工序圖。
首先，如圖15(a)中示出的平面圖所示，在體基板131的上面，利用使用了EB或X射線的光刻，由溝道元件分離制成寬度0.3μm、長度0.5μm的溝道細(xì)線圖形。
接著，將Ce作為靶，利用包含氧的氣氛中的濺射，形成T＝1nm的氧化鈰(CeO2)膜132，在其上面，按2.5×1011cm-2的面密度，用LPCVD形成平均粒徑8nm左右的Si微晶群136(圖15(b))。這時，可以利用CVD時間來調(diào)整粒徑，用溫度、原料氣體流量和CVD次數(shù)來調(diào)整面密度。
接著，如圖15(c)和(d)所示，利用LPCVD形成厚度10nm的控制氧化膜133，另外，用CVD沉積成為柵電極的厚度200nm的n+型多晶硅層，通過將抗蝕劑圖形作為掩模來形成柵電極134。之后，用劑量1×1015cm-2、入射能量15KeV注入磷，利用1000℃和20秒的退火，形成成為源漏極的n+型層135，這樣地就能形成可產(chǎn)生1MHz的振動分量占0.1％以上的隨機噪聲的隨機數(shù)生成元件。
以下說明第七實施例的隨機數(shù)生成元件按0.1％以上的比率包含1MHz的隨機振動分量的理由。
即，將在SOI基板上生成的圖4和圖5中示出的實施例的隨機數(shù)生成元件與第六實施例的隨機數(shù)生成元件相比，則W＝0.3μm時，1/W等于1/3倍，Ddot＝2.5×1011cm-2時等于2倍，由于將隧道勢壘低的H＝0.1eV的CeO2作為厚度T＝1nm的隧道絕緣膜，因此，根據(jù)上述的指數(shù)函數(shù)關(guān)系，Rt-2/3就大致等于60倍。從而，隨機噪聲加在一起就等于20倍。與第四實施例同樣地，通過使用體基板而變?yōu)?0倍，所以加在一起就等于200倍。這樣，就在5kHz的200倍的1MHz中包含0.1％的噪聲分量。
在第七實施例中，分別將W(μm)、Ddot(1012cm-2)、Si微晶粒的平均粒徑d(nm)和T(nm)設(shè)為0.3、0.25、8、1，但是，若Ddot×d4/3exp(-T/0.845nm)/W≥(0.25×84/3/0.3)exp(-1/0.845)(×1012cm-2·nm4/3/μm)＝4(μm-5/3)，則即使在采用了其他值的W、Ddot、d、T的情況下，只要是隧道絕緣膜中具有CeO2膜的體基板上的細(xì)線MOSFET，就也能夠包含0.1％以上的1MHz。
此外，在第七實施例中，為了形成隧道CeO2膜而進(jìn)行了濺射，但也可以使用CVD和外延生長等其他方法。也可以取代CeO2，使用具有相同的H＝0.1eV的勢壘高度的其他絕緣體材料(TiO2和SrTiO3)。此外，作為導(dǎo)電性微粒136，使用了Si毫微微晶，但也以使用由其他的導(dǎo)電性材料構(gòu)成的微粒。微小半導(dǎo)體粒子136在位置上也可以規(guī)則地排列?？刂蒲趸?33可以是與隧道絕緣膜132相同的材料，也可以是其他的絕緣體材料。此外，在溝道的一部分中具有細(xì)線部，但即使溝道整體都具有細(xì)線，也能得到相同效果。
以上，參照第一至第七實施例，對本發(fā)明的實施方式進(jìn)行了說明。但是，本發(fā)明不限定于這些實施例。例如，在第一至第七實施例中，作為主要半導(dǎo)體材料，使用了硅，但也可以是其他的半導(dǎo)體材料。此外，即使相鄰Si微晶粒群彼此之間接觸，由于電子能夠存在于各個微晶中，所以不影響效果。
關(guān)于隧道絕緣膜，如以下說明的那樣，除了第一至第七實施例中指定的以外的材料和膜厚，也能得到同樣的效果。
如圖6至8中示出的實驗結(jié)果所示，若在W≤0.3μm、Ddot≥2.5×1011cm-2的范圍內(nèi)，隨機噪聲就與Ddot×Rt-2/3/W成比例地變大。Rt對于膜厚T和勢壘高度H依存于指數(shù)函數(shù)關(guān)系，另外，由于與Si微晶粒的截面積成反比，所以Rt∝d-2×exp(4πT(2mH)1/2/h)(dSi微晶粒的平均粒徑、π圓周率、h普朗克常數(shù)、m隧道有效質(zhì)量，是電子靜止質(zhì)量的0.3倍)。
這樣，隨機噪聲就與由下式表示的值成比例。
(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)在圖4和圖5中示出的SOI元件中，由于W＝0.1μm、Ddot＝2.5×1011cm-2、d＝8nm、T＝0.8nm、H＝3.1eV(氧化膜)，因此，(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)＝0.2(μm-5/3)。這時，若滿足(Ddot×4/3/W)×exp(-8πT(2mH)1/2/3h)≥40(μm-5/3)，使得在5kHz中是0.1％，隨機噪聲成為200倍以上，則在除了作為實施例的前述的隧道絕緣膜以外的材料和膜厚中，在1MHz中也包含0.1％以上的噪聲。
此外，若象例如體基板那樣基板結(jié)構(gòu)不同，基板側(cè)的載流子的供給和吸收的機構(gòu)不同，則如圖12所示，10倍隨機噪聲就變強。這樣，例如在體基板這樣的基板結(jié)構(gòu)中，若滿足(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥4(μm-5/3)，則在除了作為實施例的前述的隧道絕緣膜以外的材料和膜厚中，在1MHz中也包含0.1％以上的噪聲。
在此所述的基板結(jié)構(gòu)，指以基板側(cè)的載流子的供給和吸收為目標(biāo)的結(jié)構(gòu)變化，因此未必僅規(guī)定所使用的基板。例如，若在SOI基板中形成體接觸，則與溝道部浮游的通常的SOI基板相比，近似于溝道與基板電極導(dǎo)通的體。此外，若是體基板，在孤立的擴(kuò)散層阱中有溝道，就近似于溝道部浮游的通常的SOI基板。
下面，對本發(fā)明的隨機數(shù)生成元件的結(jié)構(gòu)參數(shù)的有效范圍進(jìn)行說明。
關(guān)于面密度Ddot，期望對于整個溝道面給予來自導(dǎo)電性微粒的庫侖力。因此，期望在屏蔽(screening)長度的2倍即20nm周圍中有平均1個的微粒。這若換算成面密度，則與2.5×1011cm-2以上相對應(yīng)。此外，關(guān)于微粒的平均粒徑d，由于在20nm周圍中必須存在最低一個的微粒，所以希望在20nm以下。
為了使導(dǎo)電性微粒更有助于電流波動，需要利用熱波動，使電子在導(dǎo)電性微粒與溝道之間頻繁往來。因此，在熱波動的能量300K(～26meV)的范圍內(nèi)，若在導(dǎo)電性微粒側(cè)存在盡可能多的能級，就引起更多的電子的往來。這樣，導(dǎo)電性微粒的粒徑，最好其典型的量子吸持的能量標(biāo)準(zhǔn)h2/(8mcd2)(在此，mc是導(dǎo)電性微粒的傳導(dǎo)帶端中的有效質(zhì)量)小于熱波動26meV。即，利用h2/(8mcd2)＜26meV的條件，來規(guī)定粒徑d的期望的下限。這在Si微粒的情況下與粒徑d＞5nm相對應(yīng)。在使用了其他材料的情況下，按照它的mc的值來多少變化，但在本發(fā)明中，粒徑d只要在大致5～20nm的范圍內(nèi)，典型地為10nm左右就可以。
另一方面，關(guān)于面密度Ddot的上限，平均截面積的倒數(shù)(4/π)×d-2為物理上限。由于d的下限大概是5nm，所以Ddot的上限等于4×1012cm-2。即，可知，面密度Ddot的最佳范圍是(0.25～4)×1012cm-2，其典型值是1×1012cm-2。
接著，對于溝道的細(xì)線部的寬度W的下限，希望越細(xì)越好。但是，若W＝0.1μm＝10nm(屏蔽長度)，則存在于溝道細(xì)線部的上面的導(dǎo)電性微粒內(nèi)的某個地方中的一個電子，其庫侖力也已經(jīng)涉及到溝道寬度全體，所以即使細(xì)線化成W＜0.01μm，對隨機噪聲的改善也不怎么減小。
另一方面，可以基于發(fā)明的目的即0.1％的電流變動，來指定溝道細(xì)線部的寬度W的所希望的上限。即，漏電流波動的原因取決于電子進(jìn)入到導(dǎo)電性微粒時的電流變化。在一個電子進(jìn)入到一個導(dǎo)電性微粒中時，在溝道面上就是載流子電子不能進(jìn)入的10nm(庫侖屏蔽長度)半徑的圓區(qū)域。這樣，若由此產(chǎn)生的溝道細(xì)線部的電阻變化在0.1％以上，效果就顯著。
若將單位柵極寬度且單位柵極長度的表面電阻設(shè)為ρ(單位例如是Ω)，則原來的溝道細(xì)線電阻R＝ρ·(L/W)。半徑r(＝10nm庫侖屏蔽長度)的非傳導(dǎo)區(qū)域在一處溝道面中時的電阻Re由下式表示。
式1Re=ρ×∫-rrdx/[W-2(r2-x2)1/2]+ρ[(L-2r)/W]]]>若取W≥r作為主要項，則電阻Re就由下式表示。
Re＝ρ·(L/W)(1+πr2/LW)+O((r/W)3)滿足一個電子導(dǎo)致的0.1％以上的電流變動的條件由下式表示。
πr2/LW≥1/1000從而，得到下式。
LW≤1000×πr2＝π/10(μm2)即，(溝道細(xì)線部面積)≤(一個電子的庫侖排斥區(qū)域面積)×1000。
另一方面，如上所述，也可以與利用一個電子得到0.1％的電流變動的條件和溝道細(xì)線部的面積在π/10(μm2)以下的條件相對應(yīng)，來求出隧道絕緣膜厚度T的所希望的上限。
由于Ddot的上限值是4×1012cm-2，所以溝道細(xì)線部的總導(dǎo)電性微粒數(shù)量的上限就是4000×π～12560個。為了0.1％的電流波動，最好一個電子進(jìn)入到某一個導(dǎo)電性微粒中，若隧道概率exp(-4πT(2mH)1/2/h)≥1/12560，就能有效地得到0.1％的電流波動。這樣就規(guī)定了隧道絕緣膜的厚度T的所希望的上限。
在硅氧化膜的情況下，H＝3.1eV，所以T≤0.95nm，在硅氮化膜(H＝2eV)的情況下，T≤1.2nm，在HfO2(H＝1.5eV)的情況下，T≤1.35nm。此外，在Ce2(H＝0.1eV)的情況下，T≤5.3nm。
在隧道絕緣膜厚度T的上限中有另一個條件。對于膜厚T，導(dǎo)電性微粒內(nèi)的基本電荷對溝道面的能量調(diào)制按照庫侖定律q/4πεT而減少。在此，ε是隧道絕緣膜的介電常數(shù)。該能量調(diào)制若大于熱能量300K～26meV，就喪失了導(dǎo)電性微粒內(nèi)的捕捉電子對溝道電流的影響。這樣，利用q/4πεT≥26meV的條件，來決定隧道絕緣膜的厚度T的另一個所希望的上限。
在基于隧道勢壘H的上限和基于介電常數(shù)的上限中，不必說，越小就是越好的上限。在硅氧化膜中，由于ε＝3.9·εo(在此εo是真空的介電常數(shù))，所以來自介電常數(shù)的上限是T≤14nm。這樣，希望基于上述勢壘高度H的上限就是0.95nm。
在硅氮化膜中，由于ε＝7.5·εo，所以T≤7.5nm。這樣，基于勢壘高度H的上限T≤1.2nm就成為更好的上限。
在HfO2中，由于ε＝20·ε0，所以T≤2.8nm。這樣，基于勢壘高度H的上限T≤1.2nm就成為更好的上限。
在CeO2中，由于ε＝26·εo，所以T≤2nm。這樣，與基于勢壘高度H的上限T≤4.5nm相比，該上限T≤2nm成為更好的上限。
另一方面，希望隧道絕緣膜厚度T薄，但以一個原子層厚的0.3nm作為物理下限。
根據(jù)該厚度T的物理下限，來決定溝道細(xì)線部的總導(dǎo)電性微粒數(shù)量LWDdot的下限。先前說明過的期望的條件之一的、(溝道概率)≥1/LWDdot，成為LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))。即，若硅氧化膜中沒有20個，硅氧化膜中沒有11個，HfO2膜中沒有7個，CeO2膜中沒有2個導(dǎo)電性微粒，就不能得到充分的效果。
期望隧道絕緣膜的能量勢壘高度H低到最具可靠性的硅氧化膜中的3.1eV以下。但是，若低到室溫的熱能量300K＝26meV，則除了由在此所述的波動函數(shù)的滲透而產(chǎn)生的溝道效果的指數(shù)函數(shù)關(guān)系之外，通過隧道絕緣膜的電子的充放電與用熱能量飛越勢壘進(jìn)行進(jìn)出的分量相加。但是，由于在這樣的情況中，上述條件作為充分條件成立，所以可適用在本發(fā)明中。
在以上說明的第一至第七實施例中，使用Si微晶粒作為導(dǎo)電性微粒群，但也可以使用金(Au)、銀(Ag)、鋁(Al)等的金屬微粒群。該情況下的制作方法除了與第一至第七實施例相同的CVD之外，也可以是濺射和將攪拌了膠態(tài)金屬粒子的溶液涂覆在溝道面上的方法等。由于金屬微粒中的狀態(tài)密度高于半導(dǎo)體，所以溝道與微粒間的電子的進(jìn)出活躍，因此，能夠期待隨機噪聲更大。
除此之外，以作為本發(fā)明的實施方式的上述隨機數(shù)生成元件為基礎(chǔ)，本領(lǐng)域技術(shù)人員能適當(dāng)設(shè)計變更實施的全部的隨機數(shù)生成元件同樣也屬于本發(fā)明的范圍。
權(quán)利要求
1.一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；硅氮化膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在1.2nm以下；以及導(dǎo)電性微粒群，其隔著上述硅氮化膜，按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含可隔著上述硅氮化膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電的11個以上的導(dǎo)電性微粒；上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述硅氮化膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.189nm)/W)≥40(μm-5/3)。
2.一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；氧化鉿膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在1.35nm以下；以及導(dǎo)電性微粒群，其隔著上述氧化鉿膜按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含可隔著上述鉿膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電的7個以上的導(dǎo)電性微粒；上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述氧化鉿膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.218nm)/W)≥40(μm-5/3)。
3.一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；氧化鈰膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在2nm以下；以及導(dǎo)電性微粒群，其隔著上述氧化鈰膜按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含可隔著上述氧化鈰膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電的2個以上的導(dǎo)電性微粒；上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述氧化鈰膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.845nm)/W)≥40(μm-5/3)。
4.一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；硅氧化膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在0.92nm以下；以及導(dǎo)電性微粒群，其隔著上述硅氧化膜按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含可隔著上述硅氧化膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電的20個以上的導(dǎo)電性微粒；上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述硅氧化膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.152nm)/W)≥4(μm-5/3)。
5.一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；硅氮化膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在1.2nm以下；以及導(dǎo)電性微粒群，其隔著上述硅氮化膜，按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含可隔著上述硅氮化膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電的11個以上的導(dǎo)電性微粒；上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述硅氮化膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.189nm)/W)≥4(μm-5/3)。
6.一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；氧化鉿膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在1.35nm以下；以及導(dǎo)電性微粒群，其隔著上述氧化鉿膜，按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含可隔著上述鉿膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電的7個以上的導(dǎo)電性微粒；上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述氧化鉿膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.218nm)/W)≥4(μm-5/3)。
7.一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；氧化鈰膜，其設(shè)置在上述半導(dǎo)體溝道的上面，厚度在2nm以下；以及導(dǎo)電性微粒群，其隔著上述氧化鈰膜按2.5×1011cm-2以上的面密度設(shè)置在上述細(xì)線部的上面，包含可隔著上述氧化鈰膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電的2個以上的導(dǎo)電性微粒；上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述氧化鈰膜的厚度T，滿足(Ddot×d4/3×exp(-T/0.845nm)/W)≥4(μm-5/3)。
8.一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；隧道絕緣膜，其設(shè)置在上述半導(dǎo)體溝道的上面；以及導(dǎo)電性微粒群，其隔著上述隧道絕緣膜，按2.5×1011cm-2以上的面密度設(shè)置在上述半導(dǎo)體溝道的上面，包含可隔著上述隧道絕緣膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電的多個導(dǎo)電性微粒；上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述隧道絕緣膜的厚度T，且上述隧道絕緣膜的能量勢壘的高度為H，普朗克常數(shù)為h，基本電荷為q，通過了上述隧道絕緣膜的隧道的有效質(zhì)量為m，上述隧道絕緣膜的介電常數(shù)為ε時，則滿足LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))(q/4πεT)≤26meVexp(-8πT(2mH)1/2/3h)≥1/12560和(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥40(μm-5/3)。
9.一種隨機數(shù)生成元件，其特征在于，具有源極區(qū)域；漏極區(qū)域；半導(dǎo)體溝道，其設(shè)置在上述源極區(qū)域與上述漏極區(qū)域之間，具有寬度W和長度L的關(guān)系為W≤(π/10(μm2))/L的細(xì)線部；隧道絕緣膜，其設(shè)置在上述半導(dǎo)體溝道的上面；以及導(dǎo)電性微粒群，其隔著上述隧道絕緣膜按2.5×1011cm-2以上的面密度設(shè)置在上述半導(dǎo)體溝道的上面，包含可隔著上述隧道絕緣膜與上述半導(dǎo)體溝道之間進(jìn)行電子的充放電的多個導(dǎo)電性微粒；上述導(dǎo)電性微粒群的面密度Ddot、平均粒徑d、上述細(xì)線部的寬度W、上述隧道絕緣膜的厚度T，且上述隧道絕緣膜的能量勢壘的高度為H，普朗克常數(shù)為h，基本電荷為q，通過了上述隧道絕緣膜的隧道的有效質(zhì)量為m，上述隧道絕緣膜的介電常數(shù)為ε時，則滿足LWDdot≥exp(0.3nm×(4π(2mH)1/2/h))(q/4πεT)≤26meVexp(-8πT(2mH)1/2/3h)≥1/12560和(Ddot×d4/3/W)×exp(-8πT(2mH)1/2/3h)≥4(μm-5/3)。
10.如權(quán)利要求1至9中的任一項所述的隨機數(shù)生成元件，其特征在于，上述導(dǎo)電性微粒群的平均粒徑d在5nm以上、20nm以下。
11.如權(quán)利要求1至10中的任一項所述的隨機數(shù)生成元件，其特征在于，上述導(dǎo)電性微粒由Si微晶構(gòu)成。
12.如權(quán)利要求1至10中的任一項所述的隨機數(shù)生成元件，其特征在于，上述導(dǎo)電性微粒由金屬微粒構(gòu)成。
全文摘要
提供一種隨機數(shù)生成元件，利用了物理現(xiàn)象中的隨機噪聲，不使用放大電路，也能實現(xiàn)1Mbit/s以上的隨機數(shù)生成速率。在溝道上設(shè)置導(dǎo)電性微粒，所述導(dǎo)電性微?？膳c在半導(dǎo)體表面之間通過非常薄的隧道絕緣膜進(jìn)行電子的充放電，使溝道寬度W變窄，并且增大導(dǎo)電性微粒的面密度D
文檔編號H03K3/00GK1645626SQ200410099718
公開日2005年7月27日 申請日期2004年12月3日 優(yōu)先權(quán)日2003年12月5日
發(fā)明者大場竜二, 藤田忍 申請人:株式會社東芝