包括場效應(yīng)晶體管的半導(dǎo)體裝置的制造方法
【專利摘要】提供了包括場效應(yīng)晶體管的半導(dǎo)體裝置。所述半導(dǎo)體裝置包括：第一器件隔離層，在基底上限定沿著第一方向彼此分隔開的多個有源區(qū)；第二器件隔離層，在每個有源區(qū)中限定從基底突出的有源圖案，第二器件隔離層在第一方向上延伸并且在與第一方向交叉的第二方向上彼此分隔開以連接到第一器件隔離層；以及柵極結(jié)構(gòu)，在有源區(qū)之間的第一器件隔離層上沿著第二方向延伸，第二器件隔離層的頂表面低于有源圖案的頂表面，第一器件隔離層的頂表面高于有源圖案的頂表面，并且柵極結(jié)構(gòu)的底表面的至少一部分高于有源圖案的頂表面。
【專利說明】包括場效應(yīng)晶體管的半導(dǎo)體裝置
[0001 ] 2015年03月27日在韓國知識產(chǎn)權(quán)局提交的并且名稱為“包括場效應(yīng)晶體管的半導(dǎo)體裝置”的第10-2015-0043087號韓國專利申請通過引用全部包含于此。
技術(shù)領(lǐng)域
[0002]實施例涉及一種半導(dǎo)體裝置，更具體地，涉及一種包括多個邏輯單元的半導(dǎo)體裝置。
【背景技術(shù)】
[0003]由于小型化、多功能和/或低制造成本，半導(dǎo)體裝置正作為電子工業(yè)中的重要因素而受到關(guān)注。半導(dǎo)體裝置可以被分為存儲邏輯數(shù)據(jù)的半導(dǎo)體存儲器裝置、執(zhí)行邏輯數(shù)據(jù)的操作處理的半導(dǎo)體邏輯裝置以及包括存儲元件和邏輯元件的混合半導(dǎo)體裝置。隨著電子工業(yè)高度發(fā)展，對于半導(dǎo)體裝置的特性的需求正在逐漸增長。例如，對于針對半導(dǎo)體裝置的高可靠性、高速度和/或多功能的需求正在逐漸增長。為了滿足這些需求，半導(dǎo)體裝置的結(jié)構(gòu)變得更加復(fù)雜并且半導(dǎo)體裝置也正在被高度集成。
【發(fā)明內(nèi)容】
[0004]示例實施例提供一種具有極好的可靠性的半導(dǎo)體裝置及其制造方法。
[0005]其他的示例實施例提供一種具有多種特性的半導(dǎo)體裝置及其制造方法。
[0006]根據(jù)實施例，提供一種半導(dǎo)體裝置，其包括:第一器件隔離層，在基底上限定沿著第一方向彼此分隔開的有源區(qū)；第二器件隔離層，在每個有源區(qū)中限定從基底突出的多個有源圖案，在第一方向上延伸并且布置在與第一方向交叉的第二方向上以連接到第一器件隔離層；以及柵極結(jié)構(gòu)，沿著第二方向延伸并且設(shè)置在有源區(qū)之間的第一器件隔離層上。第二器件隔離層的頂表面位于比有源圖案的頂表面低的水平，第一器件隔離層的頂表面位于比有源圖案的頂表面高的水平。柵極結(jié)構(gòu)的底表面的至少一部分位于比有源圖案的頂表面高的水平。
[0007]柵極結(jié)構(gòu)的底表面的至少所述部分可以接觸第一器件隔離層的頂表面。
[0008]柵極結(jié)構(gòu)可以與有源圖案分隔開，并且柵極結(jié)構(gòu)的底表面接觸第一器件隔離層的頂表面。
[0009]柵極結(jié)構(gòu)的底表面的所述部分可以接觸第一器件隔離層的頂表面，柵極結(jié)構(gòu)的底表面的其余部分接觸在第二方向上彼此分隔開的有源圖案的端部。
[0010]柵極結(jié)構(gòu)可以包括在第二方向上延伸的柵電極和沿著柵電極的底表面延伸的柵極絕緣圖案。柵電極可以包括導(dǎo)電材料。
[0011]柵極絕緣圖案的底表面的至少一部分可以接觸第一器件隔離層的頂表面。
[0012]所述柵極結(jié)構(gòu)可以是第一柵極結(jié)構(gòu)。根據(jù)實施例的半導(dǎo)體裝置還可以包括在第二方向上延伸并且設(shè)置在有源區(qū)上的第二柵極結(jié)構(gòu)，其中，第二柵極結(jié)構(gòu)被布置為與彼此分隔開的有源圖案交叉。
[0013]根據(jù)實施例的半導(dǎo)體裝置還可以包括設(shè)置在每個第二柵極結(jié)構(gòu)的兩側(cè)處的有源圖案中的源極/漏極區(qū)。第一柵極結(jié)構(gòu)通過第一器件隔離層與相鄰的源極/漏極區(qū)電絕緣。
[0014]根據(jù)實施例的半導(dǎo)體裝置還可以包括在第二方向上彼此相鄰的第一邏輯單元和第二邏輯單元。第一器件隔離層限定第一邏輯單元中的有源區(qū)。柵極結(jié)構(gòu)在第二方向上延伸以與第二邏輯單元的有源圖案交叉。
[0015]根據(jù)實施例的半導(dǎo)體裝置還可以包括設(shè)置在第二邏輯單元的有源圖案的一部分中的源極/漏極區(qū)，有源圖案的所述一部分在柵極結(jié)構(gòu)的兩側(cè)處。有源圖案的其余部分用作溝道區(qū)，有源圖案的所述其余部分位于第二邏輯單元中的柵極結(jié)構(gòu)下面。
[0016]根據(jù)其他實施例，提供一種半導(dǎo)體裝置，其包括:第一器件隔離層，在基底上限定在第一方向上彼此分隔開的有源區(qū)；第二器件隔離層，在每個有源區(qū)中限定從基底突出的有源圖案，在第一方向上延伸并且布置在與第一方向交叉的第二方向上以連接到第一器件隔離層；以及柵極結(jié)構(gòu)，在第二方向上延伸并且貫穿有源區(qū)之間的第一器件隔離層。柵極結(jié)構(gòu)的底表面的至少一部分接觸第一器件隔離層的底表面。
[0017]柵極結(jié)構(gòu)的頂表面可以位于比有源圖案的頂表面高的水平。
[0018]第二器件隔離層的頂表面可以位于比有源圖案的頂表面低的水平。
[0019]柵極結(jié)構(gòu)與有源圖案分隔開，柵極結(jié)構(gòu)的底表面可以接觸第一器件隔離層的底表面。
[0020]柵極結(jié)構(gòu)的底表面的其余部分可以接觸在第二方向上彼此分隔開的有源圖案的端部。
[0021]柵極結(jié)構(gòu)可以包括在第二方向上延伸的柵電極和沿著柵電極的底表面延伸的柵極絕緣圖案。柵電極可以包括導(dǎo)電材料。
[0022]柵極絕緣圖案的底表面的至少一部分可以接觸第一器件隔離層的底表面。
[0023]所述柵極結(jié)構(gòu)可以是第一柵極結(jié)構(gòu)。根據(jù)實施例的半導(dǎo)體裝置還可以包括在第二方向上延伸并且設(shè)置在有源區(qū)上的第二柵極結(jié)構(gòu)，其中，每個第二柵極結(jié)構(gòu)與彼此分隔開的有源圖案交叉。
[0024]根據(jù)實施例的半導(dǎo)體裝置還可以包括設(shè)置在每個第二柵極結(jié)構(gòu)的兩側(cè)處的有源圖案中的源極/漏極區(qū)。第一柵極結(jié)構(gòu)通過第一器件隔離層與相鄰的源極/漏極區(qū)電絕緣。
[0025]根據(jù)實施例的半導(dǎo)體裝置還可以包括在第二方向上彼此相鄰的第一邏輯單元和第二邏輯單元。第一器件隔離層限定第一邏輯單元中的有源區(qū)。柵極結(jié)構(gòu)在第二方向上延伸以與第二邏輯單元的有源圖案交叉。
[0026]根據(jù)另一個其他實施例，提供一種半導(dǎo)體裝置，其包括:第一器件隔離層，在基底上限定沿著第一方向彼此分隔開的有源區(qū)；第二器件隔離層，在每個有源區(qū)中限定從基底突出的多個有源圖案，第二器件隔離層在第一方向上延伸并且在與第一方向交叉的第二方向上彼此分隔開以連接到第一器件隔離層；以及柵極結(jié)構(gòu)，在有源區(qū)之間的第一器件隔離層上沿著第二方向延伸，第一器件隔離層的底表面比柵極結(jié)構(gòu)的底表面寬，第一器件隔離層的至少一部分將柵極結(jié)構(gòu)的底表面與相鄰的有源圖案分開。
[0027]柵極結(jié)構(gòu)的底表面的至少第一部分可以處于比有源圖案的頂表面高的水平。
[0028]柵極結(jié)構(gòu)的底表面的至少所述第一部分可以直接接觸第一器件隔離層的最上面的表面。
[0029]第一器件隔離層的最上面的表面可以比第一器件隔離層的底表面寬。
[0030]柵極結(jié)構(gòu)的底表面的至少第一部分可以接觸第一器件隔離層的底表面。
【附圖說明】
[0031]通過參照附圖詳細描述示例性實施例，對本領(lǐng)域技術(shù)人員來說特征將變得明顯，其中:
[0032]圖1示出根據(jù)實施例的半導(dǎo)體裝置的平面圖。
[0033]圖2A和圖2B分別是沿著圖1的線1-疒和I1-1V截取的剖視圖。
[0034]圖3A、圖4A和圖5A示出制造根據(jù)第一實施例的半導(dǎo)體裝置的方法中的階段，并且是沿著圖1的線1-V截取的剖視圖。
[0035]圖3B、圖4B和圖5B示出制造根據(jù)第一實施例的半導(dǎo)體裝置的方法中的階段，并且是沿著圖1的線I1-1V截取的剖視圖。
[0036]圖6A和圖6B示出根據(jù)第二實施例的分別沿著圖1的線1-疒和I1-1P截取的剖視圖。
[0037]圖7A和圖8A示出制造根據(jù)第二實施例的半導(dǎo)體裝置的方法中的階段，并且是沿著圖1的線1-V截取的剖視圖。
[0038]圖7B和圖SB示出制造根據(jù)第二實施例的半導(dǎo)體裝置的方法中的階段，并且是沿著圖1的線I1-1V截取的剖視圖。
[0039]圖9示出根據(jù)一些實施例的變型示例的半導(dǎo)體裝置的平面圖。
[0040]圖1OA和圖1OB示出在第一實施例的變型示例中分別沿著圖9的線1-疒和I1-1^截取的剖視圖。
[0041 ]圖1lA和圖1lB示出在第二實施例的變型示例中分別沿著圖9的線1-疒和I1-1^截取的剖視圖。
[0042]圖12示出根據(jù)第三實施例的半導(dǎo)體裝置的平面圖。
[0043]圖13A和圖13B示出分別沿著線1-疒和I1-1V截取的剖視圖。
[0044]圖14A和圖15A示出制造根據(jù)第三實施例的半導(dǎo)體裝置的方法中的階段，并且是沿著圖12的線1-V截取的剖視圖。
[0045]圖14B和圖15B示出制造根據(jù)第三實施例的半導(dǎo)體裝置的方法中的階段，并且是沿著圖12的線I1-1V截取的剖視圖。
[0046]圖16示出根據(jù)第四實施例的半導(dǎo)體裝置的平面圖。
[0047]圖17A和圖17B示出分別沿著圖16的線1-疒和I1-1V截取的剖視圖。
[0048]圖18示出根據(jù)一些實施例的半導(dǎo)體裝置的有源圖案的概念圖。
[0049]圖19示出根據(jù)其他實施例的半導(dǎo)體裝置的有源圖案的概念圖。
[0050]圖20示出包括根據(jù)一些實施例的半導(dǎo)體裝置的電子系統(tǒng)的框圖。
[0051]圖21示出展示包括根據(jù)一些實施例的半導(dǎo)體裝置的電子裝置的構(gòu)造的框圖。
[0052]圖22至圖24示出包括根據(jù)實施例的半導(dǎo)體裝置的多媒體裝置。
【具體實施方式】
[0053]在下文中，將參照示出示例性實施例的附圖更充分地描述實施例。然而，示例性實施例可以以許多不同的形式來實施，并且不應(yīng)被解釋為局限于在此闡述的實施例。更恰當?shù)?，提供這些實施例，使得本公開將是徹底的和完整的，并向本領(lǐng)域技術(shù)人員充分地傳達示例性實施方式的范圍。在附圖中，為了清晰起見，可夸大層、元件和區(qū)域的尺寸和相對尺寸。相同的附圖標記始終表示相同的元件。
[0054]還將理解，當諸如層、區(qū)域或基底的元件被稱作“在”另一元件“上”或“到”另一元件“上”時，該元件可以直接在另一元件上，或者也可以存在中間的元件或?qū)?。此外，還將理解，盡管這里可以使用術(shù)語“第一”、“第二”等來描述各種元件，但是這些元件不應(yīng)受這些術(shù)語的限制。這些術(shù)語僅是用于將一個元件與另一個元件區(qū)別開來。
[0055]這里使用的術(shù)語僅是為了描述特定實施例的目的，而不意圖進行限制。如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式的“一個(種/者)”和“所述(該)”也意圖包括復(fù)數(shù)形式。還將理解的是，當在本說明書中使用術(shù)語“包含”和/或“包括”時，說明存在所述特征、區(qū)域、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或更多個其他特征、區(qū)域、整體、步驟、操作、元件、組件和/或它們的組。
[0056]圖1是根據(jù)實施例的半導(dǎo)體裝置的平面圖。圖2A和圖2B是分別示出沿著圖1的線1-17和I1-1V截取的根據(jù)第一實施例的半導(dǎo)體裝置的剖視圖。
[0057]參照圖1以及圖2A和圖2B，半導(dǎo)體裝置可以包括彼此相鄰的第一邏輯單元Cl和第二邏輯單元C2。在本說明書中，“邏輯單元”可以表示用于執(zhí)行一個布爾邏輯函數(shù)(例如，INVERTER、AND、OR、NAND和NOR等)或一個存儲函數(shù)(例如，F(xiàn)LIP-FLOP)的單元。在下文中，基于第一邏輯單元Cl描述實施例，但是第二邏輯單元C2可以具有與第一邏輯單元Cl完全相同或類似的結(jié)構(gòu)。
[0058]第一邏輯單元Cl可以包括被器件隔離層ST彼此分開的有源區(qū)AR。單元邊界Cb可以限定在第一邏輯單元Cl與第二邏輯單元C2之間。
[0059]器件隔離層ST可以包括第一器件隔離層STl和第二器件隔離層ST2。第一器件隔離層STl可以將有源區(qū)AR彼此分開。有源區(qū)AR可以利用有源區(qū)AR之間的第一器件隔離層STl而在第一方向Dl上彼此分隔開。第二器件隔離層ST2可以將第一邏輯單元Cl與第二邏輯單元C2分開。第一邏輯單元Cl與第二邏輯單元C2可以在與第一方向Dl交叉的第二方向D2上彼此相鄰。第一器件隔離層STl可以在第二方向D2上延伸，第二器件隔離層ST2可以在第一方向Dl上延伸。第一器件隔離層STl和第二器件隔離層ST2可以是一個絕緣層的實質(zhì)上彼此連接的部分(例如，同一絕緣層的部分)。器件隔離層ST可以形成在基底100上?；?00可以是例如硅基底、鍺基底或SOI (絕緣體上硅)基底。器件隔離層ST可以包括例如氧化硅層。
[0060]每個有源區(qū)AR可以包括從基底100突出的多個有源圖案AP。有源圖案AP可以在第一方向Dl上延伸并且在第二方向D2上彼此分隔開。例如，如圖1中所示，每個有源區(qū)AR可以包括四個有源圖案AP，但是實施例不限于此。器件隔離層ST還可以包括設(shè)置在有源圖案AP的兩側(cè)上的第三器件隔離層ST3。在第一方向Dl上延伸的第三器件隔離層ST3可以連接到第一器件隔離層STl。第一至第三器件隔離層STl、ST2和ST3可以實質(zhì)上為一個(例如，同一)絕緣層的彼此連接的部分。
[0061]根據(jù)實施例，每個有源圖案AP可以包括通過第三器件隔離層ST3暴露的上區(qū)域(在下文中，其被稱為有源鰭AF)(圖2B)。即，第三器件隔離層ST3的頂表面ST3_U可以位于比有源圖案AP的頂表面AP_mg的水平。第二器件隔離層ST2的頂表面可以與第三器件隔離層ST3的頂表面ST3JJ基本共面。
[0062]第一器件隔離層STl可以具有沿著與基底100的頂表面平行的方向上的寬度。如圖2A中所示，第一器件隔離層STl的上部分STlJJP的寬度可以大于第一器件隔離層STl的下部分ST1_LP的寬度。第一器件隔離層STl的頂表面STlJJ可以位于比有源圖案AP的頂表面AP_U高的水平。
[0063]如圖1中所示，在第二方向D2上延伸并且在第一方向Dl上彼此分隔開的柵極結(jié)構(gòu)GS可以設(shè)置在基底100上。柵極結(jié)構(gòu)GS可以包括設(shè)置在有源區(qū)AR之間的第一器件隔離層STl上的第一柵極結(jié)構(gòu)GSl和設(shè)置在有源區(qū)AR上的第二柵極結(jié)構(gòu)GS2。每個第二柵極結(jié)構(gòu)GS2可以與在第二方向D2上彼此分隔開的有源圖案AP交叉。第一柵極結(jié)構(gòu)GSl可以與有源圖案AP分隔開。
[0064]如圖2A中所示，每個柵極結(jié)構(gòu)GS可以包括在第二方向D2上延伸的柵電極GE、沿著柵電極GE的底表面延伸的柵極絕緣圖案G1、沿著柵電極GE的頂表面延伸的蓋圖案CAP以及形成在柵電極GE的相對側(cè)壁上的柵極間隔件GSP。柵極絕緣圖案GI可在柵電極GE和柵極間隔件GSP之間延伸。在第一方向Dl上延伸的蓋圖案CAP可以覆蓋多個柵電極GE的頂表面。
[0065]柵電極GE可以包括導(dǎo)電材料。例如，柵電極GE可以包括摻雜的半導(dǎo)體、金屬和導(dǎo)電金屬氮化物中的至少一者。柵極絕緣圖案GI可以包括例如氧化硅層、氮氧化硅層或具有比氧化硅層高的介電常數(shù)的介電層。蓋圖案CAP和柵極間隔件GSP可以分別包括例如氧化硅層、氮化硅層和氮氧化硅層中的至少一者。
[0066]第一柵極結(jié)構(gòu)GSl的底表面LI可以與第一器件隔離層STl的頂表面STlJJ(例如，直接)接觸。即，第一柵極結(jié)構(gòu)GSl的柵極絕緣圖案GI可以與第一器件隔離層STl的頂表面ST1_U (例如，直接)接觸。第一柵極結(jié)構(gòu)GSl的頂表面U可以位于比有源圖案AP的頂表面六?_1]高的水平。第二柵極結(jié)構(gòu)GS2的底表面L2可以與有源圖案AP的頂表面AP_U接觸。
[0067]源極/漏極區(qū)SD可以設(shè)置在每個第二柵極結(jié)構(gòu)GS2的兩個(例如，相對的)側(cè)面處的有源圖案AP中。根據(jù)實施例，源極/漏極區(qū)SD可以是在每個第二柵極結(jié)構(gòu)GS2的兩側(cè)處的有源鰭AF中設(shè)置的雜質(zhì)區(qū)。根據(jù)另一個實施例，源極/漏極區(qū)SD可以是使用有源圖案AP作為種子而形成的外延層。位于第二柵極結(jié)構(gòu)GS2的下面并且與第二柵極結(jié)構(gòu)GS2疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)CH。
[0068]第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而與相鄰的源極/漏極區(qū)SD電絕緣。即，第一柵極結(jié)構(gòu)GSl可以是不構(gòu)成第一邏輯單元Cl中的晶體管的虛擬柵極結(jié)構(gòu)。在第二方向D2上延伸的柵極結(jié)構(gòu)GS可以與在第一邏輯單元Cl和第二邏輯單元C2之間的單元邊界Cb交叉。柵極結(jié)構(gòu)GS可以在第二邏輯單元C2上延伸。
[0069]在第二方向D2上延伸的第一柵極結(jié)構(gòu)GSl可以與第二邏輯單元C2中設(shè)置的有源圖案AP交叉。在第二邏輯單元C2中，源極/漏極區(qū)SD可以設(shè)置在第一柵極結(jié)構(gòu)GSl的兩側(cè)處的有源圖案AP中。在第二邏輯單元C2中，位于第一柵極結(jié)構(gòu)GSl的下面并且與第一柵極結(jié)構(gòu)GSl疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)CH。即，第一柵極結(jié)構(gòu)GSl可以構(gòu)成第二邏輯單元C2中的晶體管。
[0070]根據(jù)實施例，第一器件隔離層STl的頂表面STlJJ可以位于比有源圖案AP的頂表面八?_1]高的水平，第一柵極結(jié)構(gòu)GSl可以設(shè)置在第一器件隔離層STl的頂表面ST1_U上。因此，在第一邏輯單元Cl中，第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而容易地與相鄰的源極/漏極區(qū)SD絕緣。
[0071]覆蓋柵極結(jié)構(gòu)GS的第一層間絕緣層110可以設(shè)置在基底100上。第一層間絕緣層110可以設(shè)置在柵極結(jié)構(gòu)GS之間。每個柵極結(jié)構(gòu)GS的柵電極GE的頂表面可以與第一層間絕緣層110的頂表面基本共面。蓋圖案CAP可以在第一層間絕緣層110上延伸。第二層間絕緣層115可以設(shè)置在蓋圖案CAP上。第一層間絕緣層110和第二層間絕緣層115可以包括例如氧化硅層和氮氧化硅層中的至少一者。
[0072]貫穿第二層間絕緣層115、蓋圖案CAP和第一層間絕緣層110的源極/漏極接觸件CA可以連接到源極/漏極區(qū)SD。阻擋圖案130可以設(shè)置在每個源極/漏極接觸件CA與第一層間絕緣層110之間。阻擋圖案130可以在每個源極/漏極接觸件CA與蓋圖案CAP之間以及每個源極/漏極接觸件CA與第二層間絕緣層115之間延伸。此外，阻擋圖案130可以在每個源極/漏極接觸件CA與基底100之間延伸。阻擋圖案130可以包括金屬和金屬氮化物中的至少一者。例如，阻擋圖案130可以包括鈦和/或氮化鈦。
[0073]此外，導(dǎo)電圖案可以設(shè)置在源極/漏極接觸件CA與源極/漏極區(qū)SD之間。源極/漏極接觸件CA可以通過導(dǎo)電圖案電連接到源極/漏極區(qū)SD。每個導(dǎo)電圖案可以電連接利用它們之間的第三器件隔離層ST3在第二方向D2上彼此分隔開的源極/漏極區(qū)SD。導(dǎo)電圖案可以直接接觸源極/漏極區(qū)SD。導(dǎo)電圖案可以包括例如金屬硅化物層和金屬硅化物層上的金屬層。源極/漏極接觸件CA可以具有各種形狀。例如，當從平面圖觀察時，源極/漏極接觸件CA可以具有在第二方向D2上延伸的條形形狀。源極/漏極接觸件CA可以包括摻雜的半導(dǎo)體、金屬和導(dǎo)電金屬氮化物中的至少一者。源極/漏極接觸件CA的頂表面可以與第二層間絕緣層115的頂表面基本共面。
[0074]電連接到柵電極GE的柵極接觸件CB可以設(shè)置在每個柵極結(jié)構(gòu)GS(圖1)上。柵極接觸件CB可以貫穿第二層間絕緣層115和蓋圖案CAP以連接到柵電極GE。源極/漏極接觸件CA的頂表面和柵極接觸件CB的頂表面可以與第二層間絕緣層115的頂表面基本共面。源極/漏極接觸件CA和柵極接觸件CB可以包括相同的材料。柵極接觸件CB可以包括例如摻雜的半導(dǎo)體、金屬和導(dǎo)電金屬氮化物中的至少一者。
[0075]布線可以設(shè)置在基底100上以連接到源極/漏極接觸件CA和柵極接觸件CB。布線可以分別通過源極/漏極接觸件CA和柵極接觸件CB將電壓施加到源極/漏極區(qū)SD和柵電極GE。
[0076]圖3A至圖5A是示出制造根據(jù)第一實施例的半導(dǎo)體裝置的方法的圖，并且是沿著圖1的線1-V截取的剖視圖。圖3B至圖5B是示出制造根據(jù)第一實施例的半導(dǎo)體裝置的方法的圖，并且是沿著圖1的線I1-1V截取的剖視圖。
[0077]參照圖1以及圖3A和圖3B，可以在基底100上形成第一初步器件隔離層P_ST1和第二器件隔離層ST2?；?00可以是，例如，硅基底、鍺基底或SOI (絕緣體上硅)基底。有源區(qū)AR可以利用它們之間的第一初步器件隔離層P_ST1而在第一方向Dl上彼此分隔開。第一初步器件隔離層P_ST1可以在第二方向D2上延伸以將有源區(qū)AR彼此分開。第二器件隔離層ST2可以在第一方向Dl上延伸以將彼此相鄰的第一邏輯單元Cl與第二邏輯單元C2分開?？梢酝ㄟ^STK淺溝槽隔離)工藝形成第一初步器件隔離層?_311和第二器件隔離層ST2。
[0078]可以在基底100上形成第三器件隔離層ST3。第三器件隔離層ST3可以在第一方向Dl上延伸以限定每個有源區(qū)中的有源圖案AP。第三器件隔離層ST3可以在第一方向Dl上延伸，從而有源圖案AP可以在第一方向Dl上延伸。有源圖案AP可以在第二方向D2上彼此分隔開?？梢酝ㄟ^STI(淺溝槽隔離)工藝形成第三器件隔離層ST3。第一初步器件隔離層P_ST1、第二器件隔離層ST2和第三器件隔離層ST3可以包括例如氧化硅層。第一初步器件隔離層?_STl的頂表面、第二器件隔離層ST2的頂表面和第三器件隔離層ST3的頂表面可以與有源圖案AP的頂表面基本共面。
[0079]可以在基底100上形成掩模圖案120，掩模圖案120具有開口122并且暴露第一初步器件隔離層P_ST1的頂表面。開口 122可以暴露設(shè)置在第一初步器件隔離層?_311的兩側(cè)上的有源圖案AP的端區(qū)域。掩模圖案120可以包括S0H(硬掩模上旋涂)層。開口 122可以沿著第一初步器件隔離層P_ST1的頂表面延伸。
[0080]可以使用掩模圖案120作為蝕刻掩模來蝕刻第一初步器件隔離層P_ST1的上部分。因此，第一初步器件隔離層?_311的下部分可以保留在有源區(qū)AR之間。被開口 122暴露的有源圖案AP的端區(qū)域可以在蝕刻工藝期間被部分地蝕刻。被掩模圖案120覆蓋的第二器件隔離層ST2和第三器件隔離層ST3在蝕刻工藝期間不會被蝕刻。
[0081]可以在開口 122中形成絕緣圖案124。絕緣圖案124可以與第一初步器件隔離層P_STl的下部分接觸。形成絕緣圖案124的步驟可以包括:在掩模圖案120上形成填充開口 122的絕緣層(未示出)，并且將該絕緣層平坦化直到暴露掩模圖案120的頂表面為止。
[0082]絕緣圖案124可以包括與第一初步器件隔離層P_ST1相同的材料。絕緣圖案124可以包括例如氧化硅層。因此，絕緣圖案124可以與第一初步器件隔離層P_ST1的下部分接觸以形成一個整體。
[0083]參照圖1以及圖4A和圖4B，可以去除掩模圖案120?？梢允褂没一に嚭?或剝?nèi)スに噥砣コ谀D案120。
[0084]之后，可以蝕刻第三器件隔離層ST3以暴露有源圖案AP的上部分?？梢詫⑼ㄟ^第三器件隔離層ST3暴露的有源圖案AP的每個上區(qū)域限定為有源鰭AF。因此，第三器件隔離層ST3的頂表面ST3JJ可以位于比有源鰭AF的頂表面SPJJ低的水平。
[0085]在第三器件隔離層ST3的蝕刻工藝期間，可以蝕刻第二器件隔離層ST2的上部分。因此，第二器件隔離層ST2的頂表面可以與第三器件隔離層ST3的頂表面ST3_U基本共面。
[0086]在第三器件隔離層ST3的蝕刻工藝期間，可以蝕刻絕緣圖案124的上部分?？梢酝ㄟ^蝕刻后的絕緣圖案124和第一初步器件隔離層?_31!的下部分來限定第一器件隔離層ST1。即，可以將蝕刻后的絕緣圖案124限定為第一器件隔離層STl的上部分ST1_UP，并可以將第一初步器件隔離層?_3!1的下部分限定為第一器件隔離層STl的下部分ST1_LP。第一器件隔離層STl的上部分ST1_UP的寬度wl可以大于第一器件隔離層STl的下部分ST1_LP的寬度《2。第一器件隔離層STl的頂表面STlJJ可以位于比有源圖案AP的頂表面AP_U高的水平。
[0087]參照圖1以及圖5A和圖5B，可以在基底100上形成柵極結(jié)構(gòu)GS，柵極結(jié)構(gòu)GS在第二方向D2上延伸并在第一方向Dl上彼此分隔開。例如，形成柵極結(jié)構(gòu)GS的步驟可以包括:在基底100上形成犧牲柵極圖案、沿著每個犧牲柵極圖案的相對的側(cè)壁形成柵極間隔件GSP、形成覆蓋犧牲柵極圖案和柵極間隔件GSP的第一層間絕緣層110、將第一層間絕緣層110平坦化直到暴露犧牲柵極圖案為止、去除犧牲柵極圖案之后在柵極間隔件GSP之間形成間隙區(qū)、在第一層間絕緣層110上形成填充該間隙區(qū)的一部分的柵極絕緣層、在柵極絕緣層上形成填充該間隙區(qū)的其余部分的柵電極層、并將柵極絕緣層和柵電極層平坦化直到暴露第一層間絕緣層110的頂表面為止。因此，可以在間隙區(qū)中形成柵極絕緣圖案GI和柵電極GE。可以通過平坦化工藝使柵極間隔件GSP的上部分平坦化。通過平坦化工藝，柵極絕緣圖案GI的頂表面、柵電極GE的頂表面和柵極間隔件GSP的頂表面可以與第一層間絕緣層110的頂表面基本共面。在這種情況下，如圖5A中所示，柵極絕緣圖案GI可以在柵電極GE和柵極間隔件GSP之間延伸。
[0088]之后，可以在第一層間絕緣層110上形成蓋圖案CAP。蓋圖案CAP可以覆蓋柵極絕緣圖案GI的頂表面、柵電極GE的頂表面和柵極間隔件GSP的頂表面。
[0089]在另一個示例中，形成柵極結(jié)構(gòu)GS的步驟可以包括在基底100上順序地形成柵極絕緣層、柵電極層和蓋層，并通過順序地將蓋層、柵電極層和柵極絕緣層圖案化來形成蓋圖案CAP、柵電極GE和柵極絕緣圖案GI。在這種情況下，與圖5A中所示不同，柵極絕緣圖案GI可以局部地形成在柵電極GE的下面，蓋圖案CAP可以局部地形成在柵電極GE的頂表面上。形成柵極結(jié)構(gòu)GS的步驟還可以包括沿著柵電極GE的相對的側(cè)壁形成柵極間隔件GSP。形成柵極間隔件GSP的步驟可以包括形成覆蓋柵極絕緣圖案G1、柵電極GE和蓋圖案CAP的柵極間隔件層(未示出)，并且對柵極間隔件層執(zhí)行各向異性蝕刻工藝。
[0090]柵極結(jié)構(gòu)GS可以包括第一柵極結(jié)構(gòu)GSl和第二柵極結(jié)構(gòu)GS2。第一柵極結(jié)構(gòu)GSl可以設(shè)置在第一器件隔離層STl上并且在有源區(qū)AR之間，第二柵極結(jié)構(gòu)GS2可以設(shè)置在有源區(qū)AR上。每個第二柵極結(jié)構(gòu)GS2可以與有源圖案AP交叉，并且在第一方向Dl上彼此分隔開。第一柵極結(jié)構(gòu)GSl可以與有源圖案AP分隔開。
[0091]第一柵極結(jié)構(gòu)GSl的底表面LI可以接觸第一器件隔離層STl的頂表面ST1_U。第一柵極結(jié)構(gòu)GSl的柵極絕緣圖案GI可以接觸第一器件隔離層STl的頂表面ST1_U。因此，第一柵極結(jié)構(gòu)GSl的底表面LI可以位于比有源圖案AP的頂表面六?_1]高的水平。第二柵極結(jié)構(gòu)GS2的底表面L2可以接觸有源圖案AP的頂表面AP_U。
[0092]可以在每個第二柵極結(jié)構(gòu)GS2的兩側(cè)處的有源圖案AP中形成源極/漏極區(qū)SD。形成源極/漏極區(qū)SD的步驟可以包括:形成犧牲柵極圖案和柵極間隔件GSP，并且使用每個犧牲柵極圖案的兩側(cè)的有源圖案AP作為種子來執(zhí)行選擇性外延生長工藝。針對另一個示例，形成源極/漏極區(qū)SD的步驟可以包括:在形成柵極結(jié)構(gòu)GS之后，對每個第二柵極結(jié)構(gòu)GS2的兩側(cè)處的有源圖案AP執(zhí)行離子注入工藝。
[0093]返回參照圖1以及圖2A和圖2B，可以在基底100上形成覆蓋柵極結(jié)構(gòu)GS的第二層間絕緣層115。根據(jù)實施例，可以在蓋圖案CAP上形成第二層間絕緣層?？梢詫⒃礃O/漏極接觸件CA形成為貫穿第二層間絕緣層115、蓋圖案CAP和第一層間絕緣層110，然后連接到源極/漏極區(qū)SD。可以將柵極接觸件CB形成為貫穿柵極結(jié)構(gòu)上的第二層間絕緣層115和蓋圖案CAP，然后連接到柵電極GE。形成源極/漏極接觸件CA和柵極接觸件CB的步驟可以包括:形成貫穿第一層間絕緣層110、第二層間絕緣層115和蓋圖案CAP進而暴露源極/漏極區(qū)SD的接觸孔、形成貫穿第二層間絕緣層115和蓋圖案CAP進而暴露柵電極GE的柵極接觸孔、在第二層間絕緣層115上形成填充每個源極/漏極接觸孔的一部分和柵極接觸孔的一部分的阻擋層、在阻擋層上形成填充每個源極/漏極接觸孔的其余部分和柵極接觸孔的其余部分的導(dǎo)電層、并將阻擋層和導(dǎo)電層平坦化直到暴露第二層間絕緣層115為止。
[0094]可以在基底100上形成布線。布線可以電連接源極/漏極接觸件CA和柵極接觸件CB。布線可以分別通過源極/漏極接觸件CA和柵極接觸件CB被施加電壓到源極/漏極區(qū)SD和柵電極GE。
[0095]圖6A和圖6B是示出根據(jù)第二實施例的半導(dǎo)體裝置的圖，并且是分別沿著圖1的線1-1'和I1-1I'截取的剖視圖。對與參照圖1以及圖2A和圖2B的根據(jù)第一實施例的半導(dǎo)體裝置相同的結(jié)構(gòu)，提供相同的附圖標記。將省略對已經(jīng)在上面討論過的共同特征的描述。
[0096]參照圖1以及圖6A和圖6B，半導(dǎo)體裝置可以包括彼此相鄰的第一邏輯單元Cl和第二邏輯單元C2。第一邏輯單元Cl可以包括通過器件隔離層ST而彼此分開的有源區(qū)AR。第一邏輯單元Cl可以通過器件隔離層ST與第二邏輯單元C2分開。單元邊界Cb可以限定在彼此相鄰的第一邏輯單元Cl與第二邏輯單元C2之間。
[0097]器件隔離層ST可以包括第一器件隔離層STl和第二器件隔離層ST2。第一器件隔離層STl可以在第二方向D2上延伸以將有源區(qū)AR彼此分開。有源區(qū)AR可以利用有源區(qū)AR之間的第一器件隔離層STl而在第一方向Dl上彼此分隔開。在第一方向Dl上延伸的第二器件隔離層ST2可以將第一邏輯單元Cl和與第一邏輯單元Cl相鄰的第二邏輯單元C2分開。
[0098]每個有源區(qū)AR可以包括從基底100突出的多個有源圖案AP。有源圖案AP可以在第一方向Dl上延伸并且在第二方向D2上彼此分隔開。器件隔離層ST還可以包括設(shè)置在有源圖案AP的兩側(cè)上的第三器件隔離層ST3。在第一方向Dl上延伸的第三器件隔離層ST3可以連接到第一器件隔離層STl。
[0099]根據(jù)實施例，每個有源圖案AP可以包括通過第三器件隔離層ST3暴露的上區(qū)域(在下文中，其被稱為有源鰭AF)。第三器件隔離層ST3的頂表面ST3_U可以位于比有源圖案AP的頂表面AP_U低的水平。第二器件隔離層ST2的頂表面可以與第三器件隔離層ST3的頂表面ST3JJ基本共面。
[0100]在第二方向D2上延伸并且在第一方向Dl上彼此分隔開的柵極結(jié)構(gòu)GS可以設(shè)置在基底100上。根據(jù)實施例，柵極結(jié)構(gòu)GS可以包括貫穿有源區(qū)AR之間的第一器件隔離層STl的第一柵極結(jié)構(gòu)GSl以及設(shè)置在有源區(qū)AR上的第二柵極結(jié)構(gòu)GS2。每個第二柵極結(jié)構(gòu)GS2可以與在第二方向D2上彼此分隔開的有源圖案AP交叉。第一柵極結(jié)構(gòu)GSl可以與有源圖案AP分隔開。
[0101]每個柵極結(jié)構(gòu)GS可以包括在第二方向D2上延伸的柵電極GE、沿著柵電極GE的底表面延伸的柵極絕緣圖案G1、沿著柵電極GE的頂表面延伸的蓋圖案CAP以及形成在柵電極GE的相對的側(cè)壁上的柵極間隔件GSP。柵極絕緣圖案GI可以在柵電極GE和柵極間隔件GSP之間延伸。在第一方向Dl上延伸的蓋圖案CAP可以覆蓋多個柵電極GE的頂表面。
[0102]根據(jù)實施例，第一柵極結(jié)構(gòu)GSl的底表面LI可以與第一器件隔離層STl的底表面ST1_L接觸。即，第一柵極結(jié)構(gòu)GSl的柵極絕緣圖案GI可以與第一器件隔離層STl的底表面ST1_L接觸。第一柵極結(jié)構(gòu)GSl的頂表面U可以位于比有源圖案AP的頂表面六?_1]高的水平。第二柵極結(jié)構(gòu)GS2的底表面L2可以與有源圖案AP的頂表面AP_U接觸。
[0103]源極/漏極區(qū)SD可以設(shè)置在每個第二柵極結(jié)構(gòu)GS2的兩個側(cè)面的有源圖案AP中。位于第二柵極結(jié)構(gòu)GS2的下面并且與第二柵極結(jié)構(gòu)GS2疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)CH。
[0104]第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而與相鄰的源極/漏極區(qū)SD電絕緣。即，第一柵極結(jié)構(gòu)GSl可以是不構(gòu)成第一邏輯單元Cl中的晶體管的虛擬柵極結(jié)構(gòu)。在第二方向D2上延伸的柵極結(jié)構(gòu)GS可以與在第一邏輯單元Cl和第二邏輯單元C2之間的單元邊界Cb交叉。柵極結(jié)構(gòu)GS可以在第二邏輯單元C2上延伸。
[0105]在第二方向D2上延伸的第一柵極結(jié)構(gòu)GSl可以與第二邏輯單元C2中設(shè)置的有源圖案AP交叉。在第二邏輯單元C2中，源極/漏極區(qū)SD可以設(shè)置在第一柵極結(jié)構(gòu)GSl的兩側(cè)的有源圖案AP中。在第二邏輯單元C2中，位于第一柵極結(jié)構(gòu)GSl的下面并且與第一柵極結(jié)構(gòu)GSl疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)CH。即，第一柵極結(jié)構(gòu)GSl可以構(gòu)成晶體管。
[0106]根據(jù)實施例，貫穿第一器件隔離層STl的第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而容易地與相鄰的源極/漏極區(qū)SD絕緣。此外，通過設(shè)置貫穿第一器件隔離層STl的第一柵極結(jié)構(gòu)GSl可以使第一柵極結(jié)構(gòu)GSl的柵電極GE的體積增大。因此，在第二邏輯單元C2中，由第一柵極結(jié)構(gòu)GSl構(gòu)成的晶體管可以具有多種特性。
[0107]覆蓋柵極結(jié)構(gòu)GS的第一層間絕緣層110可以設(shè)置在基底100上。第一層間絕緣層110可以設(shè)置在柵極結(jié)構(gòu)GS之間。每個柵極結(jié)構(gòu)GS的柵電極GE的頂表面可以與第一層間絕緣層110的頂表面基本共面。蓋圖案CAP可以在第一層間絕緣層110上延伸。第一層間絕緣層110可以包括氧化硅層和氮氧化硅層中的至少一者。
[0108]根據(jù)實施例，第一器件隔離層STl可以包括與第一層間絕緣層110相同的材料。第一器件隔離層STl可以連接到第一層間絕緣層110以形成一個整體。
[0109]第二層間絕緣層115可以設(shè)置在蓋圖案CAP上。第二層間絕緣層115可以包括氧化硅層和氮氧化硅層中的至少一者。
[0110]貫穿第二層間絕緣層115、蓋圖案CAP和第一層間絕緣層110的源極/漏極接觸件CA可以連接到源極/漏極區(qū)SD。阻擋圖案130可以設(shè)置在每個源極/漏極接觸件CA與第一層間絕緣層110之間。阻擋圖案130可以在每個源極/漏極接觸件CA與蓋圖案CAP之間以及每個源極/漏極接觸件CA與第二層間絕緣層115之間延伸。此外，阻擋圖案130可以在每個源極/漏極接觸件CA與基底100之間延伸。電連接到柵電極GE的柵極接觸件CB可以設(shè)置在每個柵極結(jié)構(gòu)GS上。柵極接觸件CB可以貫穿第二層間絕緣層115和蓋圖案CAP以連接到柵電極GE。源極/漏極接觸件CA的頂表面和柵極接觸件CB的頂表面可以與第二層間絕緣層115的頂表面基本共面。源極/漏極接觸件CA和柵極接觸件CB可以包括相同的材料。
[0111]布線可以設(shè)置在基底100上以連接到源極/漏極接觸件CA和柵極接觸件CB。布線可以分別通過源極/漏極接觸件CA和柵極接觸件CB將電壓施加到源極/漏極區(qū)SD和柵電極GE。
[0112]圖7A和圖8A是示出制造根據(jù)第二實施例的半導(dǎo)體裝置的方法的圖，并且是沿著圖1的線1-V截取的剖視圖。圖7B和圖SB是示出制造根據(jù)第二實施例的半導(dǎo)體裝置的方法的圖，并且是沿著圖1的線I1-1V截取的剖視圖。對與參照圖1以及圖3A至圖5A和圖3B至圖5B的制造根據(jù)第一實施例的半導(dǎo)體裝置的方法相同的結(jié)構(gòu)，提供相同的附圖標記。將省略對上面已經(jīng)描述過的共同特征的描述。
[0113]參照圖1以及圖7A和圖7B，可以在基底100上形成第一初步器件隔離層(未示出)和第二器件隔離層ST2。在第一邏輯單元Cl中，第一初步器件隔離層可以在第二方向D2上延伸以將有源區(qū)AR彼此分開。有源區(qū)AR可以在第一方向Dl上彼此分隔開。第二器件隔離層ST2可以在第一方向Dl上延伸以將第一邏輯單元Cl和與第一邏輯單元Cl相鄰的第二邏輯單元C2分開。可以通過STK淺溝槽隔離)工藝形成第一初步器件隔離層和第二器件隔離層ST2。此夕卜，可以在基底100上形成第三器件隔離層ST3。第三器件隔離層ST3可以在第一方向Dl上延伸以限定每個有源區(qū)AR中的有源圖案AP。可以通過STK淺溝槽隔離)工藝形成第三器件隔離層ST3。第一初步器件隔離層、第二器件隔離層ST2和第三器件隔離層ST3可以是一個絕緣層的實質(zhì)上彼此連接的部分。第一初步器件隔離層的頂表面、第二器件隔離層ST2的頂表面和第三器件隔離層ST3的頂表面可以與有源圖案AP的頂表面基本共面。
[0114]可以蝕刻第三器件隔離層ST3的上部分以暴露有源圖案AP的上區(qū)域?？梢詫⑼ㄟ^第三器件隔離層ST3暴露的有源圖案AP的上區(qū)域限定為有源鰭AF。在蝕刻工藝期間，可以蝕刻第一初步器件隔離層的頂表面和第二器件隔離層ST2。因此，第一初步器件隔離層的頂表面、第二器件隔離層ST2的頂表面可以與第三器件隔離層ST3的頂表面基本共面。
[0115]可以在基底100上形成掩模圖案120，掩模圖案120具有開口122并且暴露第一初步器件隔離層的頂表面。掩模圖案120可以包括SOH(硬掩模上旋涂)層。開口 122可以沿著第一初步器件隔離層的頂表面延伸。
[0116]可以通過使用掩模圖案120作為蝕刻掩模執(zhí)行蝕刻工藝來去除第一初步器件隔離層。因此，可以在有源區(qū)AR之間形成暴露基底100的溝槽T。被掩模圖案120覆蓋的第二器件隔離層ST2和第三器件隔離層ST3在蝕刻工藝期間不會被蝕刻。
[0117]參照圖1以及圖8A和圖8B，可以去除掩模圖案120?？梢允褂没一に嚭?或剝?nèi)スに噥砣コ谀D案120。
[0118]之后，可以在基底100上形成在第二方向D2上延伸并且在第一方向Dl上彼此分隔開的柵極結(jié)構(gòu)GS。形成柵極結(jié)構(gòu)GS的步驟可以與參照圖1、圖5A和圖5B描述的制造根據(jù)第一實施例的半導(dǎo)體裝置的方法相同。例如，形成柵極結(jié)構(gòu)GS的步驟可以包括:形成犧牲柵極圖案和柵極間隔件GSP、形成覆蓋犧牲柵極圖案的第一層間絕緣層110、將第一層間絕緣層110平坦化直到暴露犧牲柵極圖案為止、去除犧牲柵極圖案之后在柵極間隔件GSP之間形成間隙區(qū)、并在間隙區(qū)中形成柵極絕緣圖案GI和柵電極GE。之后，可以在第一層間絕緣層110上形成覆蓋柵極絕緣圖案GI的頂表面、柵電極GE的頂表面和柵極間隔件GSP的頂表面的蓋圖案 CAP ο
[0119]根據(jù)實施例，柵極結(jié)構(gòu)GS可以包括設(shè)置在位于有源區(qū)AR之間的溝槽T中的第一柵極結(jié)構(gòu)GSl以及設(shè)置在有源區(qū)AR上的第二柵極結(jié)構(gòu)GS2。每個第二柵極結(jié)構(gòu)GS2可以與第二方向D2上彼此分隔開的有源圖案AP交叉。第一柵極結(jié)構(gòu)GSl可以與有源圖案AP分隔開。
[0120]第一柵極結(jié)構(gòu)GSl的底表面LI可以與溝槽T的底表面接觸。即，第一柵極結(jié)構(gòu)GSl的柵極絕緣圖案GI可以與溝槽T的底表面接觸。第一柵極結(jié)構(gòu)GSI的相對側(cè)壁可以與溝槽T的內(nèi)側(cè)壁分隔開。因此，可以將第一柵極結(jié)構(gòu)GSl形成為部分地填充溝槽T，并且可以將第一層間絕緣層110形成為填充溝槽T的其余部分。第一層間絕緣層110的一部分可以在第一柵極結(jié)構(gòu)GSl的相對側(cè)壁與溝槽T的內(nèi)側(cè)壁之間延伸。
[0121]第一柵極結(jié)構(gòu)GSl的頂表面U可以位于比有源圖案AP的頂表面高的水平處。第二柵極結(jié)構(gòu)GS2的底表面L2可以與有源圖案AP的頂表面AP_U接觸。
[0122]可以在每個第二柵極結(jié)構(gòu)GS2的兩側(cè)的有源圖案AP中形成源極/漏極區(qū)SD。形成源極/漏極區(qū)SD的步驟可以與參照圖1、圖5A和圖5B的制造根據(jù)第一實施例的半導(dǎo)體裝置的方法相同。
[0123]返回參照圖1以及圖6A和圖6B，可以將第一層間絕緣層110形成為完全填充溝槽T。因此，可以限定將有源區(qū)AR彼此分隔開的第一器件隔離層ST1。第一器件隔離層STl可以在第二方向D2上延伸。第一柵極結(jié)構(gòu)GSl可以貫穿第一器件隔離層ST1。
[0124]可以在蓋圖案CAP上形成第二層間絕緣層115?？梢孕纬膳c源極/漏極區(qū)SD連接的源極/漏極接觸件CA。源極/漏極接觸件CA可以貫穿第二層間絕緣層115、蓋圖案CAP和第一層間絕緣層110。可以在每個柵極結(jié)構(gòu)GS上形成與柵電極GE連接的柵極接觸件CB ο柵極接觸件CB可以貫穿第二層間絕緣層115和蓋圖案CAP。形成源極/漏極接觸件CA和柵極接觸件CB的步驟可以與制造根據(jù)第一實施例的半導(dǎo)體裝置的方法相同。
[0125]可以在基底100上形成布線。布線可以電連接源極/漏極接觸件CA和柵極接觸件CB。布線可以分別通過源極/漏極接觸件CA和柵極接觸件CB施加電壓到源極/漏極區(qū)SD和柵電極GE。
[0126]圖9是示出根據(jù)一些實施例的變型示例的半導(dǎo)體裝置的平面圖。圖1OA和圖1OB是示出根據(jù)第一實施例的變型示例的半導(dǎo)體裝置的圖，并且是分別沿著圖9的線1-1'和I1-1疒截取的剖視圖。在下文中，為了簡化描述，以下將僅描述與參照圖1以及圖2A和圖2B描述的根據(jù)第一實施例的半導(dǎo)體裝置的差異。
[0127]參照圖9以及圖1OA和圖10B，柵極結(jié)構(gòu)GS可以包括第一柵極結(jié)構(gòu)GSl和第二柵極結(jié)構(gòu)GS2。第一柵極結(jié)構(gòu)GSl可以設(shè)置在有源區(qū)AR之間的第一器件隔離層STl上。第二柵極結(jié)構(gòu)GS2可以設(shè)置在有源區(qū)AR上，每個第二柵極結(jié)構(gòu)GS2可以與彼此分隔開的有源圖案AP交叉。
[0128]根據(jù)變型的示例實施例，當從平面圖中觀察時，第一柵極結(jié)構(gòu)GSl可以設(shè)置為與在第二方向D2上彼此分隔開的有源圖案AP的端區(qū)域以及第一器件隔離層STl疊置。第一柵極結(jié)構(gòu)GSl的底表面的第一部分Ll(a)可以與在第二方向上彼此分隔開的有源區(qū)AP的端區(qū)域接觸，第一柵極結(jié)構(gòu)GSl的底表面的第二部分Ll(b)可以與第一器件隔離層STl的頂表面STlJJ接觸。
[0129]第一器件隔離層STl的頂表面STlJJ可以位于比有源圖案AP的頂表面高的水平。即，與有源區(qū)AP的端區(qū)域接觸的第一柵極結(jié)構(gòu)GSl的底表面的第一部分Ll(a)可以位于比與第一器件隔離層STl的頂表面ST1_U接觸的第一柵極結(jié)構(gòu)GSl的底表面的第二部分LUbMS的水平。第二柵極結(jié)構(gòu)GS2的底表面L2可以接觸有源圖案AP的頂表面AP_U。
[0130]源極/漏極區(qū)SD可以設(shè)置在每個第二柵極結(jié)構(gòu)GS2的兩側(cè)處的有源圖案AP中。第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而與相鄰的源極/漏極區(qū)SD電絕緣。此外，第一柵極結(jié)構(gòu)GSl可以包括在第二方向D2上延伸的柵電極GE和沿著柵電極GE的底表面延伸的柵極絕緣圖案GI。第一柵極結(jié)構(gòu)GSl的柵電極GE可以通過柵極絕緣圖案GI而與有源圖案AP絕緣。在第一邏輯單元Cl中，第一柵極結(jié)構(gòu)GSl可以是不構(gòu)成晶體管的虛擬柵極結(jié)構(gòu)。
[0131]第一柵極結(jié)構(gòu)GSl可以在第二邏輯單元C2上延伸。第一柵極結(jié)構(gòu)GSl可以在第二方向D2上延伸以與第二邏輯單元C2中設(shè)置的有源圖案AP交叉。在第二邏輯單元C2中，源極/漏極區(qū)可以設(shè)置在每個第一柵極結(jié)構(gòu)GSl的兩側(cè)的有源圖案AP中。在第二邏輯單元C2中，位于第一柵極結(jié)構(gòu)GSl的下面并且與第一柵極結(jié)構(gòu)GSl疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)。即，在第二邏輯單元C2中，第一柵極結(jié)構(gòu)GSl可以構(gòu)成晶體管。
[0132]根據(jù)變型的示例實施例，第一器件隔離層STl的頂表面STlJJ可以位于比有源圖案AP的頂表面六?_1]高的水平，第一柵極結(jié)構(gòu)GSl可以設(shè)置在第一器件隔離層STl的頂表面ST1_U上。因此，在第一邏輯單元Cl中，第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而容易地與相鄰的源極/漏極區(qū)SD絕緣。
[0133]此外，因為第一柵極結(jié)構(gòu)GSl的底表面的第一部分Ll(a)位于比第一柵極結(jié)構(gòu)GSl的底表面的第二部分Ll(b)低的水平，所以第一柵極結(jié)構(gòu)GSl的柵電極GE的體積可以增大。因此，在第二邏輯單元C2中，由第一柵極結(jié)構(gòu)GSl構(gòu)成的晶體管可以具有多種特性。
[0134]圖1lA和圖1lB是示出根據(jù)第二實施例的變型示例的半導(dǎo)體裝置的圖，并且是分別沿著圖9的線1-P和I1-1P截取的剖視圖。在下文中，為了簡化描述，以下將僅描述與參照圖1以及圖2A和圖2B描述的根據(jù)第一實施例的半導(dǎo)體裝置的差異。
[0135]參照圖9以及圖1lA和圖11B，柵極結(jié)構(gòu)GS可以包括貫穿有源區(qū)AR之間的第一器件隔離層STl的第一柵極結(jié)構(gòu)GSl以及設(shè)置在有源區(qū)AR上的第二柵極結(jié)構(gòu)GS2。每個第二柵極結(jié)構(gòu)GS2可以與在第二方向D2上彼此分隔開的有源圖案AP交叉。
[0136]根據(jù)變型的示例實施例，當從平面圖中觀察時，第一柵極結(jié)構(gòu)GSl可以設(shè)置為與在第二方向D2上彼此分隔開的有源圖案AP的端區(qū)域以及第一器件隔離層STl疊置。第一柵極結(jié)構(gòu)GSl的底表面的第一部分Ll(a)可以與在第二方向D2上彼此分隔開的有源區(qū)AP的端區(qū)域接觸，第一柵極結(jié)構(gòu)GSl的底表面的第二部分LI (b)可以與第一器件隔離層STl的底表面ST1_L接觸。因此，與有源區(qū)AP的端區(qū)域接觸的第一柵極結(jié)構(gòu)GSl的底表面的第一部分Ll(a)可以位于比與第一器件隔離層STl的底表面ST1_L接觸的第一柵極結(jié)構(gòu)GSl的底表面的第二部分Ll(b)高的水平。第一柵極結(jié)構(gòu)GSl的頂表面U可以位于比有源圖案AP的頂表面六?_1]高的水平。第二柵極結(jié)構(gòu)GS2的底表面L2可以與有源圖案AP的頂表面AP_U接觸。
[0137]源極/漏極區(qū)SD可以設(shè)置在每個第二柵極結(jié)構(gòu)GS2的兩側(cè)處的有源圖案AP中。第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而與相鄰的源極/漏極區(qū)SD電絕緣。此外，第一柵極結(jié)構(gòu)GSl可以包括在第二方向D2上延伸的柵電極GE和沿著柵電極GE的底表面延伸的柵極絕緣圖案GI，并且柵電極GE可以通過柵極絕緣圖案GI而與有源圖案AP電絕緣。在第一邏輯單元Cl中，第一柵極結(jié)構(gòu)GSl可以是不構(gòu)成晶體管的虛擬柵極結(jié)構(gòu)。
[0138]第一柵極結(jié)構(gòu)GSl可以在第二邏輯單元C2上延伸。在第二方向D2上延伸的第一柵極結(jié)構(gòu)GSl可以與第二邏輯單元C2中設(shè)置的有源圖案AP交叉。在第二邏輯單元C2中，源極/漏極區(qū)SD可以設(shè)置在每個第一柵極結(jié)構(gòu)GSl的兩側(cè)的有源圖案AP中。在第二邏輯單元C2中，位于第一柵極結(jié)構(gòu)GSl的下面并且與第一柵極結(jié)構(gòu)GSl疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)。即，設(shè)置在第二邏輯單元C2中的第一柵極結(jié)構(gòu)GSl可以構(gòu)成晶體管。
[0139]根據(jù)變型的示例實施例，在第一邏輯單元Cl中，貫穿第一器件隔離層STl的第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而容易地與相鄰的源極/漏極區(qū)SD絕緣。此外，通過設(shè)置貫穿第一器件隔離層STl的第一柵極結(jié)構(gòu)GSl可以使第一柵極結(jié)構(gòu)GSl的柵電極GE的體積增大。因此，在第二邏輯單元C2中，由第一柵極結(jié)構(gòu)GSl構(gòu)成的晶體管可以具有多種特性。
[0140]圖12是示出根據(jù)第三實施例的半導(dǎo)體裝置的平面圖。圖13A和圖13B是示出根據(jù)第三實施例的半導(dǎo)體裝置的圖，并且是分別沿著圖12的線1-P和I1-1I'截取的剖視圖。對與參照圖1以及圖2A和圖2B描述的根據(jù)第一實施例的半導(dǎo)體裝置相同的結(jié)構(gòu)，提供相同的附圖標記。將省略對上面已經(jīng)討論過的共同特征的描述。
[0141]參照圖12以及圖13A和圖13B，半導(dǎo)體裝置可以包括第一邏輯單元Cl和與第一邏輯單元Cl相鄰的第二邏輯單元C2。第一邏輯單元Cl可以包括通過器件隔離層ST而彼此分開的有源圖案AP。第一邏輯單元Cl可以通過器件隔離層ST而與第二邏輯單元C2分開。單元邊界Cb可以限定在第一邏輯單元Cl與第二邏輯單元C2之間。
[0142]器件隔離層ST可以包括第一器件隔離層STl和第二器件隔離層ST2。第一器件隔離層STl可以在第二方向D2上延伸，并且在第一方向Dl上將有源區(qū)AR彼此分開。第二器件隔離層ST2可以在第一方向Dl上延伸，并且將第一邏輯單元Cl和與第一邏輯單元Cl相鄰的第二邏輯單元C2分開。
[0143]每個有源區(qū)AR可以包括從基底100突出的多個有源圖案AP。有源圖案AP可以在第一方向Dl上延伸并且在第二方向D2上彼此分隔開。器件隔離層ST還可以包括設(shè)置在有源圖案AP的兩側(cè)上的第三器件隔離層ST3。在第一方向Dl上延伸的第三器件隔離層ST3可以連接到第一器件隔離層STl。
[0144]根據(jù)實施例，每個有源圖案AP可以具有通過第三器件隔離層ST3暴露的上區(qū)域(在下文中，其被稱為有源鰭AF)。即，第三器件隔離層ST3的頂表面ST3_U可以位于比有源圖案AP的頂表面AP_mg的水平。第二器件隔離層ST2的頂表面可以與第三器件隔離層ST3的頂表面ST3JJ基本共面。
[0145]與有源圖案AP交叉并且在第二方向D2上延伸的柵極結(jié)構(gòu)GS可以設(shè)置在基底100上。柵極結(jié)構(gòu)GS可以在第一方向Dl上彼此分隔開。每個柵極結(jié)構(gòu)GS可以包括在第二方向D2上延伸的柵電極GE、沿著柵電極GE的底表面延伸的柵極絕緣圖案G1、沿著柵電極GE的頂表面延伸的蓋圖案CAP以及設(shè)置在柵電極GE的相對的側(cè)壁上的柵極間隔件GSP。柵極絕緣圖案GI可以在柵電極GE和柵極間隔件GSP之間延伸。在第一方向Dl上延伸的蓋圖案CAP可以覆蓋多個柵電極GE的頂表面。
[0146]根據(jù)示例實施例，柵極結(jié)構(gòu)GS可以包括一對第一柵極結(jié)構(gòu)GSl以及第二柵極結(jié)構(gòu)GS2。每個第一柵極結(jié)構(gòu)GSl可以貫穿有源區(qū)AR之間的第一器件隔離層ST1。每個第二柵極結(jié)構(gòu)GS2可以與在第二方向D2上彼此分隔開的有源圖案AP交叉。
[0147]每個第一柵極結(jié)構(gòu)GSl可以設(shè)置為與有源圖案AP的端區(qū)域以及第一器件隔離層STl疊置。每個第一柵極結(jié)構(gòu)GSl的底表面的第一部分LI (a)可以與在第二方向D2上彼此分隔開的有源區(qū)AP的端區(qū)域接觸。每個第一柵極結(jié)構(gòu)GSl的底表面的第二部分Ll(b)可以與第一器件隔離層STl的底表面ST1_L接觸。因此，每個第一柵極結(jié)構(gòu)GSl的底表面的第一部分LI(a)可以位于比每個第一柵極結(jié)構(gòu)GSl的底表面的第二部分Ll(b)高的水平。每個第一柵極結(jié)構(gòu)GSl的頂表面U可以位于比有源圖案AP的頂表面AP_U高的水平。第二柵極結(jié)構(gòu)GS2的底表面L2可以接觸有源圖案AP的頂表面AP_U。
[0148]源極/漏極區(qū)SD可以設(shè)置在每個第二柵極結(jié)構(gòu)GS2的兩側(cè)的有源圖案AP中。位于第二柵極結(jié)構(gòu)GS2的下面并且與第二柵極結(jié)構(gòu)GS2疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)CH0
[0149]每個第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而與相鄰的源極/漏極區(qū)SD電絕緣。此外，每個第一柵極結(jié)構(gòu)GSl的柵電極GE可以通過柵極絕緣圖案GI而與有源圖案AP電絕緣。在第一邏輯單元Cl中，第一柵極結(jié)構(gòu)GSl可以是不構(gòu)成晶體管的虛擬柵極結(jié)構(gòu)。
[0150]第一柵極結(jié)構(gòu)GSl可以在第二邏輯單元C2上延伸。在第二方向D2上延伸的每個第一柵極結(jié)構(gòu)GSl可以與第二邏輯單元C2中設(shè)置的有源圖案AP交叉。源極/漏極區(qū)SD可以設(shè)置在每個第一柵極結(jié)構(gòu)GSl的兩側(cè)的有源圖案AP中或有源圖案AP處。位于第一柵極結(jié)構(gòu)GSl的下面并且與第一柵極結(jié)構(gòu)GSl疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)CH。即，在第二邏輯單元C2中，每個第一柵極結(jié)構(gòu)GSl可以構(gòu)成晶體管。
[0151]根據(jù)示例實施例，在第一邏輯單元Cl中，可以通過設(shè)置貫穿第一器件隔離層STl的成對的第一柵極結(jié)構(gòu)GSl而容易地使彼此相鄰的有源區(qū)AR彼此絕緣。此外，可以通過設(shè)置貫穿第一器件隔離層STl的第一柵極結(jié)構(gòu)GSl而使第一柵極結(jié)構(gòu)GSl的柵電極GE的體積增大。因此，在第二邏輯單元C2中，由第一柵極結(jié)構(gòu)GSl構(gòu)成的晶體管可以具有多種特性。
[0152]覆蓋柵極結(jié)構(gòu)GS的第一層間絕緣層110可以設(shè)置在基底100上。第一層間絕緣層110可以設(shè)置在柵極結(jié)構(gòu)GS之間。每個柵極結(jié)構(gòu)GS的柵電極GE的頂表面可以與第一層間絕緣層110的頂表面基本共面。蓋圖案CAP可以在第一層間絕緣層110上延伸。
[0153]根據(jù)示例實施例，第一器件隔離層STl可以包括與第一層間絕緣層110相同的材料。第一器件隔離層STl可以連接到第一層間絕緣層110以形成一個整體。
[0154]第二層間絕緣層115可以設(shè)置在蓋圖案CAP上。源極/漏極接觸件CA可以貫穿第二層間絕緣層115、蓋圖案CAP和第一層間絕緣層110以電連接到源極/漏極區(qū)SD。柵極接觸件CB可以設(shè)置在每個柵極結(jié)構(gòu)GS上。柵極接觸件CB可以貫穿第二層間絕緣層115和蓋圖案CAP以電連接到柵電極GE。電連接到源極/漏極接觸件CA和柵極接觸件CB的布線可以設(shè)置在基底100上。布線可以通過源極/漏極接觸件CA和柵極接觸件CB將電壓施加到源極/漏極區(qū)SD和柵電極GE。
[0155]圖14A和圖15A是示出制造根據(jù)第三實施例的半導(dǎo)體裝置的方法的圖，并且是沿著圖12的線1-1'截取的剖視圖。圖14B和圖15B是示出制造根據(jù)第三實施例的半導(dǎo)體裝置的方法的圖，并且是沿著圖12的線I1-1V截取的剖視圖。對與參照圖1、圖3A至圖5A以及圖3B至圖5B描述的根據(jù)第一實施例的半導(dǎo)體裝置的制造方法相同的結(jié)構(gòu)，提供相同的附圖標記。將省略對上面已經(jīng)描述過的共同特征的描述。
[0156]參照圖12以及圖14A和圖14B，可以在基底100上形成第一初步器件隔離層(未示出)和第二器件隔離層ST2。在第一邏輯單元Cl中，第一初步器件隔離層可以在第二方向D2上延伸以將有源區(qū)AR彼此分開。有源區(qū)AR可以在第一方向Dl上彼此分隔開。第二器件隔離層ST2可以在第一方向Dl上延伸以將第一邏輯單元Cl和與第一邏輯單元Cl相鄰的第二邏輯單元C2分開?？梢酝ㄟ^STI(淺溝槽隔離)工藝形成第一初步器件隔離層和第二器件隔離層ST2。此外，可以在基底100上形成第三器件隔離層ST3。第三器件隔離層ST3可以在第一方向Dl上延伸以限定每個有源區(qū)AR中的有源圖案AP?？梢酝ㄟ^STI(淺溝槽隔離)工藝形成第三器件隔離層ST3。第一初步器件隔離層、第二器件隔離層ST2和第三器件隔離層ST3可以是一個絕緣層的實質(zhì)上彼此連接的部分。第一初步器件隔離層的頂表面、第二器件隔離層ST2的頂表面和第三器件隔離層ST3的頂表面可以與有源圖案AP的頂表面基本共面。
[0157]可以蝕刻第三器件隔離層ST3的上部分以暴露有源圖案AP的上區(qū)域?？梢詫⑼ㄟ^第三器件隔離層ST3暴露的有源圖案AP的上區(qū)域限定為有源鰭AF。在蝕刻工藝期間，可以蝕刻第一初步器件隔離層和第二器件隔離層ST2。因此，第一初步器件隔離層的頂表面和第二器件隔離層ST2的頂表面可以與第三器件隔離層ST3的頂表面基本共面。
[0158]可以在基底100上形成掩模圖案120，掩模圖案120具有開口122并且暴露第一初步器件隔離層的頂表面。掩模圖案120可以包括SOH(硬掩模上旋涂)層。開口 122可以沿著第一初步器件隔離層的頂表面延伸。
[0159]可以通過使用掩模圖案120作為蝕刻掩模執(zhí)行蝕刻工藝來去除第一初步器件隔離層。因此，可以在有源區(qū)AR之間形成暴露基底100的溝槽T。被掩模圖案120覆蓋的第二器件隔離層ST2和第三器件隔離層ST3在蝕刻工藝期間不會被蝕刻。
[0160]參照圖12以及圖15A和圖15B，可以去除掩模圖案120?？梢允褂没一に嚭?或剝?nèi)スに噥砣コ谀D案120。
[0161]之后，可以在基底100上形成在第二方向D2上延伸并且在第一方向Dl上彼此分隔開的柵極結(jié)構(gòu)GS。形成柵極結(jié)構(gòu)GS的步驟可以與參照圖1、圖5A和圖5B描述的制造根據(jù)第一實施例的半導(dǎo)體裝置的方法基本相同。例如，形成柵極結(jié)構(gòu)GS的步驟可以包括:形成犧牲柵極圖案(未示出)和柵極間隔件GSP、形成覆蓋犧牲柵極圖案的第一層間絕緣層110、將第一層間絕緣層110平坦化直到暴露犧牲柵極圖案為止、去除犧牲柵極圖案之后在柵極間隔件GSP之間形成間隙區(qū)、并在間隙區(qū)中形成柵極絕緣圖案GI和柵電極GE。之后，可以在第一層間絕緣層110上形成覆蓋柵極絕緣圖案GI的頂表面、柵電極GE的頂表面和柵極間隔件GSP的頂表面的蓋圖案CAP。
[0162]根據(jù)實施例，柵極結(jié)構(gòu)GS可以包括設(shè)置在位于有源區(qū)AR之間的溝槽T中的一對第一柵極結(jié)構(gòu)GSl以及設(shè)置在有源區(qū)AR上的第二柵極結(jié)構(gòu)GS2。每個第二柵極結(jié)構(gòu)GS2可以與在第二方向D2上彼此分隔開的有源圖案AP交叉。
[0163]可以將每個第一柵極結(jié)構(gòu)GSl形成為與在第二方向上彼此分隔開的有源圖案AP的端區(qū)域以及溝槽T疊置。每個第一柵極結(jié)構(gòu)GSl的側(cè)壁可以與溝槽T的內(nèi)側(cè)壁接觸。可以將第一柵極結(jié)構(gòu)GSl形成為在溝槽T中彼此分隔開。因此，可以將第一柵極結(jié)構(gòu)GSl形成為部分地填充溝槽T，并且可以將第一層間絕緣層110形成為填充溝槽T的其余部分。即，第一層間絕緣層110的一部分可以在第一柵極結(jié)構(gòu)GSl之間延伸。
[0164]第一柵極結(jié)構(gòu)GSl的頂表面U可以位于比有源圖案AP的頂表面高的水平處。第二柵極結(jié)構(gòu)GS2的底表面L2可以與有源圖案AP的頂表面AP_U接觸。
[0165]可以在每個第二柵極結(jié)構(gòu)GS2的兩側(cè)的有源圖案AP中形成源極/漏極區(qū)SD。形成源極/漏極區(qū)SD的步驟可以與參照圖1、圖5A和圖5B的制造根據(jù)第一實施例的半導(dǎo)體裝置的方法相同。
[0166]返回參照圖12以及圖13A和圖13B，可以將第一層間絕緣層110形成為填充溝槽T的其余部分。因此，可以將使有源區(qū)AR彼此分隔開的第一器件隔離層STl限定在有源區(qū)AR之間。第一器件隔離層STl可以在第二方向D2上延伸。每個第一柵極結(jié)構(gòu)GSl可以貫穿第一器件隔離層STl。
[0167]可以在蓋圖案CAP上形成第二層間絕緣層115。可以形成連接到源極/漏極區(qū)SD的源極/漏極接觸件CA。源極/漏極接觸件CA可以貫穿第二層間絕緣層115、蓋圖案CAP和第一層間絕緣層110。可以在每個柵極結(jié)構(gòu)GS上形成連接到柵電極GE的柵極接觸件CB。柵極接觸件CB可以貫穿第二層間絕緣層115和蓋圖案CAP。形成源極/漏極接觸件CA和柵極接觸件CB的步驟可以與制造參照圖1以及圖2A和圖2B描述的根據(jù)第一實施例的半導(dǎo)體裝置的方法相同。
[0168]可以在基底100上形成布線。布線可以電連接源極/漏極接觸件CA和柵極接觸件CB。布線可以分別通過源極/漏極接觸件CA和柵極接觸件CB施加電壓到源極/漏極區(qū)SD和柵電極GE。
[0169]圖16是示出根據(jù)第四實施例的半導(dǎo)體裝置的平面圖。圖17A和圖17B分別是沿著圖16的線1-17和I1-1I7截取的剖視圖。對與參照圖1以及圖2A和圖2B描述的根據(jù)第一實施例的半導(dǎo)體裝置相同的結(jié)構(gòu)，提供相同的附圖標記。將省略對上面已經(jīng)討論過的共同特征的描述。
[0170]參照圖16以及圖17A和圖17B，半導(dǎo)體裝置可以包括第一邏輯單元Cl和與第一邏輯單元Cl相鄰的第二邏輯單元C2。第一邏輯單元Cl可以包括通過器件隔離層ST而彼此分開的有源圖案AP。第一邏輯單元Cl可以通過器件隔離層ST而與第二邏輯單元C2分開。單元邊界Cb可以限定在第一邏輯單元Cl與第二邏輯單元C2之間。
[0171]器件隔離層ST可以包括第一器件隔離層STl和第二器件隔離層ST2。第一器件隔離層STl可以在第二方向D2上延伸，并且在第一方向Dl上將有源區(qū)AR彼此分開。第二器件隔離層ST2可以在第一方向Dl上延伸，并且將第一邏輯單元Cl和與第一邏輯單元Cl相鄰的第二邏輯單元C2分開。
[0172]每個有源區(qū)AR可以包括基底100上突出的多個有源圖案AP。有源圖案AP可以在第一方向Dl上延伸并且在第二方向D2上彼此分隔開。器件隔離層ST還可以包括設(shè)置在有源圖案AP的兩側(cè)上的第三器件隔離層ST3。在第一方向Dl上延伸的第三器件隔離層ST3可以連接到第一器件隔離層STl。
[0173]根據(jù)實施例，每個有源圖案AP可以具有通過第三器件隔離層ST3暴露的上區(qū)域(在下文中，其被稱為有源鰭AF)。即，第三器件隔離層ST3的頂表面ST3_U可以位于比有源圖案AP的頂表面AP_mg的水平。第二器件隔離層ST2的頂表面可以與第三器件隔離層ST3的頂表面ST3JJ基本共面。
[0174]根據(jù)實施例，第一器件隔離層STl可以具有沿著與基底100的頂表面平行的方向的寬度。第一器件隔離層STl的上部分ST1_UP的寬度可以大于第一器件隔離層STl的下部分ST1_LP的寬度。第一器件隔離層STl的頂表面STlJJ可以位于比有源圖案AP的頂表面六?_1]高的水平
[0175]在第二方向D2上延伸并且在第一方向Dl上彼此分隔開的柵極結(jié)構(gòu)GS可以設(shè)置在基底100上。每個柵極結(jié)構(gòu)GS可以包括在第二方向D2上延伸的柵電極GE、沿著柵電極GE的底表面延伸的柵極絕緣圖案G1、沿著柵電極GE的頂表面延伸的蓋圖案CAP以及設(shè)置在柵電極GE的相對的側(cè)壁上的柵極間隔件GSP。柵極絕緣圖案GI可以在柵電極GE和柵極間隔件GSP之間延伸。在第一方向Dl上延伸的蓋圖案CAP可以覆蓋多個柵電極GE的頂表面。
[0176]根據(jù)示例實施例，柵極結(jié)構(gòu)GS可以包括一對第一柵極結(jié)構(gòu)GSl以及第二柵極結(jié)構(gòu)GS2。成對的第一柵極結(jié)構(gòu)GSl可以設(shè)置在第一器件隔離層STl上。第二柵極結(jié)構(gòu)GS2可以設(shè)置在有源區(qū)AR上。設(shè)置在第一器件隔離層STl上的每個第一柵極結(jié)構(gòu)GSl可以與有源圖案AP分隔開。每個第二柵極結(jié)構(gòu)GS2可以與第二方向D2上彼此分隔開的有源圖案AP交叉。
[0177]每個第一柵極結(jié)構(gòu)GSl的底表面LI可以與第一器件隔離層STl的頂表面STlJJ接觸。即，每個第一柵極結(jié)構(gòu)GSl的柵極絕緣圖案GI可以與第一器件隔離層STl的頂表面STlJJ接觸。因此，每個第一柵極結(jié)構(gòu)GSl的底表面LI可以位于比有源圖案AP的頂表面AP_U高的水平。第二柵極結(jié)構(gòu)GS2的底表面L2可以與有源圖案AP的頂表面AP_U接觸。
[0178]源極/漏極區(qū)SD可以設(shè)置在每個第二柵極結(jié)構(gòu)GS2的兩側(cè)處的有源圖案AP中。位于第二柵極結(jié)構(gòu)GS2的下面并且與第二柵極結(jié)構(gòu)GS2疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)CH0
[0179]每個第一柵極結(jié)構(gòu)GSl可以通過第一器件隔離層STl而與相鄰的源極/漏極區(qū)SD電絕緣。即，在第一邏輯單元Cl中，第一柵極結(jié)構(gòu)GSl可以是不構(gòu)成晶體管的虛擬柵極結(jié)構(gòu)。
[0180]第一柵極結(jié)構(gòu)GSl可以在第二邏輯單元C2上延伸。在第二方向D2上延伸的每個第一柵極結(jié)構(gòu)GSl可以與第二邏輯單元C2中設(shè)置的有源圖案AP交叉。源極/漏極區(qū)SD可以設(shè)置在每個第一柵極結(jié)構(gòu)GSl的兩側(cè)的有源圖案AP中或有源圖案AP處。位于第一柵極結(jié)構(gòu)GSl的下面并且與第一柵極結(jié)構(gòu)GSl疊置的有源圖案AP的區(qū)域可以用作溝道區(qū)CH。即，在第二邏輯單元C2中，每個第一柵極結(jié)構(gòu)GSl可以構(gòu)成晶體管。
[0181]根據(jù)實施例，第一器件隔離層的頂表面ST1_U可以位于比有源圖案AP的頂表面AP_U高的水平，成對的第一柵極結(jié)構(gòu)GSl可以設(shè)置在第一器件隔離層STl的頂表面ST1_U上。因此，在第一邏輯單元Cl中可以容易地使彼此相鄰的有源圖案彼此絕緣。
[0182]覆蓋柵極結(jié)構(gòu)GS的第一層間絕緣層110可以設(shè)置在基底100上。第一層間絕緣層110可以設(shè)置在柵極結(jié)構(gòu)GS之間，每個柵極結(jié)構(gòu)GS的柵電極GE的頂表面可以與第一層間絕緣層110的頂表面基本共面。蓋圖案CAP可以在第一層間絕緣層110上延伸。第二層間絕緣層115可以設(shè)置在蓋圖案CAP上。源極/漏極接觸件CA可以貫穿第二層間絕緣層115、蓋圖案CAP和第一層間絕緣層110以電連接到源極/漏極區(qū)SD。柵極接觸件CB可以設(shè)置在每個柵極結(jié)構(gòu)GS上。柵極接觸件CB可以貫穿第二層間絕緣層115和蓋圖案CAP以電連接到柵電極GE。電連接到柵極接觸件CB和源極/漏極接觸件CA的布線(未示出)可以設(shè)置在基底100上。布線可以通過源極/漏極接觸件CA和柵極接觸件CB將電壓施加到源極/漏極區(qū)SD和柵電極GE。
[0183]除了形成成對的柵極結(jié)構(gòu)GSl，制造根據(jù)第四實施例的半導(dǎo)體裝置(與圖1和圖5A中所示的不同)的方法可以與參照圖1、圖3A至圖5A和圖3B至圖5B描述的制造根據(jù)第一實施例的半導(dǎo)體裝置的方法相同。
[0184]根據(jù)實施例，半導(dǎo)體裝置可以包括彼此相鄰的第一邏輯單元和第二邏輯單元，所以柵極結(jié)構(gòu)中的至少一個與第一邏輯單元和第二邏輯單元兩者(例如連續(xù)地)交叉。柵極結(jié)構(gòu)中的至少一個可以是不構(gòu)成第一邏輯單元中的晶體管的虛擬柵極結(jié)構(gòu)，并且可以構(gòu)成第二邏輯單元中的晶體管。在第一邏輯單元中，可以通過將柵極結(jié)構(gòu)中的至少一個設(shè)置在器件隔離層上而使彼此相鄰的有源區(qū)容易地彼此絕緣。此外，由于柵極結(jié)構(gòu)的柵電極相對于器件隔離層的位置可以有助于柵電極體積的增大，因此在第二邏輯單元中，可以改善由該柵極結(jié)構(gòu)構(gòu)成的晶體管的各種特性。因此，可以提供具有極好的可靠性和各種特性的半導(dǎo)體裝置及其制造方法。注意，雖然有源圖案示出為具有鰭形狀，但是可以有各種變型。
[0185]圖18是示出根據(jù)一些實施例的半導(dǎo)體裝置的有源圖案的概念圖。有源圖案AP的橫截面可以具有歐米伽形狀(omega shape)，歐米伽形狀包括與基底100相鄰的頸部NC和比頸部NC寬的主體部BD。柵極絕緣圖案GI和柵電極GE可以順序地設(shè)置在有源圖案AP上。柵電極GE的一部分可以在有源圖案AP的下方延伸。
[0186]圖19是示出根據(jù)其他實施例的半導(dǎo)體裝置的有源圖案的概念圖。半導(dǎo)體裝置的有源圖案AP可以具有與基底100分隔開的納米線形狀。柵極絕緣圖案GI和柵電極GE可以順序地設(shè)置在有源圖案AP上。柵電極GE可以在有源圖案AP和基底100之間延伸。
[0187]圖20是示出包括根據(jù)一些實施例的半導(dǎo)體裝置的電子系統(tǒng)的框圖。
[0188]參照圖20，電子系統(tǒng)1100可以包括控制器1110、輸入/輸出(I /0)裝置1120、存儲裝置1130、接口 1140和總線1150?？刂破?110、輸入/輸出裝置1120、存儲裝置1130和/或接口1140可以通過總線1150而彼此結(jié)合?？偩€1150是數(shù)據(jù)移動的路徑。
[0189]控制器1110可以包括以下中的至少一者:例如，微處理器、數(shù)字信號處理器、微控制器和可以執(zhí)行與其類似的功能的邏輯裝置。輸入/輸出裝置1120可以包括例如小鍵盤、鍵盤和顯示裝置。存儲裝置1130可以存儲數(shù)據(jù)和/或命令。存儲裝置1130可以包括非易失性存儲裝置，例如，閃存裝置、相變存儲器裝置和/或磁存儲器裝置。此外，存儲裝置1130還可以包括易失性存儲裝置。在這種情況下，存儲裝置1130可以包括具有根據(jù)一些實施例的半導(dǎo)體裝置的SRAM(靜態(tài)隨機存取存儲器)裝置。接口 1140可以執(zhí)行將數(shù)據(jù)傳輸?shù)酵ㄐ啪W(wǎng)絡(luò)或從通信網(wǎng)絡(luò)接收數(shù)據(jù)的功能。接口 1140可以具有有線或無線形式。例如，接口 1140可以包括天線或有線/無線收發(fā)器?？梢詫⒏鶕?jù)一些實施例的半導(dǎo)體裝置設(shè)置為控制器1110和輸入/輸出裝置1120的一部分。雖然沒有示出，但是電子系統(tǒng)1100還可以包括高速DRAM(動態(tài)隨機存取存儲器)和/或SRAM作為用于改善控制器1100的操作的工作存儲器。
[0190]圖21是示出包括根據(jù)一些實施例的半導(dǎo)體裝置的電子裝置的構(gòu)造的框圖。
[0191]參照圖21，電子裝置1200可以包括半導(dǎo)體芯片1210。半導(dǎo)體芯片1210可以包括處理器1211、嵌入式存儲器1213和高速緩沖存儲器1215。
[0192]處理器1211可以包括一個或更多個處理器核Cl-Cn。一個或更多個處理器核Cl-Cn可以處理數(shù)據(jù)和信號。處理器核Cl-Cn可以包括根據(jù)實施例的半導(dǎo)體裝置，例如，參照圖1中所示的邏輯單元。電子裝置1200可以使用處理數(shù)據(jù)和信號來執(zhí)行特定功能。處理器1211可以是應(yīng)用處理器。
[0193]嵌入式存儲器1213可以與處理器1211交換第一數(shù)據(jù)DAT1。第一數(shù)據(jù)DATl可以是正在被一個或更多個處理器核Cl-Cn處理的或?qū)⒁灰粋€或更多個處理器核Cl-Cn處理的數(shù)據(jù)。嵌入式存儲器1213可以管理第一數(shù)據(jù)DAT1。例如，嵌入式存儲器1213可以緩沖第一數(shù)據(jù)DAT1。即，嵌入式存儲器1213可以作為處理器1211的工作存儲器或緩沖存儲器來操作。據(jù)此，電子裝置1200可以應(yīng)用于可穿戴裝置。
[0194]嵌入式存儲器1213可以是例如SRAM。SRAM可以以比DRAM更快的速度操作。當SRAM嵌入半導(dǎo)體芯片1210中時，電子裝置1200可以具有小尺寸并且可以以高速操作。SRAM可以包括根據(jù)實施例的半導(dǎo)體裝置。
[0195]具有一個或更多個處理器核Cl-Cn的高速緩沖存儲器1215可以安裝在半導(dǎo)體芯片1210上。高速緩沖存儲器1215可以存儲緩沖數(shù)據(jù)DATc。緩沖數(shù)據(jù)DATc可以是使用一個或更多個處理器核Cl-Cn的數(shù)據(jù)。高速緩沖存儲器1215可以具有包括根據(jù)實施例的半導(dǎo)體裝置的SRAMο
[0196]為了易于理解，在圖21中，高速緩沖存儲器1215示出為單獨組件。然而，處理器1211可以被配置為包括高速緩沖存儲器1215。注意，圖21不限于其中示出的范圍。
[0197]處理器1211、嵌入式存儲器1213和高速緩沖存儲器1215可以基于多種接口協(xié)議來傳輸數(shù)據(jù)。例如，處理器1211、嵌入式存儲器1213和高速緩沖存儲器1215可以基于下列中的至少一者來傳輸數(shù)據(jù)，即，USB(通用串行總線)、SCSI(小型計算機系統(tǒng)接口)、高速PCI(外圍組件互連)、ATA(高級技術(shù)附件)、PATA(并行ATA)、SATA(串行ATA)、SAS(串行附屬SCSI)、IDE(集成驅(qū)動電子設(shè)備)和UFS(通用閃存)。
[0198]圖22至圖24是示出包括根據(jù)實施例的半導(dǎo)體裝置的多媒體裝置的圖。圖20的電子系統(tǒng)1100和/或圖21的電子裝置1200可以應(yīng)用于圖22中示出的移動電話或智能電話2000，可以應(yīng)用于圖23中所示的平板或智能平板3000，并且可以應(yīng)用于圖24中所示的筆記本電腦4000 ο
[0199]已經(jīng)在這里公開了示例實施例，并且雖然采用了特定術(shù)語，但是僅以普遍性的和描述性的含義而非出于限制的目的來使用和解釋這些術(shù)語。在某些情況下，如本領(lǐng)域的普通技術(shù)人員自本申請的提交時起將清楚的，除非另有特定指示，否則結(jié)合具體實施例描述的特征、特性和/或元件可以單獨使用或者與結(jié)合其他實施例描述的特征、特性和/或元件組合起來使用。因此，本領(lǐng)域技術(shù)人員將理解的是，在不脫離如權(quán)利要求書闡述的本發(fā)明的精神和范圍的情況下，可以做出形式和細節(jié)上的各種改變。
【主權(quán)項】
1.一種半導(dǎo)體裝置，包括: 第一器件隔離層，在基底上限定沿著第一方向彼此分隔開的有源區(qū)； 第二器件隔離層，在每個有源區(qū)中限定從基底突出的多個有源圖案，第二器件隔離層在第一方向上延伸并且在與第一方向交叉的第二方向上彼此分隔開以連接到第一器件隔離層；以及 柵極結(jié)構(gòu)，在有源區(qū)之間的第一器件隔離層上沿著第二方向延伸， 其中，第二器件隔離層的頂表面處于比有源圖案的頂表面低的水平，第一器件隔離層的頂表面處于比有源圖案的頂表面高的水平，并且 其中，柵極結(jié)構(gòu)的底表面的至少第一部分處于比有源圖案的頂表面高的水平。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)的底表面的至少所述第一部分接觸第一器件隔離層的頂表面。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)與有源圖案分隔開，并且柵極結(jié)構(gòu)的底表面接觸第一器件隔離層的頂表面。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)的底表面的第二部分接觸在第二方向上彼此分隔開的有源圖案的端部，柵極結(jié)構(gòu)的底表面的所述第一部分接觸第一器件隔離層的頂表面。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中: 柵極結(jié)構(gòu)包括在第二方向上延伸的柵電極和沿著柵電極的底表面延伸的柵極絕緣圖案，并且 柵電極包括導(dǎo)電材料。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，柵極絕緣圖案的底表面的至少一部分接觸第一器件隔離層的頂表面。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述柵極結(jié)構(gòu)是第一柵極結(jié)構(gòu)，并且所述半導(dǎo)體裝置還包括: 在有源區(qū)上沿著第二方向延伸的第二柵極結(jié)構(gòu)，第二柵極結(jié)構(gòu)與有源圖案交叉并且彼此分隔開。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括位于每個第二柵極結(jié)構(gòu)的相對側(cè)處的有源圖案中的源極/漏極區(qū)，第一柵極結(jié)構(gòu)通過第一器件隔離層與相鄰的源極/漏極區(qū)電絕緣。9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括在第二方向上彼此相鄰的第一邏輯單元和第二邏輯單元， 其中，第一器件隔離層限定第一邏輯單元中的有源區(qū)，并且 其中，柵極結(jié)構(gòu)在第二方向上延伸以與第二邏輯單元的有源圖案交叉。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括: 源極/漏極區(qū)，位于第二邏輯單元的有源圖案的第一部分中，有源圖案的所述第一部分在柵極結(jié)構(gòu)的相對側(cè)處， 其中，有源圖案的第二部分是溝道區(qū)，有源圖案的所述第二部分在第二邏輯單元中的柵極結(jié)構(gòu)下面。11.一種半導(dǎo)體裝置，包括: 第一器件隔離層，在基底上限定在第一方向上彼此分隔開的有源區(qū)； 第二器件隔離層，在每個有源區(qū)中限定從基底突出的有源圖案，第二器件隔離層在第一方向上延伸并且在與第一方向交叉的第二方向上彼此分隔開以連接到第一器件隔離層；以及 柵極結(jié)構(gòu)，在第二方向上延伸并且貫穿有源區(qū)之間的第一器件隔離層， 其中，柵極結(jié)構(gòu)的底表面的至少第一部分接觸第一器件隔離層的底表面。12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)的頂表面處于比有源圖案的頂表面高的水平。13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中，第二器件隔離層的頂表面處于比有源圖案的頂表面低的水平。14.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)與有源圖案分隔開，柵極結(jié)構(gòu)的底表面接觸第一器件隔離層的底表面。15.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)的底表面的第二部分接觸在第二方向上彼此分隔開的有源圖案的端部。16.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)包括在第二方向上延伸的柵電極和沿著柵電極的底表面延伸的柵極絕緣圖案，柵電極包括導(dǎo)電材料。17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中，柵極絕緣圖案的底表面的至少第一部分接觸第一器件隔離層的底表面。18.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中，所述柵極結(jié)構(gòu)是第一柵極結(jié)構(gòu)，并且所述半導(dǎo)體裝置還包括: 在有源區(qū)上沿著第二方向延伸的第二柵極結(jié)構(gòu)，每個第二柵極結(jié)構(gòu)與彼此分隔開的有源圖案交叉。19.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括位于每個第二柵極結(jié)構(gòu)的相對側(cè)處的有源圖案中的源極/漏極區(qū)，第一柵極結(jié)構(gòu)通過第一器件隔離層與相鄰的源極/漏極區(qū)電絕緣。20.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括在第二方向上彼此相鄰的第一邏輯單元和第二邏輯單元， 其中，第一器件隔離層限定第一邏輯單元中的有源區(qū)，并且 其中，柵極結(jié)構(gòu)在第二方向上延伸以與第二邏輯單元的有源圖案交叉。21.—種半導(dǎo)體裝置，包括: 第一器件隔離層，在基底上限定沿著第一方向彼此分隔開的有源區(qū)； 第二器件隔離層，在每個有源區(qū)中限定從基底突出的多個有源圖案，第二器件隔離層在第一方向上延伸并且在與第一方向交叉的第二方向上彼此分隔開以連接到第一器件隔離層；以及 柵極結(jié)構(gòu)，在有源區(qū)之間的第一器件隔離層上沿著第二方向延伸，第一器件隔離層的底表面比柵極結(jié)構(gòu)的底表面寬，第一器件隔離層的至少一部分將柵極結(jié)構(gòu)的底表面與相鄰的有源圖案分開。22.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)的底表面的至少第一部分處于比有源圖案的頂表面高的水平。23.根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)的底表面的至少所述第一部分直接接觸第一器件隔離層的最上面的表面。24.根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置，其中，第一器件隔離層的最上面的表面比第一器件隔離層的底表面寬。25.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中，柵極結(jié)構(gòu)的底表面的至少第一部分接觸第一器件隔離層的底表面。
【文檔編號】H01L29/06GK106024784SQ201610149440
【公開日】2016年10月12日
【申請日】2016年3月16日
【發(fā)明人】尹彰燮, 劉庭均, 樸永俊, 李廷驍
【申請人】三星電子株式會社