專利名稱：減少半導體組件產生淺溝渠隔離凹陷效應的方法
技術領域：
本發(fā)明是有關一種半導體淺溝渠隔離(shallow trench isolation，STI)結構的制造方法；特別是有關于一種可減少半導體組件產生淺溝渠隔離凹陷效應的方法。
背景技術：
按，當組件尺寸愈作愈小，積集度愈來愈高的情況下，傳統(tǒng)使用局部硅氧化(local oxidation of silicon，LOCOS)的隔離結構易造成鳥嘴效應(bird’s beakeffect)，因此現(xiàn)今的半導體組件的隔離結構普遍已采取淺溝渠隔離結構作為組件間的隔離區(qū)。
已知技術所制作出的淺溝渠隔離結構請參閱圖1所示，在一硅基底10上是已形成有淺溝渠12，再利用熱氧化法形成一襯氧化層(liner oxide)14，然后沉積一層氧化物16，使氧化物16填滿該淺溝渠12，接續(xù)覆蓋一多晶硅層18，之后，再利用化學機械研磨(chemical mechanical polishing，CMP)進行平坦化制程，去除表面多余的多晶硅層18，以完成淺溝渠隔離結構20的制作。已知在形成淺溝渠隔離結構20時，由于在淺溝渠隔離結構20角落區(qū)域22的襯氧化層14較薄，使淺溝渠隔離結構20內的氧化物16會產生凹陷24的現(xiàn)象，導致在該角落區(qū)域22較其它位置會有較強的電場強度。當主動區(qū)域進行電壓操作時，由于淺溝渠隔離結構20產生的凹陷24現(xiàn)象，會導致臨限電壓的下降，此舉將造成未達到預設的臨限電壓時，信道就已經被打開(turn-on)，這就是常見的扭曲效應(kink effect)；扭曲效應的產生是因為在主動區(qū)域靠近隔離結構的角落邊緣具有較強的電場強度所引起的，進而降低半導體組件的特性。
在已知半導體制程中，因淺溝渠隔離結構內的氧化物產生凹陷的現(xiàn)象，導致信道未達到預設的臨限電壓就已打開，不僅會影響組件的特性，且難以制作較小的半導體組件，更提升組件的合格率及電性品質。
因此，本發(fā)明即在針對上述的困擾，提出一種可減少半導體組件產生淺溝渠隔離凹陷效應的方法，以有效克服已知的缺失。

發(fā)明內容
本發(fā)明的主要目的是在提供一種減少半導體組件產生淺溝渠隔離凹陷效應的方法，其是在淺溝渠兩側壁內形成一離子摻雜區(qū)，以有效防止淺溝渠隔離結構因凹陷現(xiàn)象所產生的扭曲效應。
本發(fā)明的另一目的是在提供一種減少半導體組件產生淺溝渠隔離凹陷效應的方法，其是可避免淺溝渠隔離結構發(fā)生扭曲效應，以確保半導體組件在預設的臨限電壓下，進行信道的啟閉控制。
本發(fā)明的再一目的是在提供一種減少半導體組件產生淺溝渠隔離凹陷效應的方法，其是可有效減少扭曲效應的產生，以藉此增進組件特性(devicecharacteristics)及電性品質。
為達到上述的目的，本發(fā)明是在一半導體基底上先形成一墊氧化層與一氮化硅層；再利用一圖案化光阻層為屏蔽，蝕刻該氮化硅層、墊氧化層與基底，以形成淺溝渠，而后去除該圖案化屏蔽層；接著，在基底與淺溝渠表面形成一襯氧化層，再以氮化硅層為屏蔽，在該淺溝渠的兩側壁的基底內形成離子摻雜區(qū)；最后，形成一氧化層于基底上，使其填滿該淺溝渠，而后去除基底表面多余的該氧化層、襯氧化層、氮化硅層與墊氧化層，以藉此形成淺溝渠隔離結構。
以下通過具體實施例配合附圖詳加說明，當更容易了解本發(fā)明的目的、技術內容、特點及其所達成的功效。


圖1為已知發(fā)生凹陷效應的淺溝渠隔離結構的剖視圖。
圖2(a)至圖2(f)為本發(fā)明于制作淺溝渠隔離結構的各步驟構造剖視圖。
具體實施例方式
已知因淺溝渠隔離結構內的凹陷現(xiàn)象，導致扭曲效應的產生，進而使組件特性，影響組件的合格率及電性品質。而本發(fā)明是利用淺溝渠側壁內的離子摻雜區(qū)來改善已知缺失，以避免產生凹陷及扭曲效應，并同時達到保持組件特性的目的。
圖2(a)至圖2(f)為本發(fā)明的一較佳實施例在制作淺溝渠隔離結構的各步驟構造剖視圖，如圖所示，本發(fā)明所公開的方法是包括有下列步驟如圖2(a)所示，先提供一半導體基底30，并利用化學氣相沉積技術在該半導體基底30表面形成一墊氧化層(pad oxide)32，其是通常由二氧化硅所組成者，再于墊氧化層32表面再沉積一氮化硅層34。
接著，在半導體基底30上的氮化硅層34表面形成一圖案化光阻層36，并以此圖案化光阻層36為屏蔽(Mask)，利用一般蝕刻技術，蝕刻去除未覆蓋圖案化光阻層36的氮化硅層34、墊氧化層32與半導體基底30，如圖2(b)所示，將露出的氮化硅層34、墊氧化層32與半導體基底30移除后，即可在半導體基底30中形成淺溝渠38。
在蝕刻形成淺溝渠38之后，移除該圖案化光阻層36。接續(xù)進行高溫熱氧化步驟，請參閱圖2(c)所示，在半導體基底30與淺溝渠38表面形成一襯氧化層(lineroxide)40，以作為絕緣保護的用。再請參閱圖2(d)所示，以該圖案化的氮化硅層34為屏蔽，對該淺溝渠38的兩側壁進行一硼離子(B+)布值步驟，以便在該淺溝渠38的兩側壁的該半導體基底30內形成有硼離子摻雜區(qū)42；在此淺溝渠38側壁邊緣的半導體基底30內所形成的離子摻雜區(qū)42是可減少扭曲效應的產生。
然后，如圖2(e)所示，利用高密度電漿沉積(High Density Plasma，HDP)方式，在半導體基底30上形成一氧化層44，使得氧化物層44填滿該淺溝渠38，并覆蓋在襯氧化層40表面，而氧化物層44亦可為未摻雜的硅玻璃(undoped silicateglass，USG)。
最后，利用化學機械研磨或電漿蝕刻方式，去除半導體基底30表面多余的氧化層44、襯氧化層40、氮化硅層34與墊氧化層32，以形成如圖2(f)所示的淺溝渠隔離結構46。而后，即可在半導體基底30上繼續(xù)制作其它半導體組件的后續(xù)半導體制程。
當主動區(qū)域進行電壓操作時，即使淺溝渠隔離結構46有凹陷現(xiàn)象產生，但因離子摻雜區(qū)內的硼離子將使臨限電壓(Vt)被相對的提高，如此即可在達到預設的臨限電壓時，信道才會被打開(turn-on)，故可有效防止淺溝渠隔離結構因凹陷現(xiàn)象所產生的扭曲效應。因此，本發(fā)明是可確保半導體組件的信道是在設定的臨限電壓進行開關動作，以藉此保持組件特性及其電性品質，以提升產品的合格率。
以上所述的實施例僅是為說明本發(fā)明的技術思想及特點，其目的在使熟習此項技藝的人士能夠了解本發(fā)明的內容并據以實施，當不能以之限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應涵蓋在本發(fā)明的專利范圍內。
權利要求
1.一種減少半導體組件產生淺溝渠隔離凹陷效應的方法，其特征是包括下列步驟提供一半導體基底，其上是依序沉積一墊氧化層與一氮化硅層；再于該基底表面形成一圖案化屏蔽層；以該圖案化屏蔽層為屏蔽，蝕刻該氮化硅層、墊氧化層與該基底，以形成淺溝渠，而后去除該圖案化屏蔽層；于該半導體基底上形成一襯氧化層，使其覆蓋該淺溝渠的表面；以該氮化硅層為屏蔽，對該淺溝渠的兩側壁進行一離子布值，以在該淺溝渠的兩側壁的該基底內形成離子摻雜區(qū)；及形成一氧化層于該半導體基底上，使其填滿該淺溝渠，而后去除該半導體基底表面多余的該氧化層、該襯氧化層、氮化硅層與該墊氧化層，以形成淺溝渠隔離結構。
2.根據權利要求1所述的減少半導體組件產生淺溝渠隔離凹陷效應的方法，其特征是該墊氧化層是由氧化硅所組成。
3.根據權利要求1所述的減少半導體組件產生淺溝渠隔離凹陷效應的方法，其特征是該屏蔽層是為一圖案化光阻層。
4.根據權利要求1所述的減少半導體組件產生淺溝渠隔離凹陷效應的方法，其特征是該襯氧化層是利用高溫熱氧化法形成。
5.根據權利要求1所述的減少半導體組件產生淺溝渠隔離凹陷效應的方法，其特征是該離子布值步驟是植入硼離子，以形成硼離子摻雜區(qū)。
6.根據權利要求1所述的減少半導體組件產生淺溝渠隔離凹陷效應的方法，其特征是形成該氧化層的方式是利用高密度電漿沉積法(HDP)形成。
7.根據權利要求1所述的減少半導體組件產生淺溝渠隔離凹陷效應的方法，其特征是該氧化層亦可為一未摻雜的硅玻璃。
8.根據權利要求1所述的減少半導體組件產生淺溝渠隔離凹陷效應的方法，其特征是在形成該淺溝渠隔離結構之后，更可在該半導體基底上繼續(xù)制作后續(xù)的半導體組件。
全文摘要
本發(fā)明公開一種減少半導體組件產生淺溝渠隔離凹陷效應的方法，其是在一半導體基底表面形成一墊氧化層與氮化硅層后，利用蝕刻技術形成淺溝渠，再于淺溝渠兩側的基底內形成一離子摻雜區(qū)，接著該基底上形成氧化層，使其填滿該淺溝渠，以形成淺溝渠隔離結構。本發(fā)明利用該離子摻雜區(qū)防止扭曲效應的發(fā)生，以保持組件特性，并提升產品合格率。
文檔編號H01L21/76GK1501468SQ02148709
公開日2004年6月2日 申請日期2002年11月15日 優(yōu)先權日2002年11月15日
發(fā)明者蔡孟錦 申請人:上海宏力半導體制造有限公司