過(guò)第二堆疊結(jié)構(gòu)ST2、第二絕緣層52(參照?qǐng)D7)、第一堆疊結(jié)構(gòu)ST1、第四犧牲層51 (參照?qǐng)D7)和第二犧牲層34(參照?qǐng)D7)來(lái)形成狹縫SL。通過(guò)狹縫SL暴露的第二犧牲層34和第四犧牲層51可以形成第一開(kāi)口 0P1和第二開(kāi)口 0P2。結(jié)果，可以通過(guò)第一開(kāi)口 0P1暴露第一多層介電層40的一部分，并且可以通過(guò)第二開(kāi)口 OP2暴露第二多層介電層55的一部分。
[0065]接著，可以除去通過(guò)第一開(kāi)口 0P1和第二開(kāi)口 0P2暴露的第一多層介電層40和第二多層介電層55。結(jié)果，第一半導(dǎo)體層41的一部分可以通過(guò)第一開(kāi)口 0P1而暴露，并且第二半導(dǎo)體層56的一部分可以通過(guò)第二開(kāi)口 0P2而暴露。
[0066]參考圖9，可以在可通過(guò)第一開(kāi)口 0P1(參照?qǐng)D8)而暴露第一導(dǎo)電層32和第一半導(dǎo)體層41之上形成第二導(dǎo)電層58。例如，可以藉由選擇性生長(zhǎng)來(lái)生長(zhǎng)包括在水平方向延伸的第一區(qū)域58A和在垂直方向上延伸的第二區(qū)域58B的第二導(dǎo)電層58。結(jié)果，可以形成包括娃的第二導(dǎo)電層58。
[0067]此外，可以在通過(guò)第二開(kāi)口 0P2(參照?qǐng)D8)暴露的第一半導(dǎo)體層41和第二半導(dǎo)體層56上形成耦合圖案59。例如，可以藉由選擇性生長(zhǎng)從第一半導(dǎo)體層41和第二半導(dǎo)體層56來(lái)生長(zhǎng)耦合圖案59。可以控制生長(zhǎng)條件，以使相鄰的耦合圖案59可以不彼此連接。結(jié)果，可以形成包括硅的耦合圖案59。隨后，可以在第一開(kāi)口 0P1、第二開(kāi)口 0P2和狹縫SL中形成第三絕緣層60。
[0068]根據(jù)上述工藝，由于具有高的高寬比的半導(dǎo)體層以?xún)蓚€(gè)步驟而形成，所以制造半導(dǎo)體器件的工藝可以變得更容易執(zhí)行。另外，由于用于耦合第一半導(dǎo)體層41和第二半導(dǎo)體層56的耦合圖案藉由選擇性生長(zhǎng)來(lái)形成，所以在第一半導(dǎo)體層41和第二半導(dǎo)體層56之間的接觸電阻可以減小。另外，由于耦合圖案59和第二導(dǎo)電層58同時(shí)或基本上同時(shí)形成，所以可以簡(jiǎn)化制造半導(dǎo)體器件的工藝。
[0069]圖10A至圖14A、圖10B至14B以及圖10C至13C是示出表現(xiàn)根據(jù)實(shí)施例的制造半導(dǎo)體器件的方法的放大圖。圖10A至圖14A對(duì)應(yīng)于圖4D或圖8中的區(qū)域D。圖10B到圖14B對(duì)應(yīng)于圖8中的區(qū)域C。圖10C至圖13C對(duì)應(yīng)于圖4D或圖8中的區(qū)域E。
[0070]參照?qǐng)D10A至圖10C，第一多層介電層40可以包括第一電荷阻擋層40A、第一數(shù)據(jù)儲(chǔ)存層40B和第一隧道絕緣層40C。第二多層介電層55可以包括第二電荷阻擋層55A、第二數(shù)據(jù)儲(chǔ)存層55B和第二隧道絕緣層55C。第一電荷阻擋層40A可以通過(guò)第一開(kāi)口 0P1而暴露，第二電荷阻擋層55A可以通過(guò)第二開(kāi)口 0P2而暴露。此外，第一材料層37和53以及第二材料層38和54可以通過(guò)狹縫SL而暴露。
[0071]參考圖11A至圖11C，可以除去通過(guò)第一開(kāi)口 0P1和第二開(kāi)口 0P2暴露的第一電荷阻擋層40A和第二電荷阻擋層55A。結(jié)果，第一數(shù)據(jù)儲(chǔ)存層40B和第二數(shù)據(jù)儲(chǔ)存層55B可以通過(guò)第一開(kāi)口 0P1和第二開(kāi)口 0P2而暴露。當(dāng)?shù)谝浑姾勺钃鯇?0A和第二電荷阻擋層55A以及第二材料層38和54包括氧化物時(shí)，在對(duì)第一電荷阻擋層40A和第二電荷阻擋層55A進(jìn)行蝕刻時(shí)可以將通過(guò)狹縫SL暴露的第二材料層38和54蝕刻預(yù)定厚度。在這些示例中，第一材料層37和53可以比第二材料層38和54進(jìn)一步突出，使得可以在狹縫SL的內(nèi)壁上形成不規(guī)則(凹凸)。
[0072]另外，當(dāng)?shù)谝浑姾勺钃鯇?0A和第二電荷阻擋層55A、第二絕緣層52、第一犧牲層33以及第三犧牲層50包括氧化物時(shí)，這些層可以在對(duì)第一電荷阻擋層40A和第二電荷阻擋層55A進(jìn)行蝕刻時(shí)被部分地蝕刻。因此，第一開(kāi)口 0P1和第二開(kāi)口 0P2可以延伸。
[0073]參考圖12A到圖12C，可以除去通過(guò)第一開(kāi)口 0P1和第二開(kāi)口 0P2暴露的第一數(shù)據(jù)儲(chǔ)存層40B和第二數(shù)據(jù)儲(chǔ)存層55B。結(jié)果，第一電荷阻擋層40A和第二電荷阻擋層55A可以通過(guò)第一開(kāi)口 0P1和第二開(kāi)口 0P2而暴露。當(dāng)?shù)谝粩?shù)據(jù)儲(chǔ)存層40B和第二數(shù)據(jù)儲(chǔ)存層55B以及第一材料層37和53包括氮化物時(shí)，第一材料層37和53的部分可以在對(duì)第一數(shù)據(jù)儲(chǔ)存層40B和第二數(shù)據(jù)儲(chǔ)存層55B進(jìn)行蝕刻時(shí)被蝕刻?；诒怀サ牡谝徊牧蠈?7和53的量，狹縫SL的內(nèi)壁上的不規(guī)則可以被除去或緩解。可替代地，第二材料層38可以比第一材料層37進(jìn)一步突出。
[0074]參考圖13A到圖13C，可以除去通過(guò)第一開(kāi)口 0P1和第二開(kāi)口 0P2暴露的第一隧道絕緣層40C和第二隧道絕緣層55C，使得通過(guò)第一開(kāi)口 0P1和第二開(kāi)口 0P2暴露的第一半導(dǎo)體層41和第二半導(dǎo)體層56可以被暴露。當(dāng)?shù)谝凰淼澜^緣層40C和第二隧道絕緣層55C與第二材料層38和54包括氧化物時(shí)，第二材料層38和54的部分可以在對(duì)第一隧道絕緣層40C和第二隧道絕緣層55C進(jìn)行蝕刻時(shí)被蝕刻。因此，狹縫SL的內(nèi)壁上的不規(guī)則可以緩解。
[0075]另外，可以完全除去剩余的第一犧牲層33，使得第一導(dǎo)電層32可以通過(guò)第一開(kāi)口0P1而暴露?？梢酝耆セ虿糠值爻サ谌隣奚鼘?0，使得第一半導(dǎo)體層41可以通過(guò)第二開(kāi)口 0P2而暴露。
[0076]參考圖14A和圖14B，可以在通過(guò)第一開(kāi)口 0P1暴露的第一導(dǎo)電層32和第一半導(dǎo)體層41之上形成第二導(dǎo)電層44。此外，可以在通過(guò)第二開(kāi)口 0P2暴露的第一半導(dǎo)體層41和第二半導(dǎo)體層56之上形成耦合圖案59。例如，第二導(dǎo)電層44和耦合圖案59可以藉由選擇性生長(zhǎng)來(lái)生長(zhǎng)硅層而形成。隨后，可以在第一開(kāi)口 0P1和第二開(kāi)口 0P2(參見(jiàn)圖13A和圖13B)中形成第五絕緣層43。
[0077]根據(jù)孔洞Η的深度和蝕刻工藝的條件，第一多層介電層40可以保留在第一導(dǎo)電層32中，或者第二多層介電層55可以保留在第一半導(dǎo)體層41中。然而，第一多層介電層40和第二多層介電層55可以完全除去。
[0078]圖15Α、圖15Β、圖16Α和圖16Β是示出表現(xiàn)根據(jù)實(shí)施例的制造半導(dǎo)體器件的方法的放大圖。圖15Α和圖16Α對(duì)應(yīng)于圖4D或圖8中的區(qū)域D。圖15Β和圖16Β對(duì)應(yīng)于圖8中的區(qū)域C。在下文中，與先前描述的實(shí)施例共同的內(nèi)容的描述被省略。
[0079]參考圖15Α和圖15Β，可以除去通過(guò)第一開(kāi)口 0Ρ1暴露的第一多層介電層40和第一犧牲層33。此外，可以除去通過(guò)第二開(kāi)口 0Ρ2暴露的第二多層介電層55和第三犧牲層50。因此，第一半導(dǎo)體層41和第一導(dǎo)電層32可以通過(guò)第一開(kāi)口 0Ρ1而暴露，第一半導(dǎo)體層41和第二半導(dǎo)體層56可以通過(guò)第二開(kāi)口 0Ρ2而暴露。
[0080]接著，可以用雜質(zhì)摻雜暴露的第一半導(dǎo)體層41、第二半導(dǎo)體層56和第一導(dǎo)電層32。例如，可以在包括諸如？氏氣體的雜質(zhì)的氣體氣氛下執(zhí)行熱工藝(thermal process),或者可以執(zhí)行使用包括As、P等的N型雜質(zhì)的等離子體摻雜工藝。結(jié)果，可以形成雜質(zhì)摻雜區(qū)域 41A、56A 和 32A。
[0081]參考圖16A和圖16B，可以將雜質(zhì)摻雜區(qū)域41A、56A和32A硅化，以形成第二導(dǎo)電層44和耦合圖案59。例如，可以通過(guò)狹縫SL以及第一開(kāi)口 0P1和第二開(kāi)口 0P2在雜質(zhì)摻雜區(qū)域41A、56A和32A之上形成金屬層。金屬層可以包括例如但不限于鈷、鎳等。接著，可以通過(guò)熱工藝使雜質(zhì)摻雜區(qū)域41A、56A和32A對(duì)金屬層反應(yīng)，以形成娃化物，從而可以形成包括硅化物層的第二導(dǎo)電層44和耦合圖案59。
[0082]形成在第一半導(dǎo)體層41中的雜質(zhì)摻雜區(qū)域41A和形成在第一導(dǎo)電層32中的雜質(zhì)摻雜區(qū)域32A可以彼此耦合，以形成包括第一區(qū)域44A和第二區(qū)域44B的第二導(dǎo)電層44。此外，形成在第一半導(dǎo)體層41中的雜質(zhì)摻雜區(qū)域41A和形成在第二半導(dǎo)體層56中的雜質(zhì)摻雜區(qū)域56A可以耦合以形成耦合圖案59。
[0083]圖17是示出表現(xiàn)根據(jù)實(shí)施例的半導(dǎo)體器件的布局。參照?qǐng)D17，第五絕緣層43B和第六絕緣層47的位置可以交換。例如，給予第六絕緣層47藉由第五絕緣層43B占據(jù)的位置，給予第五絕緣層43B藉由第六絕緣層47占據(jù)的位置。另外，第二絕緣層35的形狀可以改變。例如，第二絕緣層35可以?xún)H位于存儲(chǔ)塊MB之間的邊界處的接觸區(qū)域中。諸如第二絕緣層35的絕緣層的形狀和位置可以改變?yōu)楦鞣N形狀和位置。
[0084]圖18是示出表現(xiàn)根據(jù)實(shí)施例的存儲(chǔ)系統(tǒng)的配置的框圖。
[0085]如圖18所示，根據(jù)實(shí)施例的存儲(chǔ)系統(tǒng)1000可以包括存儲(chǔ)器件1200和控制器
1100ο
[0086]存儲(chǔ)器件1200可以被用來(lái)存儲(chǔ)包括各種類(lèi)型的數(shù)據(jù)(諸如文本、圖形和軟件代碼)的數(shù)據(jù)信息。存儲(chǔ)器件1200可以是非易失性存儲(chǔ)器，并且可以是例如上面參考圖1A至圖17描述的半導(dǎo)體器件。此外，存儲(chǔ)器件1200可以包括第一源極層、形成在第一源極層之上的第一絕緣層、形成在第一絕緣層之上的第一堆疊結(jié)構(gòu)以及穿過(guò)第一堆疊結(jié)構(gòu)和第一絕緣層的第一溝道層。存儲(chǔ)器件1200可以包括第二源極層，第二源極層包括插入在第一源極層和第一絕緣層之間的第一區(qū)域以及插入在第一溝道層和第一絕緣層之間的第二區(qū)域。由于存儲(chǔ)器件1200如上所述地配置和制造，所以將省略其詳細(xì)描述。
[0087]控制器1100可以連接到主機(jī)和存儲(chǔ)器件1200，并且可適用于響應(yīng)來(lái)自主機(jī)的請(qǐng)求而訪問(wèn)存儲(chǔ)器件1200。例如，控制器1100可以適用于控制存儲(chǔ)器件1200的讀取、寫(xiě)入、擦除和后臺(tái)操作。
[0088]RAM 1110可以被用作操作存儲(chǔ)器、在存儲(chǔ)器件1200和主機(jī)之間的高速緩沖存儲(chǔ)器(cache memory)以及在存儲(chǔ)器件1200和主機(jī)之間的緩沖存儲(chǔ)器。RAM 1110可以藉由SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory))、ROM(只讀存儲(chǔ)器(ReadOnly Memory))或類(lèi)似物來(lái)代替。
[0089]CPU 1120可以適用于控制控制器1100的整體操作。例如，CPU 1120可以適用于操作諸如存儲(chǔ)在RAM 1110中的FTL(閃存轉(zhuǎn)換層(Flash Translat1n Layer))的固件。