半導體器件及其制造方法
【專利說明】半導體器件及其制造方法
[0001]相關申請的交叉引用
[0002]本申請要求于2014年8月13日在韓國知識產(chǎn)權局提交的第10-2014-0105287號韓國專利申請的優(yōu)先權，該韓國專利申請的全部公開內容通過引用并入本文中。
技術領域
[0003]各種實施例總體上涉及一種電子器件及其制造方法以及其操作方法，更具體地，涉及一種包括三維結構的半導體器件及其制造方法。
【背景技術】
[0004]非易失性存儲器件在沒有電源的情況下保留存儲的數(shù)據(jù)。存儲單元在硅基板之上以單層制作的二維存儲器件在提高這種二維存儲器件內的集成度方面已達到極限。因此，已經(jīng)提出具有在硅基板之上沿垂直方向堆疊的存儲單元的三維非易失性存儲器件。
[0005]傳統(tǒng)的三維非易失性存儲器件具有層間絕緣層和柵電極彼此交替地堆疊并且溝道層穿過它們的的結構。存儲單元可以沿著溝道層堆疊。此外，串(string)可以以U形形狀布置，以提高存儲器件的集成度。
[0006]然而，由于堆疊結構的高度增加，可能更加難以對其執(zhí)行蝕刻工藝。另外，當串以U形形狀布置時，單元電流可能由于溝道的增加長度而減小。此外，操作特性可能劣化，因為在編程或擦除操作期間沒有足夠量的電流可以流動。

【發(fā)明內容】

[0007]根據(jù)實施例的半導體器件可以包括:第一源極層；第一絕緣層，位于第一源極層之上；以及第一堆疊結構，位于第一絕緣層之上。半導體器件可以包括穿過第一堆疊結構和第一絕緣層的第一溝道層。半導體器件可以包括第二源極層，第二源極層包括插入在第一源極層和第一絕緣層之間的第一區(qū)域以及插入在第一溝道層和第一絕緣層之間的第二區(qū)域。
[0008]根據(jù)實施例的半導體器件可以包括:第一源極層；第一絕緣層，形成在第一源極層之上；以及第一堆疊結構，形成在第一絕緣層之上。半導體器件可以包括:第一溝道層，穿過第一堆疊結構；以及間隙充填絕緣層，形成在第一溝道層中并且通穿過第一絕緣層。半導體器件可以包括第二源極層，第二源極層包括插入在間隙填充絕緣層和第一絕緣層之間的第一區(qū)域。
[0009]根據(jù)實施例的制造半導體器件的方法可以包括:在第一源極層之上形成第一犧牲層；在第一犧牲層之上形成第一堆疊結構；以及形成穿過第一堆疊結構和第一犧牲層的第一孔洞。制造半導體器件的方法可以包括:在每個第一孔洞中形成第一溝道層，并且形成圍繞第一溝道層的第一存儲層；形成穿過第一堆疊結構和第一犧牲層的第一狹縫；以及通過經(jīng)由第一狹縫除去第一犧牲層來形成第一開口。制造半導體器件的方法可以包括:部分地除去通過第一開口暴露的第一存儲層，以暴露第一溝道層；以及在通過第一開口暴露的第一溝道層上形成第二源極層。
【附圖說明】
[0010]圖1A至1D是示出表現(xiàn)根據(jù)實施例的半導體器件的結構的截面圖。
[0011]圖2A至圖6B是示出表現(xiàn)根據(jù)實施例的制造半導體器件的方法的截面圖。
[0012]圖7至圖9是示出表現(xiàn)根據(jù)實施例的制造半導體器件的方法的截面圖。
[0013]圖10A至圖14A、圖10B至14B以及圖10C至13C是示出表現(xiàn)根據(jù)本發(fā)明實施例的制造半導體器件的方法的放大圖。
[0014]圖15A、15B、16A和16B是示出表現(xiàn)根據(jù)實施例的制造半導體器件的方法的放大圖。
[0015]圖17表現(xiàn)根據(jù)實施例的半導體器件的布局。
[0016]圖18和圖19是示出表現(xiàn)根據(jù)實施例的存儲系統(tǒng)的配置的框圖。
[0017]圖20和圖21是示出表現(xiàn)根據(jù)實施例的計算系統(tǒng)的配置的框圖。
【具體實施方式】
[0018]在下文中，將參照附圖來詳細描述實施例的各種示例。在附圖中，為便于示出，相對于實際的物理厚度和間隔夸大了組件的厚度和距離。在以下描述中，可以省略對已知相關功能和構成的詳細解釋，以避免不必要地使主題不清楚。在整個說明書和附圖中，同樣的附圖標記代表同樣的元件。
[0019]各種實施例總體上可以涉及一種制造半導體存儲器件的方法，其中，半導體存儲器件可以更容易地制造并且可以提供改善的特性。
[0020]圖1A至1D是示出表現(xiàn)根據(jù)實施例的半導體器件的結構的截面圖。
[0021]參考圖1A和1B，根據(jù)實施例的半導體器件可以包括第一源極層13、第一絕緣層14以及第二源極層15。半導體器件可以包括存儲層19和溝道層20。
[0022]第一源極層13可以是被配置為源極的單獨層或藉由用雜質摻雜基板11所形成的區(qū)域。圖1A示出了使用包括摻雜多晶硅的導電層來形成第一源極層13。參照圖1A，半導體器件可以進一步包括位于第一源極層13和絕緣層12之下的基板11。絕緣層12可以將基板11與第一源極層13絕緣。圖1B示出了藉由用雜質摻雜基板11達預定深度來形成第一源極層13。參照圖1B，第二源極層15可以直接接觸已摻雜雜質的基板11，以建立第一源極層13。
[0023]第一絕緣層14可以形成在第一源極層13之上并且包括諸如氧化物的絕緣材料。因為下部選擇晶體管和第一源極層13之間的距離藉由第一絕緣層14的高度來確定，所以可以考慮它們之間的距離來控制第一絕緣層14的高度。
[0024]第二源極層15可以包括第一區(qū)域15A和第二區(qū)域15B。第一區(qū)域15A可以插入在第一源極層13和第一絕緣層14之間。第二區(qū)域15B可以插入在溝道層20和第一絕緣層14之間。第一區(qū)域15A可以直接與第一源極層13進行接觸。第二區(qū)域15B可以直接與溝道層20進行接觸。第二源極層15可以是藉由選擇性生長而生長的硅層。
[0025]包括彼此交替堆疊的導電層16和絕緣層18的堆疊結構ST可以布置在第一絕緣層14之上。每個導電層16可以是存儲單元或選擇晶體管的柵電極。例如，至少一個最下面的導電層16可以是下部選擇晶體管的下部選擇柵極，至少一個最上面的導電層16可以是上部選擇晶體管的上部選擇柵極，剩余的導電層16可以是存儲單元的柵電極。導電層16可以包括例如但不限于硅、鎢、氮化鎢、鈦、氮化鈦、鉭、氮化鉭或類似物。此外，絕緣層18可以包括用于使堆疊的柵電極絕緣的絕緣材料。例如，絕緣層18可以包括例如但不限于氧化物、氮化物或類似物。
[0026]溝道層20可以穿過堆疊結構ST和第一絕緣層14，并且直接與第二源極層15進行接觸。溝道層20可以共享第二源極層15。此外，溝道層20可以包括可被完全填充的中心部分、敞開的中心部分或它們的組合。敞開的中心部分可以用絕緣層21填充。
[0027]存儲層19可以插入在溝道層20和堆疊結構ST之間。例如，存儲層19可以包括例如隧道絕緣層、數(shù)據(jù)儲存層和電荷阻擋層中的至少一種。數(shù)據(jù)儲存層可以包括例如但不限于硅、氮化物、納米點、相變材料或類似物。另外，可以進一步形成基本上為C形形狀的電荷阻擋層17。電荷阻擋層17可以分別圍繞導電層16。
[0028]穿過堆疊結構ST和第一絕緣層14的狹縫SL可以位于溝道層20之間。狹縫SL可以用狹縫絕緣層22來填充。第一絕緣層14和狹縫絕緣層22可以呈一體連接。另外，狹縫絕緣層22可以包括例如但不限于氧化物。
[0029]參考圖1C，溝道層20可以穿過堆疊結構ST，形成在溝道層20中的間隙填充絕緣層21可以穿過第一絕緣層14。換句話說，間隙填充絕緣層21可以比溝道層20更進一步向下延伸。此外，第二源極層15可以包括第一區(qū)域15A和第二區(qū)域15B。第一區(qū)域15A可以插入在第一源極層13和第一絕緣層14之間。第二區(qū)域15B可以插入在間隙填充絕緣層21和第一絕緣層14之間。第二源極層15可以包括例如但不限于硅化物層。例如，第二源極層15可以是藉由使溝道層20的下部和第一源極層13的表面硅化而形成的硅化物層。
[0030]參考圖1D，可以如上參考圖1A或圖1B所描述地來配置第一堆疊結構ST1和其下部結構。另外，第二堆疊結構ST2可以形成在第一堆疊結構ST1之上。
[0031]第二堆疊結構ST2可以包括彼此交替地堆疊的導電層23和絕緣層24。第二溝道層28可以穿過第二堆疊結構ST2并且分別連接或耦合到第一溝道層20。第二存儲層27可以插入在第二溝道層28和第二堆疊結構ST2之間。耦合圖案25可以分別形成在未被第二存儲層27圍繞的第二溝道層28的下側壁上。耦合圖案25可以直接與第一溝道層20的上部和第二溝道層28的下部進行接觸，并且將第一溝道層20和第二溝道層28彼此連接。此夕卜，絕緣層26可以形成為圍繞耦合圖案25。
[0032]狹縫SL可以穿過第一堆疊結構ST1和第二堆疊結構ST2。此外，絕緣層14、狹縫絕緣層22和絕緣層26可以呈一體連接。
[0033]在具有上述結構的半導體器件中，至少一個下部選擇晶體管、多個存儲單元和至少一個上部選擇晶體管可以彼此串聯(lián)耦合，以形成單個串。串可以基本上沿垂直方向來布置。此外，多個串可以共享第一源極層13和第二源極層15。
[0034]圖2A至圖6B是示出表現(xiàn)根據(jù)實施例的制造半導體器件的方法的截面圖。
[0035]參考圖2A和2B，可以在基板30之上順序地形成第一絕緣層31、第一導電層32、第一犧牲層33和第二犧牲層34。第一導電層32可以是第一源極層(S1)。例如，第一導電層32可以包括摻雜多晶硅，第一犧牲層33可以包括氧化物，第二犧牲層34可以包括未摻雜多晶硅。下部選擇晶體管和第一導電層32之間的距離可以藉由第二犧牲層34的高度來確定。因此，可以考慮它們之間的距離來確定第二犧牲層34的高度HT。
[0036]接著，第二絕緣層35可以穿過第二犧牲層34、第一犧牲層33和第一導電層32。第二絕緣層35可以是位于相鄰存儲塊MB之間的邊界處和位于單元區(qū)域CELL與接觸區(qū)域CONTACT之間的邊界處的隔離層(ISO)?？梢酝ㄟ^這些隔離層將第二犧牲層34、第一犧牲層33和第一導電層32圖案化成多個區(qū)域。
[0037]圖2C是圖2B的變型示例。參看圖2C，第二絕緣層35可