具有通觸點(diǎn)的半導(dǎo)體器件及相關(guān)的制造方法
【專利說明】具有通觸點(diǎn)的半導(dǎo)體器件及相關(guān)的制造方法
[0001]本申請是申請?zhí)枮?01110309959.X，申請日為2011年10月13日，發(fā)明名稱為“具有通觸點(diǎn)的半導(dǎo)體器件及相關(guān)的制造方法”的中國專利申請的分案申請。
技術(shù)領(lǐng)域
[0002]本發(fā)明的實(shí)施例一般涉及到半導(dǎo)體器件結(jié)構(gòu)和相關(guān)的制造方法，尤其涉及到形成在上覆的金屬互連層與形成在底層的半導(dǎo)體基板上的器件結(jié)構(gòu)之間的通觸點(diǎn)。
【背景技術(shù)】
[0003]晶體管，如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)，為半導(dǎo)體器件之絕大多數(shù)的核心建置區(qū)塊。一些半導(dǎo)體器件，如高性能處理器設(shè)備，可包括數(shù)百萬個(gè)晶體管。對于這樣的器件，降低晶體管的大小，從而提高晶體管密度，傳統(tǒng)上一直為半導(dǎo)體制造業(yè)中的高度優(yōu)先事項(xiàng)。當(dāng)晶體管的大小及間距減少，晶體管和互連的金屬層之間的電觸點(diǎn)的維度限制也隨之減少。因此，難以準(zhǔn)確且可重復(fù)形成低電阻電觸點(diǎn)。

【發(fā)明內(nèi)容】

[0004]提供一種制造半導(dǎo)體器件結(jié)構(gòu)的方法。所述方法涉及形成覆蓋形成在半導(dǎo)體基板中相鄰柵極結(jié)構(gòu)的摻雜區(qū)域的第一層電介質(zhì)材料，并在第一層的電介質(zhì)材料中形成導(dǎo)電觸點(diǎn)，其覆蓋并電連接至摻雜區(qū)域。所述方法通過形成覆蓋柵極結(jié)構(gòu)、導(dǎo)電觸點(diǎn)、及第一層的電介質(zhì)材料的第二層的電介質(zhì)材料、在覆蓋導(dǎo)電觸點(diǎn)的第二層中形成第一空隙區(qū)域、形成覆蓋第二層的第三層的電介質(zhì)材料、以及在第三層中形成第二空隙區(qū)域來繼續(xù)。第二空隙區(qū)域的至少一部分覆蓋第一空隙區(qū)域的至少一部分。所述方法通過在第二空隙區(qū)域中形成也填補(bǔ)第一空隙區(qū)域以接觸導(dǎo)電觸點(diǎn)的導(dǎo)電材料來繼續(xù)。
[0005]在另一實(shí)施例中，提供一種制造包括覆蓋半導(dǎo)體基板的柵極結(jié)構(gòu)及形成在所述的半導(dǎo)體基板中相鄰所述的柵極結(jié)構(gòu)的摻雜區(qū)域的器件的方法。所述方法涉及下列步驟:形成覆蓋所述的柵極結(jié)構(gòu)及所述的摻雜區(qū)域的第一層的電介質(zhì)材料、在覆蓋所述的摻雜區(qū)域的所述的第一層的電介質(zhì)材料中形成第一空隙區(qū)域、以及在所述的第一空隙區(qū)域中形成第一導(dǎo)電材料，其中形成在所述的第一空隙區(qū)域中的所述的第一導(dǎo)電材料電連接至所述的摻雜區(qū)域。所述方法通過形成覆蓋所述的柵極結(jié)構(gòu)、形成在所述的第一空隙區(qū)域中的所述的第一導(dǎo)電材料、及所述的第一層的電介質(zhì)材料的第二層的電介質(zhì)材料、在覆蓋形成在所述的第一空隙區(qū)域中的所述的第一導(dǎo)電材料的所述的第二層中形成第二空隙區(qū)域、形成覆蓋所述的第二層的金屬互連層、以及在所述的第二空隙區(qū)域中形成第二導(dǎo)電材料以透過形成在所述的第一空隙區(qū)域中的所述的第一導(dǎo)電材料在所述的金屬互連層與所述的摻雜區(qū)域之間提供電連接來繼續(xù)。
[0006]在另一實(shí)施例中，提供一種半導(dǎo)體器件。所述器件包括半導(dǎo)體基板、覆蓋所述半導(dǎo)體基板的柵極結(jié)構(gòu)、在所述半導(dǎo)體基板中切近所述柵極結(jié)構(gòu)的摻雜區(qū)域、以及覆蓋所述摻雜區(qū)域的導(dǎo)電觸點(diǎn)。所述導(dǎo)電觸點(diǎn)具有實(shí)質(zhì)上等于所述柵極結(jié)構(gòu)的高度的高度。第一電介質(zhì)材料是設(shè)置在所述導(dǎo)電觸點(diǎn)與所述柵極結(jié)構(gòu)之間。第二電介質(zhì)材料覆蓋所述第一電介質(zhì)材料及所述柵極結(jié)構(gòu)，以及金屬互連層覆蓋所述第二電介質(zhì)材料。所述金屬互連層包括導(dǎo)電金屬材料，其中所述導(dǎo)電金屬材料的至少一部分是形成在覆蓋所述導(dǎo)電觸點(diǎn)的所述第二電介質(zhì)材料內(nèi)，以接觸所述導(dǎo)電觸點(diǎn)并在所述金屬互連層與所述摻雜區(qū)域之間產(chǎn)生電連接。
[0007]提供此總結(jié)以用簡單的形式介紹選擇的概念，其在詳細(xì)說明中進(jìn)一步敘述。此總結(jié)不意圖識別權(quán)利要求的標(biāo)的物的主要特征或必要特征，也不意圖用來幫助判斷權(quán)利要求的標(biāo)的物的范圍。
【附圖說明】
[0008]可通過參考詳細(xì)描述及權(quán)利要求并且當(dāng)結(jié)合下圖考慮時(shí)得出標(biāo)的物之較完整的理解，其中相似參考號碼是指整個(gè)圖中相似的組件。
[0009]圖1-8是在示范實(shí)施說明中的器件結(jié)構(gòu)及制造器件結(jié)構(gòu)的方法的剖面圖；以及
[0010]圖9是說明按照一實(shí)施例的器件結(jié)構(gòu)及制造器件結(jié)構(gòu)的相關(guān)方法的剖面圖。
[0011]主要組件符號說明
[0012]100器件結(jié)構(gòu)
[0013]110、112、114柵極結(jié)構(gòu)
[0014]102基板
[0015]104、106、108晶體管結(jié)構(gòu)
[0016]116電介質(zhì)材料
[0017]118導(dǎo)電材料
[0018]120、122、124、126摻雜區(qū)域
[0019]128、130、132、134觸點(diǎn)區(qū)域
[0020]138電介質(zhì)材料
[0021]140電介質(zhì)材料
[0022]142平面表面
[0023]144、146空隙區(qū)域
[0024]148、150本地觸點(diǎn)
[0025]152導(dǎo)電材料
[0026]156電介質(zhì)材料
[0027]158、160、162、164空隙區(qū)域
[0028]166電介質(zhì)材料
[0029]168、170、172、174溝槽區(qū)域
[0030]176導(dǎo)電金屬材料
[0031]178、180、182、184通觸點(diǎn)
[0032]900器件結(jié)構(gòu)
[0033]902、904、906、908通觸點(diǎn)
[0034]910導(dǎo)電材料
[0035]912平面表面。
【具體實(shí)施方式】
[0036]下面詳細(xì)說明僅僅是說明性質(zhì)的，不是為了限制標(biāo)的物或這種實(shí)施例的應(yīng)用和使用。本文中所使用的詞“示范性”意味著“作為范例、實(shí)例、或例證。”在此所述的任何實(shí)施不一定要作為比其它實(shí)施更佳或更有利的解釋。此外，不意圖受限于在先前的技術(shù)領(lǐng)域、背景、簡要介紹或以下的詳細(xì)說明中提出的任何明示或暗示的理論。
[0037]圖1-8說明器件結(jié)構(gòu)100及制造器件結(jié)構(gòu)100的相關(guān)過程步驟，具有在如晶體管的半導(dǎo)體器件之間的導(dǎo)電電觸點(diǎn)(也在此稱為通觸點(diǎn))，以及相鄰金屬互連層(如金屬層1或金屬1)。半導(dǎo)體器件的制造中的各個(gè)步驟是眾所周知的，因此，為了簡潔，許多傳統(tǒng)的步驟將只在此簡要提及或完全忽略而不提供詳細(xì)的工藝細(xì)節(jié)。
[0038]現(xiàn)參考圖1，在執(zhí)行前段制程(FE0L)的加工步驟后開始通觸點(diǎn)制造工藝來以傳統(tǒng)方式在由如含硅材料的半導(dǎo)體材料所組成的基板102上制造一或更多半導(dǎo)體器件結(jié)構(gòu)。例如，可形成FE0L工藝步驟以在半導(dǎo)體基板102上制造多個(gè)晶體管結(jié)構(gòu)104、106、108。在所述的實(shí)施例中，每一晶體管結(jié)構(gòu)104、106、108包括覆在半導(dǎo)體基板102上之柵極結(jié)構(gòu)110、112、114，其作用為各自的晶體管結(jié)構(gòu)104、106、108的柵極電極?？墒褂脗鹘y(tǒng)柵極堆迭模塊或任何眾所周知的工藝步驟來產(chǎn)生柵極結(jié)構(gòu)110、112、114。實(shí)際上，每一柵極結(jié)構(gòu)結(jié)構(gòu)110、112、114通常包括覆蓋半導(dǎo)體基板102的至少一層的電介質(zhì)材料116，以及覆蓋電介質(zhì)材料116的至少一層的導(dǎo)電材料118。應(yīng)了解到在實(shí)際的實(shí)施例中針對柵極結(jié)構(gòu)可利用材料的各種數(shù)量、結(jié)合、及/或配置。另外，標(biāo)的物不意圖限于柵極結(jié)構(gòu)的任何特定數(shù)量。在所述實(shí)施例中，每一晶體管結(jié)構(gòu)104、106、108亦包括形成在半導(dǎo)體基板102中在其之各自柵極結(jié)構(gòu)110、112、114旁的間隔開來的摻雜區(qū)域120、122、124、126。在示范實(shí)施例中，摻雜區(qū)域120、122、124、126為在此交替稱為源極/漏極區(qū)域。應(yīng)理解到雖圖1描述了源極/漏極區(qū)域?yàn)榕c相鄰的晶體管結(jié)構(gòu)之源極/漏極區(qū)域整體成形或續(xù)連，標(biāo)的物不意圖限于源極/漏極區(qū)域的任何特定配置。在示范實(shí)施例中，摻雜區(qū)域120、122、124、126包括形成在其上表面上的觸點(diǎn)區(qū)域128、130、132、134以促進(jìn)在晶體管結(jié)構(gòu)104、106、108的源極/漏極區(qū)域120、122、124、126與相鄰金屬互連層之間的電連接，于下更詳細(xì)說明。觸點(diǎn)區(qū)域128、130、132、134可以傳統(tǒng)方式實(shí)現(xiàn)為形成在源極/漏極區(qū)域120、122、124、126的暴露上表面上的金屬硅化物層。雖未說明，在一些實(shí)施例中，觸點(diǎn)區(qū)域亦可形成在導(dǎo)電柵極材料118的上表面上，這為此技藝中所知。
[0039]仍參考圖1，在一示范實(shí)施例中，通過形成覆晶體管結(jié)構(gòu)104、106、108的第一層的電介質(zhì)材料138并且形成覆第一層的電介質(zhì)材料138的第二層的電介質(zhì)材料140來開始通觸點(diǎn)制造工藝，產(chǎn)生圖1的器件結(jié)構(gòu)100。在一示范實(shí)施例中，第一層的電介質(zhì)材料138實(shí)現(xiàn)為氮化物材料的層，如氮化硅，其整合沉積覆蓋晶體管結(jié)構(gòu)104、106、108至范圍在從約10納米(nm)至約5