半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]實(shí)施例涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]存在一種包括存儲單元區(qū)域和邏輯電路區(qū)域的半導(dǎo)體器件。多個存儲單元被布置在存儲單元區(qū)域中，并且這些存儲單元的每一個包括存儲電容器和晶體管。邏輯電路區(qū)域包括邏輯電路、用于減少邏輯電路中的信號噪聲的晶體管、平滑電容器。例如，邏輯電路區(qū)域有時(shí)包括用于時(shí)間常數(shù)的電容器，其在產(chǎn)生電動勢(electromotive force)之后晶體管被驅(qū)動時(shí)被使用。平滑電容器的面積大于存儲電容器的面積。
[0003]作為平滑電容器的結(jié)構(gòu)，存在堆疊結(jié)構(gòu)和平面結(jié)構(gòu)。堆疊結(jié)構(gòu)優(yōu)于平面結(jié)構(gòu)的方面在于堆疊結(jié)構(gòu)抑制面積增加。在堆疊結(jié)構(gòu)中，平滑電容器底電極的下表面與下部插塞接觸。
[0004]然而，堆疊結(jié)構(gòu)的平滑電容器具有的缺點(diǎn)在于容易發(fā)生泄漏電流。
[0005]專利文獻(xiàn)1:第2002-94022號日本特開專利公開
[0006]專利文獻(xiàn)2 ??第2008-205114號日本特開專利公開
[0007]專利文獻(xiàn)3:第2010-10603號日本特開專利公開

【發(fā)明內(nèi)容】

[0008]實(shí)施例的目的是提供一種能夠抑制平滑電容器的泄漏電流(leakage current)的半導(dǎo)體器件及其制造方法。
[0009]根據(jù)實(shí)施例的一方案，一種半導(dǎo)體器件包括:半導(dǎo)體襯底；基底，位于半導(dǎo)體襯底上方；第一導(dǎo)電插塞，位于基底中；存儲單元區(qū)域，位于基底中；以及邏輯電路區(qū)域，連接至存儲單元區(qū)域，邏輯電路包括第一電容器。第一電容器包括:第一底電極，第一底電極的下表面的一部分與第一導(dǎo)電插塞接觸；第一絕緣膜，位于第一底電極上；以及第一頂電極，位于第一絕緣膜上。第一頂電極在平面圖中與第一導(dǎo)電插塞間隔開。
[0010]根據(jù)實(shí)施例的另一方案，一種半導(dǎo)體器件的制造方法，包括:在半導(dǎo)體襯底上方形成包括存儲單元區(qū)域和邏輯電路區(qū)域的基底；在基底的邏輯電路區(qū)域中形成第一導(dǎo)電插塞；以及在邏輯電路區(qū)域中形成第一電容器。第一電容器的形成包括:形成第一底電極，第一底電極的下表面的一部分與第一導(dǎo)電插塞接觸；在第一底電極上形成第一絕緣膜；以及在第一絕緣膜上形成第一頂電極，第一頂電極在平面圖中與第一導(dǎo)電插塞間隔開。
[0011]采用本公開的技術(shù)方案，能夠抑制平滑電容器的泄漏電流。
【附圖說明】
[0012]圖1為示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的框圖；
[0013]圖2A為示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖；
[0014]圖2B為示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的橫截面圖；
[0015]圖3A至圖31為示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的制造方法的多個工藝流程的橫截面圖；
[0016]圖4A為示出根據(jù)第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖；
[0017]圖4B為示出根據(jù)第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的橫截面圖；
[0018]圖5A至圖5J為示出根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的多個工藝流程的橫截面圖；
[0019]圖6為示出第三實(shí)施例中的、存儲單元區(qū)域的構(gòu)造的圖；
[0020]圖7A為示出根據(jù)第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖；
[0021]圖7B為示出根據(jù)第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的橫截面圖；
[0022]圖8A至圖8K為示出根據(jù)第三實(shí)施例的半導(dǎo)體器件的制造方法的多個工藝流程的橫截面圖；
[0023]圖9A為示出根據(jù)第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖；
[0024]圖9B為示出根據(jù)第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的橫截面圖；
[0025]圖10A至圖10F為示出根據(jù)第四實(shí)施例的半導(dǎo)體器件的制造方法的多個工藝流程的橫截面圖；
[0026]圖11A為示出根據(jù)第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖；
[0027]圖11B為示出根據(jù)第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的橫截面圖；
[0028]圖12A至圖12F為示出根據(jù)第五實(shí)施例的半導(dǎo)體器件的制造方法的多個工藝流程的橫截面圖；
[0029]圖13A為示出根據(jù)第六實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖；
[0030]圖13B為示出根據(jù)第六實(shí)施例的半導(dǎo)體器件的構(gòu)造的橫截面圖；
[0031]圖14A至圖14F為示出根據(jù)第六實(shí)施例的半導(dǎo)體器件的制造方法的多個工藝流程的橫截面圖；
[0032]圖15為示出底電極的結(jié)構(gòu)的示例的橫截面圖；
[0033]圖16A至圖16C為示出形成底電極的方法的多個工藝流程的橫截面圖；以及
[0034]圖17A至圖17C為示出底電極的應(yīng)用的示例的橫截面圖。
【具體實(shí)施方式】
[0035]發(fā)明人努力研究來尋找現(xiàn)有技術(shù)中在堆疊電容器中容易發(fā)生泄漏電流的原因。結(jié)果發(fā)現(xiàn)，由于底電極的下表面不僅與下部插塞接觸而且還與下部插塞附近的基底膜(例如絕緣膜)接觸，因而在從下部插塞的上表面生長的部分與從基底膜的上表面生長的部分之間的結(jié)晶度存在差異。這是因?yàn)榈纂姌O是通過晶體生長方法形成的，并且在生長的初始階段的成核條件存在很大的差異。另外，雖然在形成底電極之前在下部插塞和基底膜上進(jìn)行平坦化工藝，然而仍然難以完全排除因材料的差異而引起的下部插塞與基底膜之間的臺階差(st印difference) 0也存在由臺階差引起的結(jié)晶度差異。由于電容器的電容器絕緣膜通過晶體生長方法被形成在底電極上，因而結(jié)晶度的差異也被引入到電容器絕緣膜中，尤其是，結(jié)晶度的差異在結(jié)晶化退火之后非常大。由此發(fā)現(xiàn)，由于電容器絕緣膜包括一些結(jié)晶度不同的部件，因而泄漏電流容易流過這些部件之間的接口。因此，發(fā)明人更努力地研究以抑制漏電流，結(jié)果是，發(fā)明人設(shè)計(jì)了以下實(shí)施例。
[0036]在下文中，將參考附圖具體描述實(shí)施例。
[0037](第一實(shí)施例)
[0038]首先，將描述第一實(shí)施例。第一實(shí)施例是鐵電存儲器的示例。圖1為示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的框圖。圖2A和圖2B為分別示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖和橫截面圖。圖2A為平面圖，而圖2B為沿圖2A的線1-Ι截取的橫截面圖。
[0039]如圖1所示，存儲單元區(qū)域2和邏輯電路區(qū)域3被布置在根據(jù)第一實(shí)施例的半導(dǎo)體器件1中。邏輯電路區(qū)域3被連接至存儲單元區(qū)域2并包括平滑電容器。
[0040]在第一實(shí)施例中，如圖2A和圖2B所示，平滑電容器161包括:底電極101，位于基底100 (例如層間絕緣膜)上；電容器絕緣膜102，位于底電極101上；以及頂電極103，位于電容器絕緣膜102上。導(dǎo)電插塞104被形成在基底100中，并且底電極101的下表面的一部分與導(dǎo)電插塞104接觸。除電容器絕緣膜102和頂電極103之外，包括位于導(dǎo)電插塞104正上方的一部分的偽電容器絕緣膜1152和偽頂電極1153也被形成在底電極101上。頂電極103通過凹槽110與偽頂電極1153電絕緣，并且電容器絕緣膜102通過凹槽110與偽電容器絕緣膜1152分離開。即，在平面圖中，頂電極103與導(dǎo)電插塞104間隔開，并且偽電容器絕緣膜1152和偽頂電極1153被形成在底電極101的與導(dǎo)電插塞104接觸的一部分的正上方。
[0041]硬掩模106被形成在頂電極103上，并且偽硬掩模1106被形成在偽頂電極1153上。硬掩模106通過凹槽110與偽硬掩模1106分離開。雖然凹槽110抵達(dá)底電極101的內(nèi)部，然而，底電極101位于偽電容器絕緣膜1152下的一部分和底電極101位于電容器絕緣膜102下的一部分彼此連接。覆蓋平滑電容器161、硬掩模106、偽硬掩模1106等的層間絕緣膜107被形成在基底100上方，并且與頂電極103接觸的導(dǎo)電插塞105被形成在層間絕緣膜107和硬掩模106中。在圖2A中，層間絕緣膜107在圖示中被省略。
[0042]在平滑電容器161中，如后文具體描述的，雖然在導(dǎo)電插塞104正上方以及導(dǎo)電插塞104附近，存在由于基底100和導(dǎo)電插塞104之間的材料差異引起的電容器絕緣膜102和偽電容器絕緣膜1152形成期間發(fā)生的異質(zhì)區(qū)域160，然而在與其間隔開的部分并不存在異質(zhì)區(qū)域。S卩，異質(zhì)區(qū)域160存在于位于底電極101與偽頂電極1153之間的偽電容器絕緣膜1152中，而在于位于底電極101與頂電極103之間的電容器絕緣膜102中并不存在異質(zhì)區(qū)域。頂電極103與偽頂電極1153電絕緣。因此，即使電壓被施加在頂電極103和底電極101之間，在作為路徑的異質(zhì)區(qū)域160中的泄露電流不流動。因此，可以抑制現(xiàn)有技術(shù)中在堆疊電容器(諸如平滑電容器)中發(fā)生的泄漏電流。
[0043]如果凹槽110將頂電極103與位于異質(zhì)區(qū)域160上的偽頂電極1153電絕緣，則電容器絕緣膜102不需要通過凹槽110與偽電容器絕緣膜1152分離開。
[0044]接下來，將描述根據(jù)第一實(shí)施例的半導(dǎo)體器件的制造方法。圖3A至圖31為示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的制造方法的多個工藝過程的橫截面圖。
[0045]首先，如圖3A所示，例如通過化學(xué)氣相沉積(CVD)方法在半導(dǎo)體襯底上方形成基底100 (例如層間絕緣膜)。基底100的厚度例如為大約500nm。例如硼磷硅玻璃(BPSG)和磷硅酸玻璃(PSG)被舉例作為基底100的材料。可以通過高密度等離子體(HDP)CVD方法形成氧化硅膜，并且可以使用正硅酸乙酯(TE0S)和03形成氧化硅膜。然后，通過使用CF4系列氣體、C2F6系列氣體或C4FS系列氣體進(jìn)行蝕刻在基底100中形成接觸孔，并且在接觸孔中形成導(dǎo)電插塞104?？梢酝ㄟ^例如CVD方法等通過在接觸孔中掩埋金屬膜(例如鎢膜)形成導(dǎo)電插塞104。
[0046]之后，如圖3B所不，形成導(dǎo)電膜151使得導(dǎo)電膜151的下表面的一部分與導(dǎo)電插塞104接觸。導(dǎo)電膜151的厚度例如為大約lOOnm。鈦(Ti)、氮化鈦(TiN)、氮化鈦鋁(TiAIN)、氧化銥(IrO)、銥(Ir)以及鉑(Pt)被舉例作為導(dǎo)電膜151的材料?？梢酝ㄟ^例如濺射法形成導(dǎo)電膜151。導(dǎo)電膜151包括基于導(dǎo)電插塞104與基底100之間的材料差異而結(jié)晶度不一致的區(qū)域。
[0047]隨后，如圖3C所示，在導(dǎo)電膜151上形成諸如鋯鈦酸鉛(PZT)膜等鐵電膜152。鐵電膜152的厚度處于例如大約5nm至lOOnm的范圍?？梢酝ㄟ^例如派射法或金屬有機(jī)化學(xué)氣相沉積(M0CVD)方法形成鐵電膜152。然后，通過處于預(yù)定溫度范圍的退火工藝使得鐵電膜152的晶體結(jié)構(gòu)成為層狀鈣鈦礦結(jié)構(gòu)。作為退火工藝的示例，在氧氣氣氛中在常壓下加熱半導(dǎo)體襯底。鐵電膜152包括基于導(dǎo)電插塞104與基底100之間的材料差異的異質(zhì)區(qū)域160。異質(zhì)區(qū)域160存在于導(dǎo)電插塞104正上方以及導(dǎo)電插塞104附近。
[0048]之后，如圖3D所示，在鐵電膜152上形成導(dǎo)電膜153。氧化銥?zāi)さ缺恍纬蔀閷?dǎo)電膜153。
[004