>[0081]如圖7A和圖7B所示，在存儲(chǔ)單元區(qū)域中，底電極301被形成在基底100 (例如層間絕緣膜)上，電容器絕緣膜302被形成在底電極301上，并且頂電極303被形成在電容器絕緣膜302上。以此方式，存儲(chǔ)電容器361被形成在基底100上。為了便于描述，在圖7A和圖7B中僅示出兩個(gè)存儲(chǔ)電容器361。底電極301是第二底電極的示例，電容器絕緣膜302是第四絕緣膜的示例；并且頂電極303是第二頂電極的示例。
[0082]如圖7A和圖7B所示，第二實(shí)施例中的平滑電容器261被布置在邏輯電路區(qū)域中。上部電容器絕緣膜222的厚度與電容器絕緣膜302的厚度大體相同，頂電極203的面積大于頂電極303的面積，并且下部電容器絕緣膜212比電容器絕緣膜302和上部電容器絕緣膜222的每一個(gè)都厚。平滑電容器261的電容大于存儲(chǔ)電容器361的電容。
[0083]在凹槽210的外側(cè)，偽上部電容器絕緣膜1272的輪廓在偽下部電容器絕緣膜1262的輪廓外側(cè)，并且偽上部電容器絕緣膜1272的下表面的一部分與底電極201接觸。
[0084]覆蓋存儲(chǔ)電容器361和平滑電容器261的層間絕緣膜107被形成在基底100上方。與頂電極203接觸的導(dǎo)電插塞105以及與頂電極303接觸的導(dǎo)電插塞305被形成在層間絕緣膜107中。在圖7A中，層間絕緣膜107在圖示中被省略。
[0085]在具有上述構(gòu)造的第三實(shí)施例中，電容器絕緣膜302在存儲(chǔ)電容器361中存在于底電極301和頂電極303之間，并且除上部電容器絕緣膜222之外，下部電容器絕緣膜212在平滑電容器261中存在于底電極201和頂電極203之間。因此，可以使電容器絕緣膜302具有對(duì)于低電壓操作而言優(yōu)選的厚度并使下部電容器絕緣膜212具有對(duì)于減少泄漏電流而言優(yōu)選的厚度。由于上部電容器絕緣膜222的厚度與電容器絕緣膜302的厚度大體相同，并且在凹槽210的外側(cè)，偽上部電容器絕緣膜1272的輪廓在偽下部電容器絕緣膜1262的輪廓外側(cè)，因而可以在制造該器件時(shí)在相等的時(shí)間內(nèi)完成電容器絕緣膜302的蝕刻和偽上部電容器絕緣膜1272的蝕刻。S卩，可以抑制根據(jù)過蝕刻的特性惡化。
[0086]由于存儲(chǔ)單元區(qū)域和邏輯電路區(qū)域被布置在半導(dǎo)體器件中并且邏輯電路區(qū)域包括平滑電容器261，因而不需要在在存儲(chǔ)單元區(qū)域和邏輯電路區(qū)域之外確保用于平滑電容器的區(qū)域。在獲得效果的同時(shí)，可以抑制生產(chǎn)成本的增加以及存儲(chǔ)電容器性能的惡化，并且可以減小芯片尺寸。
[0087]為了在相同的時(shí)間內(nèi)更加準(zhǔn)確地完成電容器絕緣膜302的蝕刻和偽上部電容器絕緣膜1272的蝕刻，優(yōu)選的是，偽上部電容器絕緣膜1272的輪廓(contour)與偽下部電容器絕緣膜1262的輪廓之間的距離被設(shè)定為偽上部電容器絕緣膜1272的厚度的兩倍或更多。即，例如，如果偽上部電容器絕緣膜1272的厚度為lOOnm，則優(yōu)選的是，偽上部電容器絕緣膜1272的輪廓與偽下部電容器絕緣膜1262的輪廓間隔開200nm或更大。
[0088]通常，平行板形電容器的靜電電容Q(F)與電極板的面積S(m2)成正比并與電極板之間的距離D(m)成反比。當(dāng)真空的介電常數(shù)由e(:( = 8.854X 1012(F/m))表示并且構(gòu)成電容器絕緣膜的材料的相對(duì)介電常數(shù)由\表示時(shí)，靜電電容Q(F)可以由以下公式1表示。
[0089]Q = ε 0Χ ε rX (S/D)(公式 1)
[0090]通過將氧化硅膜用作電容器絕緣膜的晶體管柵極結(jié)構(gòu)的平滑電容器的靜電電容Q1與根據(jù)第三實(shí)施例的平滑電容器261的靜電電容Q2進(jìn)行比較，獲得以下結(jié)果。這里，氧化硅膜的相對(duì)介電常數(shù)\是3.5，并且PZT的相對(duì)介電常數(shù)ε ^為大約1400。通常，在晶體管的柵極長度為0.18 μ m的設(shè)計(jì)規(guī)則下，距離D處于2.5nm至5nm的范圍，并且這里假設(shè)使用2.5nm的最短距離。根據(jù)第三實(shí)施例的平滑電容器261的距離D為下部電容器絕緣膜212的厚度和上部電容器絕緣膜222的厚度之和，并且例如為175nm。靜電電容Q1和靜電電容Q2被獲得如下:
[0091]Q1 = 8.854X 10 12X3.5X (S/2.5X 10 9) = 1.24X 10 2XS
[0092]Q2 = 8.854X 10 12X 1400X (S/175X 10 9) = 7.08X 10 2XS
[0093]以此方式，根據(jù)第三實(shí)施例，與晶體管柵極結(jié)構(gòu)中的平滑電容器相比，可以獲得充分高的靜電電容。因此，即使半導(dǎo)體器件被進(jìn)一步小型化，仍然可以表現(xiàn)足夠的特性。
[0094]雖然包括在平滑電容器261中的下部電容器絕緣膜212和上部電容器絕緣膜222具有鐵電材料的極化特性，然而可以在使平滑電容器261的平滑特性不受極化特性影響的范圍內(nèi)使用平滑電容器。這是因?yàn)槭┘拥狡交娙萜?61上的電壓通常相對(duì)較高。
[0095]存儲(chǔ)電容器361低于平滑電容器261，并且施加在頂電極303和底電極301之間的電壓遠(yuǎn)低于施加在頂電極203和底電極201之間的電壓。因此，即使在電容器絕緣膜302中有異質(zhì)區(qū)域，通過作為路徑的異質(zhì)區(qū)域的泄漏電流也非常小。
[0096]接下來，將描述根據(jù)第三實(shí)施例的半導(dǎo)體器件的制造方法。圖8A至圖8K為示出根據(jù)第三實(shí)施例的半導(dǎo)體器件的制造方法的多個(gè)工藝流程的橫截面圖。
[0097]首先，如圖8A所示，類似于第一實(shí)施例，形成基底100。然后，通過使用CF4系列氣體、C2F6系列氣體或C4FS系列氣體進(jìn)行蝕刻在基底100中形成接觸孔，并且在接觸孔中形成導(dǎo)電插塞104和導(dǎo)電插塞304?？梢酝ㄟ^例如CVD方法等通過在接觸孔中掩埋金屬膜(例如媽膜)形成導(dǎo)電插塞104和導(dǎo)電插塞304。
[0098]之后，如圖8B所不，形成導(dǎo)電膜151使得導(dǎo)電膜151的下表面的一部分與導(dǎo)電插塞104或?qū)щ姴迦?04接觸，并且如圖8C所示，在導(dǎo)電膜151上形成鐵電膜262(例如PZT膜)。隨后，如圖8D所示，在鐵電膜262上形成覆蓋鐵電膜262將要留下的區(qū)域并暴露其它區(qū)域的掩模291，并且如圖8E所示，蝕刻鐵電膜262。去除掩模291。然后，如圖8F所示，在導(dǎo)電膜151上形成覆蓋鐵電膜262的鐵電膜272 (諸如PZT膜)，并且如圖8G所示，在鐵電膜272上形成導(dǎo)電膜153 (例如氧化銥?zāi)?。之后，如圖8H所示，在導(dǎo)電膜153上形成硬掩模 106。
[0099]隨后，如圖81所示，在硬掩模106上形成覆蓋硬掩模106將要留下的區(qū)域并暴露其它區(qū)域的掩模392。掩模392大致覆蓋將要形成底電極201的區(qū)域和將要形成底電極301的區(qū)域并暴露將要形成凹槽210的區(qū)域。將要形成凹槽210的區(qū)域的寬度為大約60nm。例如，光致抗蝕劑掩模被形成為掩模392。
[0100]然后，如圖8J所示，通過蝕刻硬掩模106、導(dǎo)電膜153、鐵電膜272、鐵電膜262以及導(dǎo)電膜151形成抵達(dá)導(dǎo)電膜151內(nèi)部的具有環(huán)形平面形狀的凹槽210。結(jié)果是，形成包括頂電極203、上部電容器絕緣膜222、下部電容器絕緣膜212以及底電極201的平滑電容器261。通過蝕刻還形成了包括頂電極303、電容器絕緣膜302以及底電極301的存儲(chǔ)電容器361。還形成了偽硬掩模1106、偽頂電極1153、偽上部電容器絕緣膜1272以及偽下部電容器絕緣膜1262。在蝕刻之后掩模392殘留的情況下，去除掩模392。
[0101]之后，如圖8K所示，在基底100上方形成覆蓋平滑電容器261、存儲(chǔ)電容器361等的層間絕緣膜107，并且在層間絕緣膜107和硬掩模106中形成抵達(dá)頂電極203的開口 108和抵達(dá)頂電極303的開口 308。在開口 108中形成導(dǎo)電插塞105，并在開口 308中形成導(dǎo)電插塞305。
[0102]然后，必要時(shí)形成上層布線、接合焊盤等，并且完成半導(dǎo)體器件。
[0103]根據(jù)該制造方法，由于可以與存儲(chǔ)電容器361 —起形成平滑電容器261，因而可以在邏輯電路區(qū)域中形成平滑電容器261。因此，采用晶體管柵極結(jié)構(gòu)的平滑電容器所需的專用區(qū)域是不必要的，并且可以減小芯片尺寸。
[0104](第四實(shí)施例)
[0105]接下來，將描述第四實(shí)施例。第四實(shí)施例是鐵電存儲(chǔ)器的示例。圖9A和圖9B為分別示出根據(jù)第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖和橫截面圖。圖9A為平面圖，而圖9B為沿圖9A的線1-Ι截取的橫截面圖。
[0106]類似于第一實(shí)施例，根據(jù)第四實(shí)施例的半導(dǎo)體器件也包括存儲(chǔ)單元區(qū)域和邏輯電路區(qū)域。邏輯電路區(qū)域被連接至存儲(chǔ)單元區(qū)域并包括平滑電容器。
[0107]如圖9A和圖9B所示，在第四實(shí)施例中，平滑電容器461包括:底電極401，位于基底100(例如層間絕緣膜)上；電容器絕緣膜402，位于底電極401上；以及頂電極403，位于電容器絕緣膜402上。導(dǎo)電插塞104被形成在基底100中，并且底電極401的下表面的一部分與導(dǎo)電插塞104接觸。除了頂電極403之外，包括位于導(dǎo)電插塞104正上方的一部分的偽頂電極1153也被形成在電容器絕緣膜402上。頂電極403通過凹槽410與偽頂電極1153電絕緣。覆蓋頂電極403等的層間絕緣膜107被形成在基底100上方，并且與頂電極403接觸的導(dǎo)電插塞105被形成在層間絕緣膜107中。在圖9A中，層間絕緣膜107在圖示中被省略。
[0108]在平滑電容器461中，如后文具體描述的，雖然在導(dǎo)電插塞104正上方以及導(dǎo)電插塞104附近，存在由于基底100和導(dǎo)電插塞104之間的材料差異引起的在電容器絕緣膜402形成期間發(fā)生的異質(zhì)區(qū)域160，然而在與其間隔開的部分并不存在異質(zhì)區(qū)域。S卩，異質(zhì)區(qū)域160存在于位于底電極401與偽頂電極1153之間的電容器絕緣膜402的一部分中，而在位于底電極401與頂電極403之間的部分中不存在異質(zhì)區(qū)域。頂電極403與偽頂電極1153電絕緣。因此，類似于平滑電容器161，在平滑電容器461中，可以抑制現(xiàn)有技術(shù)中在堆疊電容器(例如平滑電容器)中發(fā)生的泄露電流。
[0109]接下來，將描述根據(jù)第四實(shí)施例的半導(dǎo)體器件的制造方法。圖10A至圖10F為示出根據(jù)第四實(shí)施例的半導(dǎo)體器件的制造方法的多個(gè)工藝流程的橫截面圖。
[0110]首先，如圖10A所示，類似于第一實(shí)施例，執(zhí)行直到導(dǎo)電膜153的形成的多個(gè)工藝。
[0111]然后，如圖10B所示，在導(dǎo)電膜153上形成暴露將要形成凹槽410的區(qū)域并覆蓋其它區(qū)域的掩模491。將要形成凹槽410的區(qū)域的寬度為大約60nm。例如，光致抗蝕劑掩模被形成為掩模491。
[0112]之后，如圖10C所示，通過蝕刻導(dǎo)電膜153在導(dǎo)電膜153中形成凹槽410。通過蝕刻將導(dǎo)電膜153的將要形成頂電極403的區(qū)域與位于異質(zhì)區(qū)域160上的區(qū)域電絕緣。在蝕刻之后掩模491殘留的情況下，去除掩模491。
[0113]隨后，如圖10D所示，在導(dǎo)電膜153和鐵電膜152上形成覆蓋導(dǎo)電膜153的將要留下的區(qū)域(包括將要形成頂