包括柵電極的半導(dǎo)體器件的制作方法
【專利說明】包括柵電極的半導(dǎo)體器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2014年7月24日提交的申請(qǐng)?zhí)枮?0-2014-0094121的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其公開內(nèi)容通過引用整體合并于此。
技術(shù)領(lǐng)域
[0003]本公開的實(shí)施例涉及一種半導(dǎo)體器件，且更特別地，涉及一種包括柵電極的半導(dǎo)體器件。
【背景技術(shù)】
[0004]一般地，半導(dǎo)體材料具有介于導(dǎo)體和絕緣體之間的中間電導(dǎo)率。盡管在純態(tài)時(shí)半導(dǎo)體材料充當(dāng)絕緣體，通過例如離子注入、或擴(kuò)散等來將雜質(zhì)引入半導(dǎo)體材料中，半導(dǎo)體材料的電導(dǎo)率增大。半導(dǎo)體材料被用來制備半導(dǎo)體器件，比如晶體管。例如，半導(dǎo)體器件包括半導(dǎo)體存儲(chǔ)器件。
[0005]半導(dǎo)體存儲(chǔ)器件包括多個(gè)晶體管。晶體管具有三個(gè)區(qū)，即柵極、源極和漏極。根據(jù)輸入到晶體管的柵極的控制信號(hào)的電壓電平，電荷通過溝道區(qū)在源極和漏極之間移動(dòng)。
[0006]隨著半導(dǎo)體器件尺寸的降低，單元電容(Cs)也降低，這導(dǎo)致保持時(shí)間的減少。由于單元電容(Cs)降低，盡管施加基本上相同的偏壓到半導(dǎo)體器件，儲(chǔ)存在半導(dǎo)體器件中的電荷量仍可以降低。

【發(fā)明內(nèi)容】

[0007]本公開的各種實(shí)施例指向提供一種解決相關(guān)領(lǐng)域的一個(gè)或者更多問題的半導(dǎo)體器件。
[0008]本公開的一個(gè)實(shí)施例涉及一種半導(dǎo)體器件，所述半導(dǎo)體器件包括能夠儲(chǔ)存從單元電容器(cell capacitor)泄漏的電荷以使電荷的損失最小化，使得半導(dǎo)體器件的特性提升。
[0009]根據(jù)一個(gè)實(shí)施例的一個(gè)方面，半導(dǎo)體器件包括:多個(gè)第一柵電極，掩埋在包括有源區(qū)和器件隔離膜的半導(dǎo)體襯底中；多個(gè)結(jié)區(qū)，每個(gè)結(jié)區(qū)置于兩個(gè)相鄰第一柵電極之間的有源區(qū)的部分中，結(jié)區(qū)包括儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)以及置于儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)之間的位線結(jié)區(qū)；多個(gè)儲(chǔ)存節(jié)點(diǎn)接觸插塞，分別置于儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)之上并耦接到儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)；多個(gè)儲(chǔ)存節(jié)點(diǎn)，分別耦接到儲(chǔ)存節(jié)點(diǎn)接觸插塞并置于儲(chǔ)存節(jié)點(diǎn)接觸插塞之上；以及第二柵電極，置于儲(chǔ)存節(jié)點(diǎn)接觸插塞中的對(duì)應(yīng)的一個(gè)儲(chǔ)存節(jié)點(diǎn)接觸插塞的側(cè)壁之上，其中垂直晶體管包括第二柵電極和對(duì)應(yīng)的儲(chǔ)存節(jié)點(diǎn)接觸插塞，并儲(chǔ)存從儲(chǔ)存節(jié)點(diǎn)中的對(duì)應(yīng)的一個(gè)泄漏的電荷。
[0010]結(jié)區(qū)的側(cè)壁與第一柵電極中的對(duì)應(yīng)的一個(gè)第一柵電極的側(cè)壁部分地重疊。
[0011]結(jié)區(qū)包括N型雜質(zhì)。
[0012]第一柵電極和第二柵電極每個(gè)均包括柵絕緣膜和金屬阻擋層。
[0013]儲(chǔ)存節(jié)點(diǎn)接觸插塞包括N型多晶娃層或娃外延層、或者兩者都被包括。
[0014]每個(gè)儲(chǔ)存節(jié)點(diǎn)接觸插塞包括其中設(shè)置了第一 N型層、P型基體以及第二 N型層的n-p-n結(jié)構(gòu)。
[0015]P型基體置于第一 N型層與第二 N型層之間并包括P型雜質(zhì)。
[0016]第二柵電極置于n-p-n結(jié)構(gòu)的P型基體的第一側(cè)壁之上。
[0017]儲(chǔ)存節(jié)點(diǎn)接觸插塞包括:耦接到儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)中的第一儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)的第一儲(chǔ)存節(jié)點(diǎn)接觸插塞；以及耦接到儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)中的第二儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)的第二儲(chǔ)存節(jié)點(diǎn)接觸插塞，其中置于第一儲(chǔ)存節(jié)點(diǎn)接觸插塞的側(cè)壁之上的第二柵電極與置于第二儲(chǔ)存節(jié)點(diǎn)接觸插塞的側(cè)壁之上的第二柵電極相隔離。
[0018]位線，其耦接到位線結(jié)區(qū)并包括順序地層疊在位線結(jié)區(qū)之上的位線接觸圖案和位線導(dǎo)電圖案。
[0019]根據(jù)一個(gè)實(shí)施例的另一方面，半導(dǎo)體器件包括:多個(gè)第一柵電極，掩埋在包括有源區(qū)和器件隔離膜的半導(dǎo)體襯底中；多個(gè)結(jié)區(qū)，每個(gè)結(jié)區(qū)置于兩個(gè)相鄰第一柵電極之間的有緣區(qū)的部分中，多個(gè)結(jié)區(qū)包括儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)和置于儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)之間的位線結(jié)區(qū)；多個(gè)儲(chǔ)存節(jié)點(diǎn)接觸插塞，分別置于儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)之上并耦接到儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)；多個(gè)儲(chǔ)存節(jié)點(diǎn)，分別耦接到儲(chǔ)存節(jié)點(diǎn)接觸插塞并置于儲(chǔ)存節(jié)點(diǎn)接觸插塞之上；以及多個(gè)第二柵電極，分別置于第一柵電極之上，且被配置用來阻止置于有源區(qū)中的儲(chǔ)存節(jié)點(diǎn)的電荷泄漏，其中每個(gè)第一柵電極和第二柵電極中的對(duì)應(yīng)的一個(gè)第二柵電極通過絕緣膜圖案而相互隔離。
[0020]結(jié)區(qū)包括N型雜質(zhì)。
[0021]每個(gè)結(jié)區(qū)包括其中設(shè)置了第一 N型結(jié)區(qū)、P型結(jié)區(qū)和第二 N型結(jié)區(qū)的n-p-n結(jié)構(gòu)。
[0022]P型結(jié)區(qū)置于第一型結(jié)區(qū)與第二 N型結(jié)區(qū)之間且包括P型雜質(zhì)。
[0023]第一 N型結(jié)區(qū)的側(cè)壁與絕緣膜圖案的側(cè)壁重疊。
[0024]P型結(jié)區(qū)的側(cè)壁與第二柵電極的側(cè)壁重疊。每個(gè)第一柵電極和每個(gè)第二柵電極包括柵絕緣膜和金屬阻擋層。儲(chǔ)存節(jié)點(diǎn)接觸插塞包括N型多晶硅層。
[0025]半導(dǎo)體器件還包括:位線，耦接到位線結(jié)區(qū)并包括順序地層疊在位線結(jié)區(qū)之上的位線接觸圖案和位線導(dǎo)電圖案。
[0026]根據(jù)一個(gè)實(shí)施例的另一個(gè)方面，半導(dǎo)體器件包括:兩個(gè)相鄰的第一柵電極，一個(gè)第一柵電極掩埋在有源區(qū)中而另一個(gè)第一柵電極掩埋在器件絕緣膜中，所述器件絕緣膜在半導(dǎo)體襯底中定義有源區(qū)；儲(chǔ)存節(jié)點(diǎn)接觸結(jié)區(qū)，置于設(shè)置在第一柵電極之間的有源區(qū)的部分中；儲(chǔ)存節(jié)點(diǎn)接觸插塞，置于儲(chǔ)存節(jié)點(diǎn)接觸結(jié)區(qū)之上并包括第一 N型圖案、P型基體以及第二 N型圖案；儲(chǔ)存節(jié)點(diǎn)，置于儲(chǔ)存節(jié)點(diǎn)接觸插塞之上；以及第二柵電極，置于P型基體的側(cè)壁之上。
[0027]需要理解前述的對(duì)實(shí)施例的總體描述以及接下來的細(xì)節(jié)描述都不是限制性的，而意在對(duì)要求保護(hù)的發(fā)明提供進(jìn)一步的解釋。
【附圖說明】
[0028]圖1A和IB示出根據(jù)本公開的第一實(shí)施例的半導(dǎo)體器件。
[0029]圖2A到2N是示出根據(jù)本公開的一個(gè)實(shí)施例的的形成圖1A中所示的半導(dǎo)體器件的方法的剖面圖。
[0030]圖3A和3B示出根據(jù)本公開的第二實(shí)施例的半導(dǎo)體器件。
[0031]圖4A到4G是根據(jù)本公開的一個(gè)實(shí)施例的形成所述半導(dǎo)體器件的方法的剖面圖。
[0032]圖5是示出根據(jù)本公開的第三實(shí)施例的半導(dǎo)體器件的剖面圖。
[0033]圖6A到6G是示出根據(jù)本公開的一個(gè)實(shí)施例的形成圖5中所示半導(dǎo)體器件的方法的剖面圖。
[0034]圖7是示出根據(jù)本公開的第四實(shí)施例的半導(dǎo)體器件的剖面圖。
[0035]圖8A到SC是示出根據(jù)本公開的一個(gè)實(shí)施例的形成圖7中所示的半導(dǎo)體器件的方法的剖面圖。
【具體實(shí)施方式】
[0036]現(xiàn)在將詳細(xì)參考某些實(shí)施例，在附圖中示出了所述實(shí)施例的例子。在所有可能的地方，貫穿整個(gè)附圖中，相同的附圖標(biāo)記指相同或者類似的部分。在接下來的描述中，此中包含的相關(guān)已知的配置或者功能的詳細(xì)描述可能使得主旨不太清晰，其將被省略。
[0037]圖1A和IB示出了根據(jù)本公開的第一實(shí)施例的半導(dǎo)體器件。
[0038]參見圖1A，多個(gè)第一柵電極112掩埋在包括有源區(qū)103和器件隔離膜105的半導(dǎo)體襯底100中。柵絕緣膜109和金屬阻擋層110可以被置于有源區(qū)103中的第一柵電極112之下。這里，有源區(qū)103可以是由P型材料形成。兩個(gè)第一柵電極112置于有源區(qū)103中，而一個(gè)第一柵電極置于器件隔離膜105的對(duì)應(yīng)的一個(gè)中。密封膜114置于第一柵電極112之上以使得第一柵電極能夠相互電隔離。
[0039]位線結(jié)區(qū)107b置于介于有源區(qū)103中設(shè)置的兩個(gè)第一柵電極112之間的有源區(qū)103的上部。儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)107a置于兩個(gè)第一柵電極112的每個(gè)與鄰近的掩埋在器件隔離膜105的對(duì)應(yīng)的一個(gè)中的第一柵電極112之間的有源區(qū)103的上部。位線結(jié)區(qū)107b和儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)107a可以通過注入與有源區(qū)103中的P型雜質(zhì)具有相反的導(dǎo)電類型的N型雜質(zhì)來形成。盡管在這個(gè)實(shí)施例中結(jié)區(qū)107a和107b包括N型雜質(zhì)，但實(shí)施例不局限于此。在另一個(gè)實(shí)施例中，可以注入P型雜質(zhì)來形成結(jié)區(qū)107a和107b。
[0040]此外，位線118在位線結(jié)區(qū)107b之上形成并耦接到位線結(jié)區(qū)107b。位線118具有層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)包括位線接觸圖案118a和位線導(dǎo)電圖案118b。
[0041]此外，在儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)107a之上形成親接到儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)107a的儲(chǔ)存節(jié)點(diǎn)接觸插塞124。儲(chǔ)存節(jié)點(diǎn)接觸插塞124可以包括n-p-n結(jié)構(gòu)，第一 N型多晶硅層124a (此文中也稱作第一 N型多晶硅圖案)、P型基體124b以及第二 N型多晶硅層124c (此文中也被稱作第二 N型多晶硅圖案)順序地層疊在所述n-p-n結(jié)構(gòu)中。在一個(gè)實(shí)施例中，P型基體124b可以通過在儲(chǔ)存節(jié)點(diǎn)結(jié)區(qū)107a之上形成N型多晶硅層并將P型雜質(zhì)注入到所述N型多晶娃層的中間部分而形成，從而第一 N型多晶娃層124a和第二 N型多晶娃層124c通過P型基體124b而相互分開。
[0042]此外，柵絕緣膜126和金屬阻擋層128置于儲(chǔ)存節(jié)點(diǎn)接觸插塞124的P型基體124b的一側(cè)，而第二柵電極130a置于金屬阻擋層128之上。n_p_n型儲(chǔ)存節(jié)點(diǎn)接觸插塞124和第二柵電極130a可以充當(dāng)垂直晶體管。此外，儲(chǔ)存節(jié)點(diǎn)135在儲(chǔ)存節(jié)點(diǎn)接觸插塞124之上形成并耦接到儲(chǔ)存節(jié)點(diǎn)接觸插塞124。儲(chǔ)存節(jié)點(diǎn)135可以具有圓柱形或者凹面形。然而，儲(chǔ)存節(jié)點(diǎn)135的形狀并不局限于此，儲(chǔ)存節(jié)點(diǎn)135可以具有另一種形狀。
[0043]如上所述，根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)器包括具有n-p-n結(jié)構(gòu)的儲(chǔ)存節(jié)點(diǎn)接觸插塞124。第二柵電極130a可以形成在n-p-n結(jié)構(gòu)的P型基體124b的側(cè)壁上。因此，垂直晶體管包括第二柵電極130a和儲(chǔ)存節(jié)點(diǎn)接觸插塞124?？梢允褂么怪本w管的浮體特性來將從儲(chǔ)存節(jié)點(diǎn)135泄漏的電荷集聚在垂直晶體管中。
[0044]根據(jù)第一實(shí)施例，當(dāng)儲(chǔ)存在單元電容器135中的一些電荷泄漏時(shí)，泄漏的電荷被集聚在具有浮體特性的垂直晶體管的儲(chǔ)存節(jié)點(diǎn)接