半導(dǎo)體器件的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及一種半導(dǎo)體器件的形成方法。
【背景技術(shù)】
[0002]在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型:邏輯、存儲(chǔ)器和模擬電路，其中存儲(chǔ)器件在集成電路產(chǎn)品中占了相當(dāng)大的比例。而在存儲(chǔ)器件中，近年來閃存器件(flash memory)的發(fā)展尤為迅速。它的主要特點(diǎn)是在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息，具有集成度高、較快的存取速度、易于擦除和重寫等多項(xiàng)優(yōu)點(diǎn)，因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。
[0003]現(xiàn)有的閃存器件的結(jié)構(gòu)示意圖，包括:半導(dǎo)體襯底，位于所述半導(dǎo)體襯底上分立的存儲(chǔ)晶體管柵極堆疊和選擇晶體管柵極堆疊，所述存儲(chǔ)晶體管柵極堆疊包括位于半導(dǎo)體襯底表面的隧穿氧化層、位于隧穿氧化層上的浮柵、位于浮柵上的控制柵介質(zhì)層和位于控制柵介質(zhì)層上的控制柵，所述選擇晶體管柵極堆疊包括位于半導(dǎo)體襯底表面的選擇柵介質(zhì)層和位于選擇柵介質(zhì)層上的選擇柵；還包括位于存儲(chǔ)晶體管柵極堆疊和選擇晶體管柵極堆疊之間的半導(dǎo)體襯底內(nèi)的共源漏區(qū)，位于存儲(chǔ)晶體管柵極堆疊遠(yuǎn)離共源漏區(qū)一側(cè)的半導(dǎo)體襯底內(nèi)的源區(qū)，位于選擇晶體管柵極堆疊的遠(yuǎn)離共源漏區(qū)一側(cè)的半導(dǎo)體襯底內(nèi)的漏區(qū)。
[0004]現(xiàn)有技術(shù)在制作閃存器件時(shí)，通常需要在半導(dǎo)體襯底的其他區(qū)域集成制作邏輯晶體管，邏輯晶體管的柵極與閃存器件的控制柵和選擇柵采用同一層多晶硅，而進(jìn)行閃存器件和邏輯晶體管的集成制作工藝時(shí)，一般是先制作閃存器件，然后制作邏輯晶體管，在形成邏輯晶體管的柵極時(shí)，容易對(duì)已經(jīng)形成的閃存器件的控制柵和選擇柵表面產(chǎn)生過刻蝕，在控制柵和選擇柵的表面產(chǎn)生凹陷缺陷。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是防止控制柵和選擇柵的表面產(chǎn)生凹陷缺陷。
[0006]為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲(chǔ)區(qū)域和邏輯區(qū)域；在半導(dǎo)體襯底的存儲(chǔ)區(qū)域上形成若干分立第一多晶娃層，相鄰第一多晶娃層之間具有第一開口，所述第一多晶娃層包括第一部分和第一部分相鄰的第二部分；形成覆蓋所述第一多晶硅層側(cè)壁和表面以及半導(dǎo)體襯底表面的控制柵介質(zhì)材料層；形成覆蓋所述控制柵介質(zhì)材料層和邏輯區(qū)域的半導(dǎo)體襯底的第二多晶石圭層；刻蝕第一部分的第一多晶娃層上的部分第二多晶娃層和控制柵介質(zhì)材料層，在存儲(chǔ)區(qū)域的第二多晶硅層和控制柵介質(zhì)材料層中形成暴露出第一部分的第一多晶硅層頂部部分表面的第二開口 ；形成覆蓋所述第二多晶硅層的第三多晶硅層，所述第三多晶硅層填充滿第二開口 ；刻蝕第一部分上的部分第三多晶硅層、第二開口兩側(cè)的部分第二多晶硅層、控制柵介質(zhì)材料層和第一多晶硅層，形成閃存器件的選擇柵，刻蝕第二部分上的部分第三多晶硅層、第二多晶硅層、控制柵介質(zhì)材料層和第一多晶硅層，形成閃存器件的浮柵、覆蓋浮柵的側(cè)壁和頂部表面的控制柵介質(zhì)層，位于控制柵介質(zhì)層上的控制柵；形成覆蓋所述邏輯區(qū)域的第三多晶硅層、存儲(chǔ)區(qū)域的半導(dǎo)體襯底、選擇柵、控制柵、控制柵介質(zhì)層、浮柵表面的保護(hù)層，所述保護(hù)層的材料與多晶硅層材料不相同；在所述保護(hù)層上形成圖形化的光刻膠層；以所述圖形化的光刻膠層為掩膜，刻蝕邏輯區(qū)域的第三多晶硅層和第二多晶硅層，形成邏輯晶體管的柵極。
[0007]可選的，所述保護(hù)層的材料為氧化硅、氮化硅或氮氧化硅。
[0008]可選的，所述保護(hù)層的10?30埃。
[0009]可選的，所述保護(hù)層的形成工藝為化學(xué)氣相沉積工藝。
[0010]可選的，所述半導(dǎo)體襯底還包括高壓區(qū)域，若干分立的第一多晶硅層形成在高壓區(qū)域的半導(dǎo)體襯底上。
[0011]可選的，所述控制柵介質(zhì)層還覆蓋所述高壓區(qū)域的第一多晶硅層的側(cè)壁和頂部表面；第二多晶硅層覆蓋高壓區(qū)域的控制柵介質(zhì)材料層。
[0012]可選的，刻蝕高壓區(qū)域的部分第二多晶硅層和控制柵介質(zhì)材料層，形成暴露出高壓區(qū)域的第一多晶硅層頂部部分表面的第三開口。
[0013]可選的，所述第三多晶硅層覆蓋所述高壓區(qū)域的第二多晶硅層，并且填充滿第三開口。
[0014]可選的，在形成閃存器件的選擇柵、控制柵和浮柵的同時(shí)，刻蝕高壓區(qū)域的部分第三多晶硅層、第三開口兩側(cè)的部分第二多晶硅層、控制柵介質(zhì)材料層和第一多晶硅層，在高壓區(qū)域的半導(dǎo)體襯底上形成高壓晶體管的柵極。
[0015]可選的，所述保護(hù)層還覆蓋高壓區(qū)域的半導(dǎo)體襯底和高壓晶體管的柵極表面。
[0016]可選的，在形成保護(hù)層后，對(duì)邏輯區(qū)域的第三多晶硅層和第二多晶硅層進(jìn)行離子注入，調(diào)節(jié)第三多晶層和第二多晶硅層的電阻。
[0017]可選的，在形成高壓晶體管的柵極，閃存器件的選擇柵、控制柵和浮柵之后，對(duì)高壓晶體管的柵極，閃存器件的選擇柵、控制柵和浮柵進(jìn)行熱氧化，在高壓晶體管的柵極，閃存器件的選擇柵和控制柵以及浮柵表面形成第一熱氧化層；形成第一熱氧化層后，對(duì)高壓晶體管的柵極兩側(cè)的半導(dǎo)體襯底進(jìn)行第一淺摻雜離子注入，在高壓晶體管的柵極兩側(cè)的半導(dǎo)體襯底內(nèi)形成高壓晶體管的淺摻雜區(qū)。
[0018]可選的，所述第一熱氧化層的厚度為10?30埃。
[0019]可選的，在形成邏輯晶體管的柵極后，對(duì)邏輯晶體管的柵極進(jìn)行熱氧化，在所述邏輯晶體管的柵極表面形成第二熱氧化層。
[0020]可選的，所述第二熱氧化層的厚度為5?40埃。
[0021]可選的，在所述邏輯晶體管的柵極兩側(cè)側(cè)壁的第二熱氧化層上、在高壓晶體管兩側(cè)側(cè)壁的第一熱氧化層、閃存器件的選擇柵和控制柵以及浮柵兩側(cè)側(cè)壁的第一熱氧化層上形成第一偏移側(cè)墻。
[0022]可選的，在邏輯晶體管的柵極的第一偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成邏輯晶體管的淺摻雜區(qū)，在閃存器件的選擇柵和控制柵兩側(cè)的半導(dǎo)體襯底內(nèi)形成閃存器件的淺摻雜區(qū)。
[0023]可選的，在邏輯晶體管的第一偏移側(cè)墻上形成第一主側(cè)墻，在高壓晶體管的柵極與存儲(chǔ)晶體管的控制柵和浮柵以及選擇柵的第一偏移側(cè)墻上形成第二主側(cè)墻，第一主側(cè)墻的寬度小于第二主側(cè)墻的寬度；在邏輯晶體管的第一主側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成邏輯晶體管的重?fù)诫s區(qū)，在高壓晶體管的第二主側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成高壓晶體管的重?fù)诫s區(qū)，在存儲(chǔ)晶體管的控制柵和選擇柵上的兩側(cè)的半導(dǎo)體襯底內(nèi)形成存儲(chǔ)晶體管的重?fù)诫s區(qū)。
[0024]可選的，所述第一主側(cè)墻為氧化硅層和氮化硅層的雙層堆疊結(jié)構(gòu)，所述第二主側(cè)墻為氧化硅層-氮化硅層-氧化硅層的三層堆疊結(jié)構(gòu)。
[0025]可選的，所述第一多晶硅層的形成過程為:在半導(dǎo)體襯底上形成的硬掩膜層，所述硬掩膜層中具有暴露出半導(dǎo)體襯底表面的若干開口 ；以所述硬掩膜層為掩膜刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底中形成若干第一凹槽；在所述凹槽和開口中填充滿隔離材料，形成隔離結(jié)構(gòu)；去除所述硬掩膜層，形成若干第二凹槽；在所述第二凹槽中填充滿多晶硅材料，形成第一多晶硅層；回刻蝕所述隔離結(jié)構(gòu)，在相鄰的第一多晶硅層之間形成第一開口。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0027]在半導(dǎo)體襯底的存儲(chǔ)區(qū)域形成閃存器件的控制柵和選擇柵后，形成覆蓋所述邏輯區(qū)域的第三多晶硅層、存儲(chǔ)區(qū)域的半導(dǎo)體襯底、選擇柵控制柵、控制柵介質(zhì)層、浮柵表面的保護(hù)層，所述保護(hù)層的材料與多晶硅層材料不相同，然后在所述保護(hù)層上形成圖形化的光刻膠層，以所述圖形化的光刻膠層為掩膜，刻蝕邏輯區(qū)域的第三多晶硅層和第二多晶硅層時(shí)，即使控制柵和選擇柵上的部分光刻膠層被消耗，由于保護(hù)層覆蓋所述控制柵和選擇柵的表面，對(duì)保護(hù)層材料的刻蝕材料遠(yuǎn)低于對(duì)多晶硅材料的刻蝕速率，從而防止在控制柵和選擇柵表面產(chǎn)生凹陷缺陷。
[0028]進(jìn)一步，所述保護(hù)層的材料為氮化硅、氮化硅或氮氧化硅，使得刻蝕多晶硅層材料相對(duì)于保護(hù)層材料具有高的刻蝕選擇比，所述保護(hù)層的厚度為10?30埃，一方面對(duì)控制柵和選擇柵以及高壓晶體管柵極提供足夠的保護(hù)，另一方面保護(hù)層不會(huì)占據(jù)較大的空間，以使后續(xù)形成的偏移側(cè)墻和主側(cè)墻較為精確并且寬度較好控制，從而在以偏移側(cè)墻和主側(cè)墻為掩膜形成的淺摻雜區(qū)和深摻雜區(qū)與溝道的距離較好的控制。
【附圖說明】
[0029]圖1是本發(fā)明一實(shí)施例半導(dǎo)體器件的形成方法的流程示意圖；
[0030]圖2?圖14為本發(fā)明另一實(shí)施例半導(dǎo)體器件的形成過程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0031]如【背景技術(shù)】所言，現(xiàn)有技術(shù)在進(jìn)行閃存器件和邏輯晶體管的集成制作時(shí)，閃存器件的控制柵和選擇柵表面容易產(chǎn)生凹陷缺陷。
[0032]參考圖1，閃存器件和邏輯晶體管的集成制作過程包括:步驟S101，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲(chǔ)區(qū)域和邏輯區(qū)域；步驟S102，在半導(dǎo)體襯底的存儲(chǔ)區(qū)域上形成若干分立第一多晶娃層，相鄰第一