制造半導(dǎo)體器件的方法
【專利說明】制造半導(dǎo)體器件的方法
[0001]相關(guān)申請的交叉引用
[0002]將2014年11月7日提交的日本專利申請N0.2014-227329的公開內(nèi)容(包括說明書，附圖和摘要)整體并入本文作為參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及一種用于制造半導(dǎo)體器件的技術(shù)，且更具體地，涉及一種適用于包括耦合至半導(dǎo)體芯片的電極焊盤的布線的半導(dǎo)體器件的制造的技術(shù)。
【背景技術(shù)】
[0004]屬于本發(fā)明的技術(shù)領(lǐng)域的晶片加工封裝(WPP)或晶片級封裝(WLP)的【背景技術(shù)】例如公開于日本未審專利申請公布N0.2009-246218，N0.2008-021936以及N0.2007-157879中。
[0005]日本未審專利申請公布N0.2009-246218(專利文獻(xiàn)I)描述了一種半導(dǎo)體器件及其制造方法，其中焊盤提供在半導(dǎo)體芯片上，各個(gè)焊盤都具有探針區(qū)和耦合區(qū)。在半導(dǎo)體器件中，探針標(biāo)記相對于耦合區(qū)存在于位于半導(dǎo)體芯片的外周側(cè)上的探針區(qū)中的焊盤處，且重布線形成為從耦合區(qū)朝向半導(dǎo)體芯片的中心側(cè)延伸。
[0006]日本未審專利申請公布N0.2008-021936(專利文獻(xiàn)2)描述了另一種半導(dǎo)體器件及其制造方法。半導(dǎo)體器件由包括具有線性部和接線柱電極安裝部的布線圖案的重布線層組成，接線柱電極提供在接線柱電極安裝部上，且外部端子安裝在接線柱電極的頂表面上。接線柱電極具有其扣狀表面，其具有與接線柱電極安裝部的上表面的輪廓的至少兩個(gè)點(diǎn)相交的輪廓。
[0007]日本未審專利申請公布N0.2007-157879(專利文獻(xiàn)3)描述了又一種半導(dǎo)體器件及其制造方法，其中電鍍下層通過化學(xué)鍍形成以耦合至端子電極，且耦合至端子電極上的電鍍下層的重布線層的至少一部分由電鍍層形成。

【發(fā)明內(nèi)容】

[0008]近年來，借助半導(dǎo)體器件的增強(qiáng)的功能性以及提高的速度，提供在半導(dǎo)體芯片中的電極焊盤數(shù)量傾向于增加。另一方面，通常需要具有減小尺寸的半導(dǎo)體器件，且因此相鄰電極焊盤之間的間距(間隔)傾向于減小。
[0009]在這方面，認(rèn)為將另一新的布線(重配置布線(relocat1n wiring)，重布線)親合至提供在半導(dǎo)體芯片處的電極焊盤是有效的，如上述專利文獻(xiàn)I至3中所公開的。但是，本發(fā)明人已經(jīng)發(fā)現(xiàn)這種方式會致使取決于使用中的半導(dǎo)體芯片的各種問題，即依照確保半導(dǎo)體芯片或產(chǎn)品的可靠性的產(chǎn)品的規(guī)格。
[0010]通過結(jié)合附圖的本說明書的下述詳細(xì)說明將使本發(fā)明的其他問題和新的特征清楚易憧。
[0011]在根據(jù)一個(gè)實(shí)施例的制造半導(dǎo)體器件的方法中，首先，提供半導(dǎo)體晶片，包括位于其上表面的第一電極焊盤、在平面圖中相鄰于第一電極焊盤設(shè)置的第二電極焊盤、以及第一絕緣構(gòu)件，所述第一絕緣構(gòu)件具有暴露第一電極焊盤的上表面的第一開口以及暴露第二電極焊盤的上表面的第二開口。隨后，在半導(dǎo)體晶片的第一絕緣構(gòu)件上形成第二絕緣構(gòu)件之后，在第二絕緣構(gòu)件中形成暴露第一電極焊盤的上表面的第三開口以及暴露第二電極焊盤的上表面的第四開口。隨后，分別由第一覆蓋膜和第二覆蓋膜覆蓋第一電極焊盤的上表面和第二電極焊盤的上表面。隨后，在第一覆蓋膜的表面以及第二覆蓋膜的表面上分別形成第一布線和第二布線。隨后，在用第三絕緣構(gòu)件覆蓋第一覆蓋膜的表面、第二覆蓋膜的表面以及第一布線和第二布線之后，在第三絕緣構(gòu)件中形成暴露第一布線的一部分的第五開口以及暴露第二布線的一部分的第六開口。這里，第一電極焊盤和第二電極焊盤在平面圖中沿第一方向設(shè)置。第一覆蓋膜和第二覆蓋膜的每一個(gè)包括導(dǎo)電材料。第一布線在第一方向上的寬度等于或小于形成在第二絕緣構(gòu)件中的第三開口的寬度。第二布線在第一方向上的寬度等于或小于形成于第二絕緣構(gòu)件中的第四開口的寬度。
[0012]因此，本發(fā)明的一個(gè)實(shí)施例可提高半導(dǎo)體器件的可靠性，同時(shí)實(shí)現(xiàn)半導(dǎo)體器件的尺寸減小。
【附圖說明】
[0013]圖1是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的平面的示意圖；
[0014]圖2A是示出覆蓋重配置布線和凸塊電極的一個(gè)實(shí)施例中的半導(dǎo)體器件的主要部分的放大平面圖(其為穿過絕緣構(gòu)件(第三絕緣構(gòu)件)的半透視平面圖)；圖28是沿圖2A的線A-A截取的主要部分的截面圖；
[0015]圖3是示出在根據(jù)一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法中的制造工藝的流程的一個(gè)示例的流程圖；
[0016]圖4A是示出一個(gè)實(shí)施例中的半導(dǎo)體晶片的主要部分的平面圖；圖4B是示出一個(gè)實(shí)施例中的半導(dǎo)體晶片中的一個(gè)半導(dǎo)體芯片的主要部分的放大平面圖；
[0017]圖5A和5B分別是示出在用于一個(gè)實(shí)施例中的半導(dǎo)體器件的制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0018]圖6A和6B分別是示出圖5A和5B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0019]圖7A和7B分別是示出圖6A和6B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0020]圖8A和8B分別是示出圖7A和7B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0021]圖9A和9B分別是示出圖8A和8B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0022]圖1OA和1B分別是示出圖9A和9B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0023]圖1lA和IlB分別是示出圖9A和9B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝(具有不同于圖1OA和1B中所示的結(jié)構(gòu)的另一示例中)中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0024]圖12A和12B分別是示出圖1OA和1B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0025]圖13A和13B分別是示出圖12A和12B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0026]圖14是示出圖12A和12B的工藝之后的在半導(dǎo)體器件的制造方法的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的截面圖；
[0027]圖15是示出在根據(jù)第一變形例的半導(dǎo)體器件的制造方法中的制造工藝流程的一個(gè)示例的流程圖；
[0028]圖16A和16B分別是示出在用于第一變形例中的半導(dǎo)體器件的一個(gè)制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0029]圖17是示出在根據(jù)第二變形例的半導(dǎo)體器件的制造方法中的制造工藝流程的一個(gè)示例的流程圖；
[0030]圖18是示出第二變形例中的半導(dǎo)體器件的主要部分的截面圖；
[0031]圖19是示出在根據(jù)第三變形例的半導(dǎo)體器件的制造方法中的制造工藝流程的一個(gè)示例的流程圖；
[0032]圖20A和20B是分別示出在用于第三變形例中的半導(dǎo)體器件的一個(gè)制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0033]圖2IA和2IB分別是示出圖20A和20B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0034]圖22是示出在根據(jù)第四變形例的半導(dǎo)體器件的制造方法中的制造工藝流程的一個(gè)示例的流程圖；
[0035]圖23A和23B是分別示出在用于第四變形例中的半導(dǎo)體器件的一個(gè)制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0036]圖24A和24B分別是示出圖23A和23B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0037]圖25A和25B分別是示出圖24A和24B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0038]圖26A和26B分別是示出圖25A和25B的工藝之后的在用于半導(dǎo)體器件的另一制造工藝中獲得的半導(dǎo)體器件的主要部分的放大平面圖和放大截面圖；
[0039]圖27是示出在根據(jù)第五變形例的半導(dǎo)體器件的制造方法中的制造工藝流程的一個(gè)示例的流程圖；
[0040]圖28A是示出最上表面處的第五變形例中的半導(dǎo)體器件的主要部分的放大平面圖(其為穿過保護(hù)膜(第三絕緣構(gòu)件)的半透視平面圖)；
[0041]圖28B是沿圖28A的線A-A截取的主要部分的截面圖；
[0042]圖29是示出根據(jù)第六變形例的半導(dǎo)體器件的主要部分的截面圖；
[0043]圖30A是示出本發(fā)明人研究的半導(dǎo)體器件的主要部分的放大平面圖(其為穿過覆蓋重配置布線的絕緣構(gòu)件(第三絕緣構(gòu)件)的半透視平面圖)；以及
[0044]圖30B是示出沿圖30A的線B-B截取的主要部分的截面圖；
【具體實(shí)施方式】
[0045]如果需要，出于方便考慮，可通過分成多個(gè)部分或?qū)嵤├谙挛恼f明本發(fā)明的以下優(yōu)選實(shí)施例，除非另外說明，否則它們并不彼此無關(guān)。一個(gè)部分或?qū)嵤├梢允橇硪粋€(gè)的一部分或整體的變形例，詳細(xì)說明，補(bǔ)充解釋等。
[0046]除非另外說明，且除了原則上明確限于該具體數(shù)目時(shí)，否則即使在涉及有關(guān)下述實(shí)施例中的元件等的具體數(shù)目(包括元件數(shù)目，數(shù)值，量，范圍等)時(shí)，本發(fā)明也不限于該具體數(shù)目，且可以是大于或小于該具體數(shù)值的數(shù)目。
[0047]除非另外說明，且除了被認(rèn)為明顯在原理上必要，否則顯而易見的是以下實(shí)施例中的部件(包括步驟)不是必需的。
[0048]除非另外說明，否則本文中所述的表述方式“由A組成”，“由A形成”，“具有A”以及“包括A”不排除除元件A之外的元件。相同地，除非另外說明且除了被認(rèn)為明顯在原理上如此時(shí)，否則當(dāng)以下實(shí)施例中涉及一個(gè)部件的形狀，或部件等之間的位置關(guān)系時(shí)，類似或接近本文中所述的任意形狀或位置關(guān)系都可包括在本發(fā)明中。這同樣適用于上述數(shù)值和范圍。
[0049]在用于以下實(shí)施例的說明的附圖中，為了更好理解，某些平面圖被陰影化。在用于解釋下述實(shí)施例的所有這些附圖中，具有相同功能的部分原則上由相同參考符號表示，且將不再重復(fù)其說明。在以下實(shí)施例中，其中直接在電極焊盤上延伸的重配置布線的方向被定義為“X方向”，且在半導(dǎo)體晶片的主表面上與X方向相交的方向(特別地，直接位于電極焊盤上)被定義為“Y方向”。
[0050]將根據(jù)附圖在下文詳細(xì)說明本發(fā)明的某些實(shí)施例。
[0051]問題的詳細(xì)說明
[0052]為了闡明本實(shí)施例中的半導(dǎo)體器件的制造方法，首先，將給出由本發(fā)明人發(fā)現(xiàn)的要被解決的晶片加工封裝技術(shù)的問題的詳細(xì)說明。
[0053]通過晶片加工封裝技術(shù)的電極焊盤的間距轉(zhuǎn)換可有效用于半導(dǎo)體器件的間距減小。晶片加工封裝技術(shù)是一種整合正常晶片工藝(預(yù)加工)以及封裝工藝(后加工)的技術(shù)。在半導(dǎo)體晶片的狀態(tài)下完成封裝之后，晶片被分片成半導(dǎo)體芯片。在晶片加工封裝技術(shù)中，電