一種降低高k金屬柵器件閾值電壓波動(dòng)的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種降低高Κ金屬柵器件閾值電壓波動(dòng)的方 法。
【背景技術(shù)】
[0002] 隨著半導(dǎo)體器件的集成化越來(lái)越高，對(duì)半導(dǎo)體器件的尺寸的要求也就越來(lái)越小， 在超深亞微米級(jí)的時(shí)候，例如45納米及以下技術(shù)節(jié)點(diǎn)時(shí)，M0SFET中的溝道長(zhǎng)度的減小以及 柵氧化層厚度的減薄會(huì)帶來(lái)高漏電，會(huì)造成閾值電壓的漂移。
[0003] 在高k金屬柵半導(dǎo)體工藝中，通常選用氮化鉭（TaN)作為NM0S區(qū)域Ρ型功函數(shù) 層TiN移除的阻擋層，而TiN刻蝕制程本身會(huì)有一定的波動(dòng)，這種波動(dòng)會(huì)造成作為阻擋層的 TaN剩余厚度的波動(dòng)，最終也就反映到了NM0S金屬柵器件的閾值電壓波動(dòng)上。

【發(fā)明內(nèi)容】

[0004] 針對(duì)上述半導(dǎo)體器件所存在的問(wèn)題，本發(fā)明提供一種降低高K(High_K，高介電常 數(shù)介質(zhì)）金屬柵器件閾值電壓波動(dòng)的方法，使得金屬柵器件的閾值電壓的波動(dòng)性降低。
[0005] 本發(fā)明采用如下技術(shù)方案：
[0006] -種降低高K金屬柵器件閾值電壓波動(dòng)的方法，所述方法包括：
[0007] 提供一襯底，于所述襯底上形成PM0S區(qū)域與NM0S區(qū)域，其中所述PM0S區(qū)域與所 述NM0S區(qū)域均包括高K介電層；
[0008] 于所述PM0S區(qū)域與所述NM0S區(qū)域的高K介電層的上方沉積氮化鈦（TiN);
[0009] 于所述PM0S區(qū)域與所述NM0S區(qū)域沉積一硅膜作為阻擋層，再于所述阻擋層上淀 積P型功函數(shù)層；
[0010] 依次去除所述NM0S區(qū)域的P型功函數(shù)層、所述硅膜；
[0011] 對(duì)所述PM0S區(qū)域進(jìn)行退火工藝。
[0012] 優(yōu)選的，所述方法還包括：
[0013] 進(jìn)行退火工藝后，對(duì)所述PM0S區(qū)域與所述NM0S區(qū)域淀積N型功函數(shù)層及金屬柵 工藝。
[0014] 優(yōu)選的，采用原子層沉積設(shè)備淀積所述硅膜。
[0015] 優(yōu)選的，采用所述原子層沉積設(shè)備淀積所述硅膜的厚度為2-80人
[0016] 優(yōu)選的，所述P型功函數(shù)層為TiN。
[0017] 優(yōu)選的，采用光刻與刻蝕工藝去除所述NM0S區(qū)域的所述P型功函數(shù)層。
[0018] 優(yōu)選的，采用四甲基氫氧化銨去除所述硅膜。
[0019] 優(yōu)選的，所述退火工藝中的退火溫度為50-1250攝氏度。
[0020] 優(yōu)選的，所述退火工藝的時(shí)間為0· 1-1000秒。
[0021] 優(yōu)選的，所述襯底上沉積氮化硅層，所述PM0S區(qū)域與所述NM0S區(qū)域形成于所述氮 化硅層中。
[0022] 優(yōu)選的，所述PM0S區(qū)域與所述NM0S區(qū)域還包括中間層。
[0023] 本發(fā)明的有益效果是：
[0024] 本發(fā)明在HKMG半導(dǎo)體工藝中，利用硅膜替代TaN作為阻擋層，在NM0S區(qū)域P型功 函數(shù)層TiN移除之后，隨之移除剩余硅阻擋層，以此摒除阻擋層剩余厚度波動(dòng)帶來(lái)的NM0S 閾值電壓波動(dòng)。而緊接著又利用退火工藝使PM0S區(qū)域的硅充分?jǐn)U散，與其上下層的TiN形 成TiSiN中間層。這種氮硅化合物因其無(wú)定形性，本身具有較小的功函數(shù)波動(dòng)，可以阻擋后 續(xù)上層金屬原子的向下擴(kuò)散，亦降低了PM0S金屬柵器件的閾值電壓波動(dòng)性。
【附圖說(shuō)明】
[0025] 圖1為本發(fā)明一種降低高K金屬柵器件閾值電壓波動(dòng)實(shí)施例一的方法示意圖；
[0026] 圖2a_2f為本發(fā)明一種降低高K金屬柵器件閾值電壓波動(dòng)的阻擋層實(shí)施例二的工 藝流程圖。
【具體實(shí)施方式】
[0027] 需要說(shuō)明的是，在不沖突的情況下，下述技術(shù)方案，技術(shù)特征之間可以相互組合。
[0028] 下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的說(shuō)明：
[0029] 實(shí)施例一
[0030] 圖1為本發(fā)明一種降低高K金屬柵器件閾值電壓波動(dòng)的方法示意圖，如圖1所示， 本實(shí)施例的方法包括：提供一襯底，于襯底上形成PM0S區(qū)域與NM0S區(qū)域，其中PM0S區(qū)域 與NM0S區(qū)域均包括高K介電層；于PM0S區(qū)域與NM0S區(qū)域的高K介電層的上方沉積氮化鈦 (TiN);于PM0S區(qū)域與NM0S區(qū)域沉積一硅膜作為阻擋層，再于阻擋層上淀積P型功函數(shù) 層；依次去除NM0S區(qū)域的P型功函數(shù)層、硅膜；對(duì)PM0S區(qū)域進(jìn)行退火工藝。
[0031] 實(shí)施例二
[0032] 圖2a_2f為本發(fā)明一種降低高K金屬柵器件閾值電壓波動(dòng)的阻擋層實(shí)施例二的工 藝流程圖，如圖2a所示，提供一硅襯底100,于襯底100上沉積一氮化硅（SiN)層，在氮化 硅層102內(nèi)部形成PM0S區(qū)域與NM0S區(qū)域，PM0S區(qū)域與NM0S區(qū)域由外至內(nèi)依次為中間層 101、高K介電層103、氮化鈦層104。
[0033] 如圖2b所不，米用原子層沉積設(shè)備于氮化鈦層104的上方沉積一娃膜105,此娃膜 105作為阻擋層，其中硅膜105在PM0S與NM0S兩個(gè)區(qū)域上均沉積。上述沉積的硅膜105的 厚度為2-80A,
[0034] 如圖2c所示，在硅膜105的上方淀積一P型功函數(shù)層106,此功函數(shù)層為氮化鈦 (TiN)，其中P型功率層在PM0S區(qū)域與NM0S區(qū)域均沉積。
[0035] 如圖2d所示，采用光刻工藝與刻蝕工藝去除NM0S區(qū)域上的TiN功函數(shù)層，刻蝕停 止于娃膜105的上表面。
[0036] 如圖2e所示，采用濕法去除NM0S區(qū)域的硅膜105,其中可以利用四甲基氫氧化氮 (TMAH)去除上述硅膜105。
[0037]如圖2f所示，對(duì)PM0S區(qū)域進(jìn)行退火工藝，利用退火工藝使PM0S區(qū)域的硅充分?jǐn)U 散，與其上下層的TiN形成TiSiN中間層107。這種氮硅化合物因其無(wú)定形性，本身具有較 小的功函數(shù)波動(dòng)，可以阻擋后續(xù)上層金屬原子的向下擴(kuò)散，亦降低了PM0S金屬柵器件的閾 值電壓波動(dòng)性。退火溫度為50~1250攝氏度（°C)，退火的時(shí)間為0. 1~1000秒（s)，之 后可以進(jìn)行N型功函數(shù)層的淀積以及后續(xù)正常金屬柵工藝。
[0038] 綜上所述，本發(fā)明在高k金屬柵半導(dǎo)體工藝中，按照正常工藝流程至高k介電層 上方的氮化鈦（TiN)淀積完成后，淀積硅膜作為阻擋層，再淀積P型功函數(shù)層TiN。而后， 通過(guò)光刻和刻蝕對(duì)NM0S區(qū)域P型功函數(shù)層進(jìn)行移除，停留在作為阻擋層的硅上。接著利 用TMAH(四甲基氫氧化氨）去除NM0S區(qū)域的硅膜，再通過(guò)退火工藝使PM0S區(qū)域的硅膜與 其上下層的TiN形成TiSiN中間層，這種氮硅化合物因其無(wú)定形性，本身具有較小的功函數(shù) 波動(dòng)，且可以阻擋后續(xù)上層金屬原子的向下擴(kuò)散，降低了PM0S金屬柵器件的閾值電壓波動(dòng) 性。而在NM0S區(qū)域，因?yàn)樽钃鯇颖粷穹ㄍ耆コ?，NM0S就不會(huì)受到TiN刻蝕波動(dòng)帶來(lái)的阻 擋層剩余厚度波動(dòng)的影響，最終也降低了NM0S金屬柵器件的閾值電壓波動(dòng)性。
[0039] 通過(guò)說(shuō)明和附圖，給出了【具體實(shí)施方式】的特定結(jié)構(gòu)的典型實(shí)施例，基于本發(fā)明精 神，還可作其他的轉(zhuǎn)換。盡管上述發(fā)明提出了現(xiàn)有的較佳實(shí)施例，然而，這些內(nèi)容并不作為 局限。
[0040] 對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說(shuō)明后，各種變化和修正無(wú)疑將顯而易見(jiàn)。 因此，所附的權(quán)利要求書(shū)應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán) 利要求書(shū)范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 一種降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，所述方法包括： 提供一襯底，于所述襯底上形成PMOS區(qū)域與NMOS區(qū)域，其中所述PMOS區(qū)域與所述NMOS區(qū)域均包括高Κ介電層； 于所述PMOS區(qū)域與所述NMOS區(qū)域的高Κ介電層的上方沉積氮化鈦（TiN); 于所述PMOS區(qū)域與所述NMOS區(qū)域沉積一硅膜作為阻擋層，再于所述阻擋層上淀積P型功函數(shù)層； 依次去除所述NMOS區(qū)域的P型功函數(shù)層、所述硅膜； 對(duì)所述PMOS區(qū)域進(jìn)行退火工藝。2. 根據(jù)權(quán)利要求1所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，所述 方法還包括： 進(jìn)行退火工藝后，對(duì)所述PMOS區(qū)域與所述NMOS區(qū)域淀積N型功函數(shù)層及金屬柵工藝。3. 根據(jù)權(quán)利要求1所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，采用 原子層沉積設(shè)備淀積所述硅膜。4. 根據(jù)權(quán)利要求3所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，采用 所述原子層沉積設(shè)備淀積所述硅膜的厚度為2-祖} 1。5. 根據(jù)權(quán)利要求1所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，所述 P型功函數(shù)層為TiN。6. 根據(jù)權(quán)利要求1所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，采用 光刻與刻蝕工藝去除所述NMOS區(qū)域的所述P型功函數(shù)層。7. 根據(jù)權(quán)利要求1所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，采用 四甲基氫氧化銨去除所述硅膜。8. 根據(jù)權(quán)利要求1所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，所述 退火工藝中的退火溫度為50-1250攝氏度。9. 根據(jù)權(quán)利要求1所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，所述 退火工藝的時(shí)間為0. 1-1000秒。10. 根據(jù)權(quán)利要求1所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，所 述襯底上沉積氮化硅層，所述PMOS區(qū)域與所述NMOS區(qū)域形成于所述氮化硅層中。11. 根據(jù)權(quán)利要求1所述的降低高K金屬柵器件閾值電壓波動(dòng)的方法，其特征在于，所 述PMOS區(qū)域與所述NMOS區(qū)域還包括中間層。
【專利摘要】本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種降低高K金屬柵器件閾值電壓波動(dòng)的方法。一種降低高K金屬柵器件閾值電壓波動(dòng)的方法，方法包括：提供一襯底，于襯底上形成PMOS區(qū)域與NMOS區(qū)域，其中PMOS區(qū)域與NMOS區(qū)域均包括高K介電層；于PMOS區(qū)域與NMOS區(qū)域的高K介電層的上方沉積氮化鈦(TiN)；于PMOS區(qū)域與NMOS區(qū)域沉積一硅膜作為阻擋層，再于阻擋層上淀積P型功函數(shù)層；依次去除NMOS區(qū)域的P型功函數(shù)層、硅膜；對(duì)PMOS區(qū)域進(jìn)行退火工藝。
【IPC分類】H01L21/28, H01L21/8238
【公開(kāi)號(hào)】CN105304568
【申請(qǐng)?zhí)枴緾N201510608986
【發(fā)明人】何志斌, 景旭斌
【申請(qǐng)人】上海華力微電子有限公司
【公開(kāi)日】2016年2月3日
【申請(qǐng)日】2015年9月22日