一種ips模式tft基板制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件制備領(lǐng)域，特別是涉及一種IPS模式TFT基板制備方法。
【背景技術(shù)】
[0002]TFT LCD (Thin-Film-Transistor Liquid Crystal Display，薄膜晶體管液晶顯不器)由于其高速度、高亮度、高對比度等優(yōu)點(diǎn)，目前已經(jīng)得到普遍的應(yīng)用。TFT基板的模式有很多，較常見的有TN、IPS、MVA等。TN模式，響應(yīng)速度最快，但色彩最差，可視角度相對較小，成本低，主要應(yīng)用在顯示器和小型電視領(lǐng)域。IPS模式的TFT基板，是一種寬視角顯示技術(shù)，可視角度相對較高，響應(yīng)速度較快，色彩準(zhǔn)確，成本適中。
[0003]傳統(tǒng)技術(shù)中，IPS模式的TFT基板在制備過程中需要經(jīng)過多道工序，用以沉積不同的材料膜層，包括gate、島、ΙΤ0等等。有一些材料膜層的沉積是采用CVD (Chemical VaporD印osit1n，化學(xué)氣相沉積)工藝。發(fā)明人在研究中發(fā)現(xiàn)，在CVD成膜工序的上一工序中，難免會有微?；虿粔蛑旅艿那耙还ば虿牧夏游皆谒苽涞漠a(chǎn)品表面上，如果直接進(jìn)行CVD成膜工序，那些微粒和不夠致密的膜層將會成為CVD膜層的"膜內(nèi)灰"，對整體器件的性能造成影響，從而影響TFT基板的良率。故，需要提供一種方法，能夠在IPS模式的TFT基板制備過程中抑制膜內(nèi)灰的產(chǎn)生，從而提升TFT基板的良率。

【發(fā)明內(nèi)容】

[0004]基于此，有必要提供一種IPS模式TFT基板制備方法，能夠在制備過程中抑制膜內(nèi)灰的產(chǎn)生，從而提升TFT基板整體上的良率。
[0005]—種IPS模式TFT基板制備方法，包括:
[0006]在基板上沉積Gate層的工序；
[0007]采用CVD工藝，沉積島層的工序；
[0008]沉積第一 ΙΤ0層的工序；
[0009]沉積源極漏極層的工序；
[0010]采用CVD工藝，沉積保護(hù)層的工序；在本工序中，包括:在進(jìn)行CVD成膜之前，通過等離子體清潔氣體進(jìn)行清潔的步驟；
[0011]沉積第二 ΙΤ0層的工序。
[0012]在一個(gè)實(shí)施例中，所述采用CVD工藝，沉積保護(hù)層的工序包括:
[0013]經(jīng)過本工序前述工序的基板進(jìn)入CVD工藝腔室；
[0014]通過等離子體清潔氣體進(jìn)行清潔；
[0015]通過本工序的工藝氣體，進(jìn)行CVD成膜；
[0016]對所述基板進(jìn)行優(yōu)化除靜電；
[0017]從所述CVD工藝腔室中移出所述基板。
[0018]在一個(gè)實(shí)施例中，所述等離子體清潔氣體為N2、NH3或其混合氣體等離子體；在進(jìn)行清潔的過程中，所述CVD腔室內(nèi)的壓力值為1500mTorr，氣流量為1500sccm，產(chǎn)生等離子體的射頻電源功率為300?500W。
[0019]在一個(gè)實(shí)施例中，所述通過本工序的工藝氣體，進(jìn)行CVD成膜的步驟，包括:
[0020]通過N2、NH3、SiH4，氣流量分別為 4000sccm、1500sccm、250sccm，所述 CVD 腔室內(nèi)壓力為1500mTorr，進(jìn)行反應(yīng)并成膜。
[0021]在一個(gè)實(shí)施例中，所述對所述基板進(jìn)行優(yōu)化除靜電的步驟，包括:
[0022]通過H2，氣流量為800sccm，所述CVD腔室壓力為1500mTorr，利用射頻電源產(chǎn)生等離子體進(jìn)行除靜電。
[0023]在一個(gè)實(shí)施例中，所述在基板上沉積Gate層的工序，所述沉積第一 ΙΤ0層的工序，所述沉積源極漏極層的工序，所述沉積第二 ΙΤ0層的工序，采用PVD成膜工藝。
[0024]上述IPS模式TFT基板制備方法，在采用CVD工藝，沉積保護(hù)層的工序當(dāng)中，在通過工藝氣體進(jìn)行反應(yīng)成膜之前，先通過等離子體清潔氣體進(jìn)行清潔，抑制了本工序中可能會產(chǎn)生的膜內(nèi)灰，保證了第一 ΙΤ0層和第二 ΙΤ0層之間的電場性能免受不良影響，從而提升了 TFT基板的良率。
【附圖說明】
[0025]圖1為一個(gè)實(shí)施例中的IPS模式TFT基板制備方法的流程示意圖；
[0026]圖2為一個(gè)實(shí)施例中的IPS模式TFT基板的結(jié)構(gòu)示意圖；
[0027]圖3為一個(gè)實(shí)施例中沉積保護(hù)層工序的流程示意圖。
【具體實(shí)施方式】
[0028]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0029]參見圖1和圖2，在一個(gè)實(shí)施例中提供了一種IPS (In-Plane Switching)模式TFT基板制備方法，包括:
[0030]101，在基板上沉積Gate層的工序。
[0031]具體的，可采用PVD (Physical Vapor Deposit1n，物理氣相沉積)成膜工藝，在基板20上沉積金屬，經(jīng)工藝處理得到Gate圖案21。
[0032]102，采用CVD工藝，沉積島層的工序。
[0033]具體的，島(Island)層為非金屬膜層，包括G-SiNx(圖2中221)、a_Si (圖2中區(qū)域 222)、n+a-Si (圖 2 中 223)。
[0034]103，沉積第一 ΙΤ0層的工序。
[0035]具體的，采用PVD沉積ΙΤ0，第一 ΙΤ0如圖2中23。
[0036]104，沉積源極漏極層的工序。
[0037]具體的，在前述基礎(chǔ)上，沉積金屬層，經(jīng)工藝處理得到源極漏極(S/D)圖案24。
[0038]105，采用CVD工藝，沉積保護(hù)層的工序。
[0039]具體的，保護(hù)層即圖2中的25，為非金屬層。工藝為CVD工藝。由于保護(hù)層25夾在第一 ΙΤ0層與第二 ΙΤ0層之間，若不對前述工序基板表面(尤其是第一 ΙΤ0層表面)的微粒及不夠緊密的膜層進(jìn)行處理，就會形成CVD膜層中的膜內(nèi)灰，從而對兩ΙΤ0層之間的介電常數(shù)造成影響，從而降低整體器件的性能。在本工序中，為對膜內(nèi)灰進(jìn)行抑制，包括了在進(jìn)行CVD成膜之前，通過等離子體清潔氣體進(jìn)行清潔的步驟。消除基板表面的微粒以及不夠緊致的膜層，從而抑制膜內(nèi)灰的產(chǎn)生。在清潔步驟完成之后，通過本工序的工藝氣體(反應(yīng)氣體)，進(jìn)行成膜，形成保護(hù)層。
[0040]106，沉積第二 ΙΤ0層的工序。
[0041]具體的，第二 ΙΤ0層為圖2中26，采用PVD成膜工藝。
[0042]上述實(shí)施例中的IPS模式TFT基板制備方法，在采用CVD工藝，沉積保護(hù)層的工序當(dāng)中，在通過工藝氣體進(jìn)行反應(yīng)成膜之前，先通過等離子體清潔氣體進(jìn)行清潔，抑制了本工序中可能會產(chǎn)生的膜內(nèi)灰，保證了第一 ΙΤ0層和第二 ΙΤ0層之間的電場性能免受不良影響，從而提升了 TFT基板的良率。
[0043]進(jìn)一步的，在圖3實(shí)施例中，采用CVD工藝，沉積保護(hù)層的工序包括:
[0044]301，經(jīng)過本工序前述工序的基板進(jìn)入CVD工藝腔室。
[0045]302，通過等離子體清潔氣體進(jìn)行清潔。
[0046]等離子清潔氣體主要作用是抑制膜內(nèi)，不能與第一 ΙΤ0層進(jìn)行反應(yīng)，可以從后續(xù)的工藝氣體中優(yōu)選，例如等離子體清潔氣體為N2、NH3或其混合氣體等離子體。在進(jìn)行清潔的過程中，CVD腔室內(nèi)的壓力值為1500mTorr，氣流量為1500sccm，產(chǎn)生等離子體的射頻電源功率為300?500W。
[0047]303，通過本工序的工藝氣體，進(jìn)行CVD成膜。
[0048]具體的，通過N2、NH3、SiH4，氣流量分別為 4000sccm、1500sccm、250sccm，所述 CVD腔室內(nèi)壓力為1500mTorr，進(jìn)行反應(yīng)并成膜。
[0049]304，對基板進(jìn)行優(yōu)化除靜電。
[0050]具體的，通過H2，氣流量為800sccm，CVD腔室壓力為1500mTorr，利用射頻電源產(chǎn)生等離子體進(jìn)行除靜電。
[0051]305，從CVD工藝腔室中移出基板。
[0052]以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種IPS模式TFT基板制備方法，其特征在于，所述方法包括: 在基板上沉積Gate層的工序； 采用CVD工藝，沉積島層的工序； 沉積第一 ITO層的工序； 沉積源極漏極層的工序； 采用CVD工藝，沉積保護(hù)層的工序；在本工序中，包括:在進(jìn)行CVD成膜之前，通過等離子體清潔氣體進(jìn)行清潔的步驟； 沉積第二 ITO層的工序。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述采用CVD工藝，沉積保護(hù)層的工序包括: 經(jīng)過本工序前述工序的基板進(jìn)入CVD工藝腔室； 通過等離子體清潔氣體進(jìn)行清潔； 通過本工序的工藝氣體，進(jìn)行CVD成膜； 對所述基板進(jìn)行優(yōu)化除靜電； 從所述CVD工藝腔室中移出所述基板。3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述等離子體清潔氣體為N2、NH3或其混合氣體等離子體；在進(jìn)行清潔的過程中，所述CVD腔室內(nèi)的壓力值為1500mTorr，氣流量為1500sccm，產(chǎn)生等離子體的射頻電源功率為300?500W。4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述通過本工序的工藝氣體，進(jìn)行CVD成膜的步驟，包括: 通過N2、NH3、SiH4，氣流量分別為4000sccm、1500sccm、250sccm，所述CVD腔室內(nèi)壓力為1500mTorr，進(jìn)行反應(yīng)并成膜。5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述對所述基板進(jìn)行優(yōu)化除靜電的步驟，包括: 通過H2，氣流量為800sccm，所述CVD腔室壓力為1500mTorr，利用射頻電源產(chǎn)生等離子體進(jìn)行除靜電。6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在基板上沉積Gate層的工序，所述沉積第一 ITO層的工序，所述沉積源極漏極層的工序，所述沉積第二 ITO層的工序，采用PVD成膜工藝。
【專利摘要】本發(fā)明公開了一種IPS模式TFT基板制備方法。所述方法包括：在基板上沉積Gate層的工序；采用CVD工藝，沉積島層的工序；沉積第一ITO層的工序；沉積源極漏極層的工序；采用CVD工藝，沉積保護(hù)層的工序；在本工序中，包括：在進(jìn)行CVD成膜之前，通過等離子體清潔氣體進(jìn)行清潔的步驟；沉積第二ITO層的工序。應(yīng)用本發(fā)明技術(shù)方案，能夠在制備過程中抑制膜內(nèi)灰的產(chǎn)生，從而提升TFT基板整體上的良率。
【IPC分類】H01L27/12, H01L21/77
【公開號】CN105304560
【申請?zhí)枴緾N201510652312
【發(fā)明人】朱東梅, 劉力明, 符偉杰, 鄧澤新, 黃偉東, 李建華
【申請人】信利（惠州）智能顯示有限公司
【公開日】2016年2月3日
【申請日】2015年10月10日