具有作為功函數(shù)層和/或阻擋/潤(rùn)濕層的TiAlCN的金屬柵極堆疊件的制作方法
【專利說(shuō)明】具有作為功函數(shù)層和/或阻擋/潤(rùn)濕層的T i AICN的金屬柵 極堆疊件
[0001] 相關(guān)申請(qǐng)的交叉參考
[0002] 本申請(qǐng)是于2011年9月24日提交的第13/244, 355號(hào)的美國(guó)申請(qǐng)的部分繼續(xù)申 請(qǐng)，其全部?jī)?nèi)容結(jié)合于此作為參考。
技術(shù)領(lǐng)域
[0003] 本發(fā)明實(shí)施例涉及具有作為功函數(shù)層和/或阻擋/潤(rùn)濕層的TiAlCN的金屬柵極 堆疊件。
【背景技術(shù)】
[0004] 半導(dǎo)體集成電路（1C)工業(yè)已經(jīng)經(jīng)歷了快速發(fā)展。1C材料和設(shè)計(jì)中的技術(shù)進(jìn)步已 經(jīng)產(chǎn)生了數(shù)代1C，其中每一代都具有比前一代更小和更復(fù)雜的電路。這些進(jìn)步增加了處理 和制造1C的復(fù)雜程度，以及為了實(shí)現(xiàn)這些進(jìn)步，需要1C處理和制造中的類似的發(fā)展。在1C 演進(jìn)的過(guò)程中，功能密度（即，每芯片面積中互連器件的數(shù)量）通常已經(jīng)增加，而幾何尺寸 (即，可以使用制造工藝創(chuàng)建的最小組件（或線））已經(jīng)減小。該按比例縮小工藝通常通過(guò) 增加生產(chǎn)效率和降低相關(guān)成本來(lái)提供益處。這種按比例縮小也已經(jīng)增加了處理和制造1C 的復(fù)雜程度，以及為了實(shí)現(xiàn)這些進(jìn)步，需要1C處理和制造中的類似的發(fā)展。

【發(fā)明內(nèi)容】

[0005] 為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種集成電 路器件，包括：半導(dǎo)體襯底；以及柵極堆疊件，設(shè)置在所述半導(dǎo)體襯底上方，其中，所述柵極 堆疊件包括：柵極介電層，設(shè)置在所述半導(dǎo)體襯底上方；多功能阻擋/潤(rùn)濕層，設(shè)置在所述 柵極介電層上方，其中，所述多功能阻擋/潤(rùn)濕層包括碳氮化鋁鈦（TiAlCN);功函數(shù)層，設(shè) 置在所述多功能阻擋/潤(rùn)濕層上方；以及導(dǎo)電層，設(shè)置在所述功函數(shù)層上方。
[0006] 根據(jù)本發(fā)明的另一實(shí)施例，還提供了一種集成電路器件，包括設(shè)置在半導(dǎo)體襯底 上方的柵極堆疊件，其中，所述柵極堆疊件包括：高k介電層，設(shè)置在所述半導(dǎo)體襯底上方； 第一碳氮化鋁鈦（TiAlCN)層，直接設(shè)置在所述高k介電層上；第二TiAlCN層，直接設(shè)置在 所述第一 TiAlCN層上；以及鋁層，直接設(shè)置在所述第二TiAlCN層上。
[0007] 根據(jù)本發(fā)明的又一實(shí)施例，還提供了一種方法，包括：在半導(dǎo)體襯底上方形成柵極 結(jié)構(gòu)，其中，所述柵極結(jié)構(gòu)具有柵極堆疊件，所述柵極堆疊件包括設(shè)置在所述半導(dǎo)體襯底上 方的高k介電層和設(shè)置在所述高k介電層上方的偽柵極；從所述柵極結(jié)構(gòu)中去除所述偽柵 極，從而形成開口；以及在所述高k介電層上方形成多功能阻擋/潤(rùn)濕層，在所述多功能阻 擋/潤(rùn)濕層上方形成功函數(shù)層，以及在所述功函數(shù)層上方形成導(dǎo)電層，其中，所述多功能阻 擋/潤(rùn)濕層、所述功函數(shù)層以及所述導(dǎo)電層填充所述開口，并且進(jìn)一步地，其中，所述多功 能阻擋/潤(rùn)濕層包括碳氮化鋁鈦（TiAlCN)。
【附圖說(shuō)明】
[0008] 當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從下面詳細(xì)的描述可以最佳地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的 是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件沒有被按比例繪制并且僅僅用于說(shuō)明的目的。實(shí)際 上，為了清楚的論述，各個(gè)部件的尺寸可以被任意增加或減少。
[0009] 圖1是根據(jù)本發(fā)明的各個(gè)方面的用于制造集成電路器件的方法的流程圖。
[0010] 圖2至圖7是根據(jù)本發(fā)明的各個(gè)方面的在圖1的方法的各個(gè)階段期間的集成電路 器件的示意性截面圖。
【具體實(shí)施方式】
[0011] 以下公開內(nèi)容提供了許多不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)本發(fā)明的不同特征。以下 將描述組件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例，并且不旨在限制。例如， 以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸形 成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得 第一部件和第二部件可以不直接接觸的實(shí)施例。另外，本發(fā)明可以在各個(gè)實(shí)例中重復(fù)參考 標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)化和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施 例和/或配置之間的關(guān)系。
[0012] 圖1是根據(jù)本發(fā)明的各個(gè)方面的用于制造集成電路器件的部分或全部的方法100 的流程圖。方法100開始于框110,其中在襯底上方形成柵極結(jié)構(gòu)。柵極結(jié)構(gòu)具有柵極堆疊 件，柵極堆疊件包括設(shè)置在襯底上方的高k介電層和設(shè)置在高k介電層上方的偽柵極。在 框120中，從柵極結(jié)構(gòu)去除偽柵極以在柵極結(jié)構(gòu)中形成開口。在框130中，形成多功能阻擋 /潤(rùn)濕層、功函數(shù)層和導(dǎo)電層以填充開口。多功能阻擋/潤(rùn)濕層形成在高k介電層上方，功 函數(shù)層形成在多功能阻擋/潤(rùn)濕層上方，以及導(dǎo)電層形成在功函數(shù)層上方。多功能阻擋/潤(rùn) 濕層包括在處理期間充分防止（或減少）金屬雜質(zhì)滲入高k介電層（例如，從導(dǎo)電層）的 材料，同時(shí)該材料提供與功函數(shù)層之間的充分的潤(rùn)濕性（換句話說(shuō)，期望的界面質(zhì)量）。該 方法100可以繼續(xù)框140以完成集成電路器件的制造。對(duì)于方法100的額外的實(shí)施例，可 以在方法100之前、期間和之后提供額外的步驟，并且可以替換或消除所描述的步驟中的 --止匕 -、〇
[0013] 圖2至圖7是在根據(jù)圖1的方法100的在制作的各個(gè)階段的集成電路器件200的 部分或全部截面圖。為了清楚的目的已經(jīng)簡(jiǎn)化了圖2至圖7以更好地理解本發(fā)明的發(fā)明構(gòu) 思。在所示實(shí)施例中，集成電路器件200包括場(chǎng)效應(yīng)晶體管器件，諸如η溝道場(chǎng)效應(yīng)晶體 管（NFET)或ρ溝道場(chǎng)效應(yīng)晶體管（PFET)。集成電路器件200可以包括在存儲(chǔ)器單元和/ 或邏輯電路中，存儲(chǔ)器單元和/或邏輯電路包括：無(wú)源組件，諸如電阻器、電容器、電感器和 /或熔絲；有源組件，諸如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（M0SFET)、互補(bǔ)金屬氧化物半導(dǎo) 體晶體管（CMOS)、高壓晶體管和/或高頻晶體管；其他合適組件；或它們的組合。在集成電 路器件200的其他的實(shí)施例中，可以在集成電路器件200中添加額外的部件，并且可以替換 或消除下文描述的一些部件。
[0014] 在圖2中，集成電路器件200包括襯底210。在所示實(shí)施例中，襯底210是包括硅 的半導(dǎo)體襯底?？蛇x地或附加地，襯底210包括：另一元素半導(dǎo)體，諸如鍺；化合物半導(dǎo)體， 包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導(dǎo)體，包括SiGe、GaAsP、 AlInAs、AlGaAs、GalnAs、GalnP和/或GalnAsP ;或它們的組合。在又另一可選方式中，襯 底210是絕緣體上半導(dǎo)體（SOI)。在其他的可選方式中，半導(dǎo)體襯底210可以包括摻雜的外 延層、梯度半導(dǎo)體層和/或位于另一不同類型的半導(dǎo)體層上面的半導(dǎo)體層（諸如硅鍺層上 的硅層）。襯底210包括取決于集成電路器件200的設(shè)計(jì)要求的各種摻雜配置。例如，襯 底210可以包括摻雜有諸如硼或p型摻雜劑、諸如磷或砷的η型摻雜劑或它們的組 合的各個(gè)摻雜區(qū)域。摻雜區(qū)域可以形成在半導(dǎo)體襯底上、形成在Ρ阱結(jié)構(gòu)中、形成在Ν阱結(jié) 構(gòu)中、形成在雙阱結(jié)構(gòu)中，或者使用凸起結(jié)構(gòu)來(lái)形成摻雜區(qū)域。
[0015] 隔離部件212設(shè)置在襯底210中，以隔離襯底210的各個(gè)區(qū)域和/或器件。隔離 部件212利用諸如硅的局部氧化（L0C0S)和/或淺溝槽隔離（STI)的隔離技術(shù)來(lái)限定并且 電隔離各個(gè)區(qū)域。隔離部件212包括氧化硅、氮化硅、氮氧化硅、其他合適的材料或它們的 組合。通過(guò)任何合適的工藝來(lái)形成隔離部件212。作為一個(gè)實(shí)例，形成STI包括：使用光刻 工藝以暴露部分襯底；在襯底的暴露部分中蝕刻溝槽（例如，通過(guò)使用干蝕刻和/或濕蝕 亥IJ);以及用一種或多種介電材料填充溝槽（例如，通過(guò)使用化學(xué)汽相沉積工藝）。例如，所 填充的溝槽可以具有多層結(jié)構(gòu)，諸如用氮化硅或氧化硅填充的熱氧化物襯墊層。
[0016] 在襯底210上方設(shè)置柵極結(jié)構(gòu)220。在所示實(shí)施例中，柵極結(jié)構(gòu)220包括具有界面 介電層222、高k介電層224和偽柵極層226的柵極堆疊件。界面介電層222和高k介電 層224可以共同稱為柵極結(jié)構(gòu)220的柵極介電層。柵極堆疊件可以包括附加的層，諸如硬 掩模層、覆蓋層、擴(kuò)散/阻擋層、介電層、金屬層、其他合適的層或它們的組合。通過(guò)包括沉 積工藝、光刻圖案化工藝、蝕刻工藝、其他合適的工藝或它們的組合的工藝來(lái)