專利名稱：一種溝槽型半導體整流器及其制造方法
技術領域：
本發(fā)明涉及一種半導體整流器及其制造方法，尤其是一種溝槽型半導體整流器及
其制造方法。
背景技術：
金屬和半導體接觸時，由于金屬的功函數(shù)一般和半導體的功函數(shù)不同而存在接觸 電勢差，結果在接觸面附近形成勢壘，通常稱為肖特基勢壘。以金屬和n型半導體接觸為 例，當金屬與n型半導體接觸時，兩種材料之間電子就會通過交換達到一個熱平衡，最終使 整個結的費米能級處處相等。開始的時候，電子從金屬中逃逸要比從半導體中逃逸所遇到 的勢壘要高，因而，在達到熱平衡的過程中，有凈電子流從半導體流向金屬，使金屬帶負電， 半導體帶正電，半導體中的正電荷是由界面處電子耗盡后剩余的一薄層帶正電的施主離子 所形成的，這樣的一個偶極層類似于一個P+n結。于是，當金屬-半導體正向偏置時(即金 屬相對n型半導體加正電壓)，肖特基勢壘整流器正向導通電阻主要由金屬_半導體勢壘高 度、半導體區(qū)域電阻及其余接觸電阻的串聯(lián)電阻所決定；當金屬_半導體反向偏置時(即n 型半導體相對金屬加正電壓)，肖特基勢壘整流器金屬_半導體結處的耗盡層變寬，阻斷電 流流通。 肖特基勢壘整流器即是利用了肖特基勢壘的這種單向導通特性。通常情況，整流 器既需要正向導通時要有較低的正向導通壓降，又需要反向阻斷時要有很高的反向阻斷電 阻，從而能夠以較低功耗損失流過較大的正向電流，又能在反向阻斷時盡可能的減小反向 漏電流。 能夠同時影響肖特基勢壘整流器正向導通壓降和反向漏電流的包括肖特基勢壘 高度和肖特基勢壘整流器的半導體區(qū)域電阻。肖特基勢壘高度由所選金屬材料、半導體材 料及與金屬相接觸的半導體區(qū)域的摻雜濃度來決定，通常在給定金屬和半導體材料的前提 下，與金屬接觸的半導體區(qū)域摻雜濃度越濃，金屬_半導體結的勢壘高度就越低，從而電流 流過結的壓降就越??；為了維持高反偏阻斷電壓及小的反偏漏電流，肖特基勢壘整流器的 半導體區(qū)域典型的選擇為電阻率較高且厚度較厚，以至于在器件反向偏置時，金屬_半導 體結界面處的反偏電場不會過高，然而半導體區(qū)域較高的電阻率和較厚的厚度又會增大整 流器正向導通壓降。因此，既要盡可能的降低整流器正向導通壓降，又要盡量減小整流器的 反向漏電流，就成為整流器的重要發(fā)展方向。 專利CN101114670A中公開了一種溝槽型肖特基勢壘整流器的結構，如專利 CN101114670A中附圖1所示，所述溝槽型肖特基勢壘整流器包括具有兩個相對主面的半 導體基板，其上部為低摻雜濃度的第一導電類型漂移區(qū)，其上表面為第一主面，所述半導 體基板的下部為高摻雜濃度的第一導電類型襯底層，其下表面為第二主面，一個或多個溝 槽由所述第一表面延伸進入所述第一導電類型襯底層并由此限定出一個或多個臺面部，所 述溝槽內表面生長有絕緣層，所述溝槽內填充有第一電極，所述溝槽和臺面部上面覆蓋有 第一金屬層，第一金屬層與所述第一電極歐姆接觸，同時與所述臺面部的表面肖特基接觸，形成一定高度的肖特基勢壘，第一金屬層成為肖特基勢壘半導體器件的陽極電極，在所述 第二主面表面覆蓋有第二金屬層，并與第二主面形成歐姆接觸，第二金屬層成為肖特基勢 壘半導體的陰極電極。由于溝槽的存在，且溝槽深度垂直伸入至高摻雜濃度的襯底層，因 此當整流器施加反向電壓時，相鄰溝槽間存在電荷耦合效應，最大電場強度的位置由普通 平面肖特基結構中的表面肖特基結處下移至接近溝槽底部的溝槽側壁附近區(qū)域，如專利 CN101114670A的附圖2所示。肖特基結處電場強度的降低，使得反向漏電流比普通平面肖 特基勢壘半導體器件顯著減小。 然而，由于許多整流器應用都需要反向能夠承受較高的阻斷電壓，正向導通時又 要有較低的導通壓降，因此，上述專利結構中的第一導電類型漂移區(qū)若選擇為電阻率較高、 厚度較厚，則即不利于降低正向導通壓降，又不利于實現(xiàn)伸入至襯底層的溝槽刻蝕；若第一 導電類型漂移區(qū)選擇為電阻率較小、厚度較薄，則又無法實現(xiàn)高反向阻斷電壓。

發(fā)明內容
本發(fā)明的目的是克服現(xiàn)有技術中存在的不足，提供一種溝槽型半導體整流器及其
制造方法，其制造成本低廉、降低了整流器反向漏電流及整流器正向導通壓降。 按照本發(fā)明提供的技術方案，所述溝槽型半導體整流器，在所述整流器的截面上，
包括具有兩個相對主面的半導體基板、位于半導體基板下部的第一導電類型襯底及位于半 導體基板上部的第一導電類型漂移區(qū)，所述第一導電類型襯底鄰接第一導電類型漂移區(qū)；
所述第一導電類型襯底的表面為半導體基板的第二主面，所述第一導電類型漂移區(qū)的表面
為半導體基板的第一主面；所述第一導電類型漂移區(qū)的摻雜濃度低于第一導電類型襯底的
摻雜濃度；其創(chuàng)新在于 —個或多個溝槽從所述第一主面延伸進入至第一導電類型漂移區(qū)，并在第一導電
類型漂移區(qū)上部限定出一個或多個臺面部；所述臺面部的上部均設置有第一導電類型注入
層；所述第一導電類型注入層的摻雜濃度大于第一導電類型漂移區(qū)的摻雜濃度； 所述溝槽內壁上覆蓋有絕緣氧化層，在所述覆蓋有絕緣氧化層的溝槽內淀積第一
電極；所述第一導電類型漂移區(qū)對應于溝槽的槽底設置第二導電類型包圍層，所述第二導
電類型包圍層包覆所述溝槽的槽底；所述第二導電類型包圍層的摻雜濃度低于第一導電類
型注入層的摻雜濃度，所述第二導電類型包圍層的摻雜濃度高于第一導電類型漂移區(qū)的摻
雜濃度；所述半導體基板對應于第一主面上方淀積有第一金屬層，所述第一金屬層與第一
電極相歐姆接觸；所述第一金屬層與臺面部對應于第一導電類型注入層的表面歐姆接觸；
所述半導體基板的第二主面上覆蓋有第二金屬層，所述第二金屬層與第一導電類型襯底相
歐姆接觸。 所述第一電極包括導電多晶硅。所述溝槽內壁通過熱生長或淀積形成絕緣氧化 層。所述第一金屬層上設有陽極端。所述第二金屬層上設有陰極端。
所述溝槽型半導體整流器的制造方法包括如下步驟 a、提供具有兩個相對主面的第一導電類型半導體基板，所述兩個相對主面包括第 一主面與第二主面；b、在上述第一主面上，淀積硬掩膜層；c、選擇性的掩蔽和刻蝕硬掩膜 層，形成溝槽刻蝕的硬掩膜，并在第一主面上刻蝕形成溝槽，所述溝槽對應于槽口外的其余 部分覆蓋有硬掩膜層，所述相鄰溝槽間形成臺面部；d、在上述半導體基板的第一主面上注入第二導電類型的離子，在第一導電類型漂移區(qū)內形成第二導電類型包圍層，所述第二導 電類型包圍層包覆溝槽的槽底；e、去除所述半導體基板第一主面上的硬掩膜層；f、在上述 溝槽內壁表面生長有絕緣氧化層；g、在所述生長有絕緣氧化層的溝槽內形成第一電極；h、 在上述半導體基板的第一主面上注入第一導電類型的離子，在臺面部上部形成第一導電類 型注入層；i、在所述半導體基板的第一主面上淀積金屬層，通過選擇性的掩蔽和刻蝕金屬 層，形成第一金屬層；所述第一金屬層與第一電極歐姆接觸，所述第一金屬層與臺面部上對 應的第一導電類型注入?yún)^(qū)表面歐姆接觸；j、在所述半導體基板的第二主面上覆蓋第二金屬 層，所述第二金屬層與半導體基板的第一導電類型襯底歐姆接觸。 所述硬掩膜層為LPTEOS、熱氧化二氧化硅加化學氣相沉積二氧化硅或熱二氧化硅 加氮化硅。所述第二金屬層通過淀積或蒸鍍覆蓋在第二主面上，第二金屬層與半導體基板 的第一導電類型襯底歐姆接觸。 所述半導體基板的材料包括硅。所述第一導電類型注入層的摻雜濃度大于第二導 電類型包圍層的摻雜濃度。 所述"第一導電類型"和"第二導電類型"兩者中，對于N型半導體整流器，第一導 電類型指N型，第二導電類型為P型；對于P型半導體整流器，第一導電類型與第二導電類 型所指的類型與N型半導體整流器正好相反。 本發(fā)明的優(yōu)點1、利用臺面部上部高摻雜的第一導電類型層與第一金屬層的歐姆 接觸，大大降低了整流器的正向導通壓降。2、利用溝槽底部下面的第二導電類型層，大大降 低了整流器的反向漏電流，提高了反向阻斷電壓。3、降低了溝槽深度的要求，制造工藝簡 單，成本低廉。


圖1 7為本發(fā)明具體實施工藝的剖視圖，其中 圖1為半導體基板的剖視圖。 圖2為在第一導電類型漂移區(qū)內形成溝槽后的剖視圖。 圖3為在第一導電類型漂移區(qū)內形成第二導電類型包圍層后的剖視圖。 圖4為在溝槽內形成絕緣氧化層與第一電極后的剖視圖。 圖5為在臺面部上部形成第一導電類型注入?yún)^(qū)后的剖視圖。 圖6為在第一主面上形成第一金屬層后的剖視圖。 圖7為在第二主面上形成第二金屬層后的剖視圖。 圖8為金屬_半導體接觸中，半導體摻雜濃度對電子越過勢壘影響的示意圖。
具體實施例方式
如圖1 7所示以N型半導體整流器為例，本發(fā)明包括N型漂移區(qū)1、N+襯底2、 第二金屬層3、陰極端4、 P型包圍層5、硬掩膜層6、陽極端7、第一金屬層8、絕緣氧化層9、 第一電極10、溝槽11、臺面部12及N型注入層13。 圖7為所述溝槽型半導體整流器的結構剖視圖。如圖7所示在所述半導體整流 器的截面上，所述半導體整流器包括半導體基板；半導體基板包括N+襯底2與N型漂移區(qū) 1， N型漂移區(qū)1鄰接N+襯底2，所述N型漂移區(qū)1的摻雜濃度低于N+襯底2的摻雜濃度。所述半導體基板具有兩個相對主面，半導體基板對應于N型漂移區(qū)1的表面為第一主面；半
導體基板對應于N+襯底2的表面為第二主面，所述第二主面與第一主面的位置相對應。所 述N型漂移區(qū)1內設有一個或多個溝槽ll，所述溝槽11從半導體基板的第一主面延伸進入 N型漂移區(qū)l，所述溝槽ll在N型漂移區(qū)1上部限定出一個或多個臺面部12，所述臺面部 12的上部設置N型注入層13 ;相鄰溝槽11間利用臺面部12及所述臺面部12上部的N型 注入層13相隔離，所述N型注入層13的摻雜濃度高于所述N型漂移區(qū)1的摻雜濃度。溝 槽11從第一主面垂直向下延伸進入至N型漂移區(qū)1，并由此在N型漂移區(qū)1上部限定出具 有"Wm"剖面寬度的臺面部12，溝槽11的典型深度約有0.8iim-2. 5iim;"Wm"的典型寬度 約有1. 0 ii m-2. 0 ii m。溝槽11在三維方向上向周圍延伸，并可延伸為平行條形，網(wǎng)格形或其 它類似的幾何形狀，從而由溝槽11限定出的臺面部12在三維方向上延伸為平行條形，矩形 或其它類似的幾何形狀。 所述溝槽11的槽底設置P型包圍層5，所述P型包圍層5包覆溝槽11的槽底。所 述溝槽11的內壁上設置有絕緣氧化層9，所述絕緣氧化層9利用高溫爐管生長、化學氣相淀 積或高溫爐管生長與化學氣相淀積相結合的方法生長在溝槽11的內壁。溝槽11內壁覆蓋 的絕緣氧化層典型的為熱生長形成具有相對低的氧化物_半導體界面缺陷密度的絕緣氧 化層9，其典型厚度約有200A-2000A。在所述內壁生長有絕緣氧化層9的溝槽11內通過 淀積導電多晶硅形成第一電極10。所述半導體基板的第一主面上淀積第一金屬層8，所述 第一金屬層8與第一電極10歐姆接觸；第一金屬層8與臺面部對應于N型注入層13表面 歐姆接觸；第一金屬層8形成整流器的陽極電極；第一金屬層8上設置陽極端7，用于連接 需要整流的電源。 所述半導體基板的N+襯底2上覆蓋有第二金屬層3，所述第二金屬層3通過淀積 或蒸鍍工藝覆蓋N+襯底2上，形成半導體整流器的陰極電極；第二金屬層3上設置陰極端 4，用于連接需要整流的電源端。所述半導體基板的材料包括硅。
上述溝槽型半導體整流器的結構采用下述工藝步驟實現(xiàn) a、提供具有兩個相對主面的第一導電類型半導體基板，所述兩個相對主面包括第 一主面與第二主面；所述半導體基板對應于N+襯底2的底面為第二主面，半導體基板對應 于N型漂移區(qū)1的上表面為第一主面，如圖1所示； b、在上述第一主面上，淀積硬掩膜層；所述硬掩膜層可以采用LPTEOS(等離子體 增強型原硅酸四乙酯)、熱氧化二氧化硅加化學氣相沉積二氧化硅或熱二氧化硅加氮化硅， 其后通過光刻和各向異性刻蝕形成硬掩膜； c、選擇性的掩蔽和刻蝕硬掩膜層，形成溝槽刻蝕的硬掩膜，并在第一主面上刻蝕 形成溝槽ll，所述第一主面上對應于溝槽11槽口外的其余部分均由硬掩膜層6覆蓋，所述 相鄰溝槽11間形成臺面部；所述溝槽刻蝕采用等離子各項異性刻蝕，形成近乎垂直的溝槽 側壁(溝槽側壁與半導體基板的角度不小于88度)，溝槽11深度需要考慮器件特性參數(shù)的 需要，所述溝槽11深度通常為0. 8 ii m 2 ii m，并且經(jīng)過溝槽刻蝕后，溝槽間臺面部上面的 硬掩膜層還保留一定厚度，具體厚度需要考慮后續(xù)注入工藝條件，如圖2所示；
d、在上述半導體基板的第一主面上注入P型離子(如硼離子)，所述注入P型離子 的濃度大于N型漂移區(qū)1的濃度，由于第一主面上對應于溝槽11槽口外的其余部分覆蓋有 硬掩膜層6，從而只在溝槽11的槽底形成P型包圍層5，所述P型包圍層5包覆溝槽11的槽底，如圖3所示； e、去除所述半導體基板第一主面上的硬掩膜層6，以便在半導體基板的第一主面 上進行其他操作； f、在上述溝槽11內壁表面生長有絕緣氧化層9，所述絕緣氧化層9可以采用高溫 爐管生長、化學氣相淀積或高溫爐管生長與化學氣相淀積相結合的方法生長在溝槽11的 內壁上； g、在所述生長有絕緣氧化層9的溝槽11內淀積導電多晶硅，所述導電多晶硅為爐
管生長或化學氣相沉積重摻雜多晶硅，通過刻蝕去除半導體基板對應于第一主面的導電多
晶硅，得到位于溝槽11內的導電多晶硅，從而形成第一電極IO，如圖4所示； 在一些實施例中，也可在刻蝕多晶硅的工序時，除了去除溝槽11外的多晶硅，也
去除溝槽ll內上部的多晶硅，其后并去除溝槽ll內上部無多晶硅部分的溝槽ll側壁的絕
緣氧化層9 ; h、在上述半導體基板的第一主面上注入N型的離子(如砷元素)，在臺面部12上 形成N型注入層13，如圖5所示； 所注入離子的雜質濃度大于前述注入于溝槽11底部下方的P型包圍層5的摻雜 濃度，通過高溫推結在臺面部12上部形成N型注入層13，即臺面部12上部的導電類型與 N型漂移區(qū)1的導電類型相同，所述N型注入層13的摻雜濃度大于N型漂移區(qū)1的摻雜濃 度； i、在所述半導體基板的第一主面上淀積金屬層，通過選擇性的掩蔽和刻蝕金屬 層，形成第一金屬層8 ;所述第一金屬層8與第一電極10歐姆接觸，所述第一金屬層8與臺 面部12上部的N型注入層13歐姆接觸；所述第一金屬層8與第一電極10相接觸，形成整 流器的陽極電極，通過在第一金屬層8上設置陽極端7，便于第一金屬層8與需要整流的電 源端連接，如圖6所示； j、在所述半導體基板的第二主面上覆蓋第二金屬層3，所述第二金屬層3與半導 體基板的N+襯底2歐姆接觸，形成整流器的陰極電極，通過在第二金屬層3上設置陰極端 4，便于第二金屬層3與需要整流的電源端連接，如圖7所示。 N型半導體整流器正向導通時，即整流器的陽極加正向電壓，整流器的陽極與陰極 間具有電勢差；金屬與半導體間接觸的勢壘高度是決定正向導通壓降的重要因素之一，勢 壘高度越低，載流子越過勢壘就越容易，正向導通壓降也就越低。而決定勢壘高度的主要因 素包括金屬種類、半導體種類以及與金屬相接觸的半導體區(qū)域摻雜濃度。圖8為《現(xiàn)代半 導體器件物理》(施敏著)中67頁的附圖，圖中表示了N型GaAs肖特基勢壘結的能帶圖， 其中圖8(a)表示N型摻雜濃度為N。二 1(^/cm3，圖8(b)表示N型摻雜濃度為N。二 1017/ cm 圖8(c)表示N型摻雜濃度為N。二 1018/(^3，圖中箭頭給出了正向偏壓下電子通過肖特 基結時的轉移方向；附圖揭示了不同摻雜濃度對載流子穿越勢壘的影響。當金屬與半導體 種類選定時，與金屬相接觸的半導體區(qū)域摻雜濃度就成為關鍵；如圖8(a)所示，在摻雜很 低的情況下，電子主要靠翻越勢壘頂部的方式來越過勢壘，這種情況稱為熱離子發(fā)射；如圖 8(b)所示，在中等摻雜情況下，電子主要是以一定的能量在勢壘足夠薄的地方以隧穿的方 式通過勢壘，這種過程稱為熱離子場發(fā)射；如圖8(c)所示，在高摻雜的簡并半導體中，耗盡 層非常薄，靠近費米能級處的電子都可以隧穿勢壘，這種過程被稱作場發(fā)射。在摻雜非常高的極限情況下，金屬-半導體間的接觸電阻很低，其電流-電壓特性實際上是線性的，于是 金屬與半導體間接觸成為歐姆接觸。 如圖7所示，本發(fā)明溝槽型半導體整流器的正向導通工作機理為所述第一金屬 層8與臺面部上部的N型注入層13間的接觸為歐姆接觸。正向導通時，即溝槽型半導體整 流器的陽極端7與陰極端4間具有正向的電勢差，由于第一金屬層8與N型注入層13間為 歐姆接觸，第一金屬層8與N型注入層13間的接觸電阻很低，且N型注入層13與N型漂移 區(qū)1為同一導電類型，正向導通壓降對比以往整流器大大降低。 如圖7所示，本發(fā)明溝槽型半導體整流器的反向阻斷工作機理為當整流器的陽 極端7與陰極端4間施加反向的電壓時，N型漂移區(qū)1與溝槽11底部下面的P型包圍層5 構成反向偏置的PN結，由于P型包圍層5濃度大于N型漂移區(qū)1的濃度，因此反偏耗盡層 會絕大多數(shù)的向PN結周圍的N型漂移區(qū)內l延伸，所述延伸方向包括水平方向。當相鄰兩 個溝槽11底部下面的PN結所產生的耗盡層在水平方向相接觸時，相連通的耗盡層即阻斷 了 N型漂移區(qū)1的上部與N型漂移區(qū)1的下部，同時也阻斷了整流器的陽極端7與陰極端 4間的反向漏電流通路。因為當沒有所述溝槽11底部下面的P型包圍層5時，反向耐壓主 要依靠相鄰溝槽11間的電荷耦合產生的耗盡層來承受，所以本發(fā)明的溝槽半導體整流器 可以在上述普通溝槽半導體整流器的基礎上大大減小反向漏電流的大小。
本發(fā)明通過在臺面部12上部設置N型注入層13，所述N型注入層13摻雜濃度較 大，使N型注入層13與第一金屬層8間的接觸形成歐姆接觸，降低了半導體整流器正向導 通時的壓降。溝槽11的槽底設置P型包圍層5，降低了肖半導體整流器的反偏漏電流與正 向導通壓降、提高了半導體整流器的擊穿電壓，降低了溝槽11深度要求，制造方法簡單，操 作方便，制造成本低廉。
權利要求
一種溝槽型半導體整流器，在所述整流器的截面上，包括具有兩個相對主面的半導體基板、位于半導體基板下部的第一導電類型襯底及位于半導體基板上部的第一導電類型漂移區(qū)，所述第一導電類型襯底鄰接第一導電類型漂移區(qū)；所述第一導電類型襯底的表面為半導體基板的第二主面，所述第一導電類型漂移區(qū)的表面為半導體基板的第一主面；所述第一導電類型漂移區(qū)的摻雜濃度低于第一導電類型襯底的摻雜濃度；其特征是一個或多個溝槽從所述第一主面延伸進入至第一導電類型漂移區(qū)，并在第一導電類型漂移區(qū)上部限定出一個或多個臺面部；所述臺面部的上部均設置有第一導電類型注入層；所述第一導電類型注入層的摻雜濃度大于第一導電類型漂移區(qū)的摻雜濃度；所述溝槽內壁上覆蓋有絕緣氧化層，在所述覆蓋有絕緣氧化層的溝槽內淀積第一電極；所述第一導電類型漂移區(qū)對應于溝槽的槽底設置第二導電類型包圍層，所述第二導電類型包圍層包覆所述溝槽的槽底；所述第二導電類型包圍層的摻雜濃度低于第一導電類型注入層的摻雜濃度，所述第二導電類型包圍層的摻雜濃度高于第一導電類型漂移區(qū)的摻雜濃度；所述半導體基板對應于第一主面上方淀積有第一金屬層，所述第一金屬層與第一電極相歐姆接觸；所述第一金屬層與臺面部對應于第一導電類型注入層的表面歐姆接觸；所述半導體基板的第二主面上覆蓋有第二金屬層，所述第二金屬層與第一導電類型襯底相歐姆接觸。
2. 根據(jù)權利要求1所述的溝槽型半導體整流器，其特征是所述第一電極包括導電多晶硅。
3. 根據(jù)權利要求1所述的溝槽型半導體整流器，其特征是所述溝槽內壁通過熱生長 或淀積形成絕緣氧化層。
4. 根據(jù)權利要求1所述的溝槽型半導體整流器，其特征是所述第一金屬層上設有陽 極端。
5. 根據(jù)權利要求1所述的溝槽型半導體整流器，其特征是所述第二金屬層上設有陰 極端。
6. —種溝槽型半導體整流器的制造方法，其特征是，所述制造方法包括如下步驟(a) 、提供具有兩個相對主面的第一導電類型半導體基板，所述兩個相對主面包括第一 主面與第二主面；(b) 、在上述第一主面上，淀積硬掩膜層；(c) 、選擇性的掩蔽和刻蝕硬掩膜層，形成溝槽刻蝕的硬掩膜，并在第一主面上刻蝕形成溝槽，所述溝槽對應于槽口外的其余部分覆蓋有硬掩膜層，所述相鄰溝槽間形成臺面部；(d) 、在上述半導體基板的第一主面上注入第二導電類型的離子，在第一導電類型漂移 區(qū)內形成第二導電類型包圍層，所述第二導電類型包圍層包覆溝槽的槽底；(e) 、去除所述半導體基板第一主面上的硬掩膜層；(f) 、在上述溝槽內壁表面生長有絕緣氧化層；(g) 、在所述生長有絕緣氧化層的溝槽內形成第一電極；(h) 、在上述半導體基板的第一主面上注入第一導電類型的離子，在臺面部上部形成第 一導電類型注入層；(i) 、在所述半導體基板的第一主面上淀積金屬層，通過選擇性的掩蔽和刻蝕金屬層，形成第一金屬層；所述第一金屬層與第一電極歐姆接觸，所述第一金屬層與臺面部上對應 的第一導電類型注入?yún)^(qū)表面歐姆接觸；(j)、在所述半導體基板的第二主面上覆蓋第二金屬層，所述第二金屬層與半導體基板 的第一導電類型襯底歐姆接觸。
7. 根據(jù)權利要求6所述溝槽型半導體整流器的制造方法，其特征是所述硬掩膜層為 LPTEOS、熱氧化二氧化硅加化學氣相沉積二氧化硅或熱二氧化硅加氮化硅。
8. 根據(jù)權利要求6所述溝槽型半導體整流器的制造方法，其特征是所述第二金屬層 通過淀積或蒸鍍覆蓋在第二主面上，第二金屬層與半導體基板的第一導電類型襯底歐姆接 觸。
9. 根據(jù)權利要求6所述溝槽型半導體整流器的制造方法，其特征是所述半導體基板 的材料包括硅。
10. 根據(jù)權利要求6所述溝槽型半導體整流器的制造方法，其特征是所述第一導電類 型注入層的摻雜濃度大于第二導電類型包圍層的摻雜濃度。
全文摘要
本發(fā)明涉及一種溝槽型半導體整流器及其制造方法。其包括半導體基板、第一導電類型襯底及第一導電類型漂移區(qū)；一個或多個溝槽從所述第一主面延伸進入至第一導電類型漂移區(qū)，并在第一導電類型漂移區(qū)上部限定出一個或多個臺面部，所述臺面部的上部設置有第一導電類型注入層；溝槽內壁上覆蓋有絕緣氧化層，在覆蓋有絕緣氧化層的溝槽內淀積第一電極；第一導電類型漂移區(qū)對應于溝槽的槽底設置第二導電類型包圍層，所述第二導電類型包圍層包覆所述溝槽的槽底；所述半導體基板對應于第一主面上方淀積有第一金屬層；所述半導體基板的第二主面上覆蓋有第二金屬層。本發(fā)明制造成本低廉、降低了肖特基整流器反向漏電流及肖特基整流器正向導通壓降。
文檔編號H01L21/329GK101783345SQ20101012452
公開日2010年7月21日 申請日期2010年3月4日 優(yōu)先權日2010年3月4日
發(fā)明者丁磊, 冷德武, 葉鵬, 朱袁正 申請人:無錫新潔能功率半導體有限公司