圖像傳感器芯片的csp封裝方法及封裝件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及一種圖像傳感器芯片的CSP封裝方法及封裝件。
【背景技術(shù)】
[0002]目前，主流的圖像傳感器(Image Sensor)芯片封裝技術(shù)包括:COB (Chips OnBoard)和CSP (Chip Scale Packaging)。其中CSP是指芯片尺寸封裝和芯片核心尺寸基本相同的芯片封裝技術(shù)，CSP內(nèi)核面積與封裝面積的比例約為1:1.1，凡是符合這一標(biāo)準(zhǔn)的封裝都可以稱之為CSP。這樣的封裝形式大大提高了印刷電路板(PCB)上的集成度，減小了電子器件的體積和重量，提高了產(chǎn)品的性能。
[0003]現(xiàn)有圖像傳感器芯片的CSP封裝件如圖1、圖2所示，其中，圖像傳感器芯片1包括形成于半導(dǎo)體襯底2的功能面2a上的像素陣列3 ;半導(dǎo)體襯底2的背面2b依次形成有第一絕緣層4、金屬線層5、第二絕緣層6。
[0004]隨著集成度的提高，芯片面積減小，尤其是前照式(FSI)圖像傳感器，單個(gè)像素單元尺寸小，用于連接電信號(hào)的空間極為有限，例如，每個(gè)像素單元的接地需要通過半導(dǎo)體襯底2連接到像素陣列3外圍的保護(hù)環(huán)(guard ring) 10上，而此保護(hù)環(huán)10再通過金屬互連連接到焊盤(PAD) 11。以200萬像素像素尺寸1.75μπι為例，像素陣列為1600 >< 1200，處于像素陣列中心的像素單元Ρ與像素陣列邊緣的最小間距L (=600 X1.75 μ m)也會(huì)達(dá)到1000 μm以上，電流路徑長，襯底電阻大，電路損耗大，并且由于各像素單元與陣列邊緣之間的距離不同，導(dǎo)致各像素單元的襯底電阻差異大，最終導(dǎo)致像素陣列中心與邊緣的信號(hào)不均勻，影響圖像傳感器的成像性能。
[0005]此外，對(duì)于采用N型襯底的圖像傳感器，當(dāng)N型襯底需要接電源時(shí)，通常要從半導(dǎo)體襯底功能面形成較深的離子注入才能將其接出，工藝上較難實(shí)現(xiàn)，限制了半導(dǎo)體襯底上的外延層(EPI)的厚度。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種圖像傳感器芯片的CSP封裝方法及封裝件，減小襯底電阻和電路損耗，降低各像素單元之間的襯底電阻差異，提高像素陣列中心與邊緣的信號(hào)均勻性，改善圖像傳感器的成像性能。
[0007]為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
本發(fā)明的一個(gè)方面提供一種圖像傳感器芯片的CSP封裝方法，包括:提供圖像傳感器芯片，所述圖像傳感器芯片包括形成于半導(dǎo)體襯底功能面上的像素陣列；將所述半導(dǎo)體襯底背面與金屬線層相連，所述金屬線層通過焊料凸點(diǎn)連接電信號(hào)。
[0008]優(yōu)選地，于所述半導(dǎo)體襯底背面依次形成第一絕緣層、金屬線層、第二絕緣層，于所述第一絕緣層中形成至少一個(gè)通孔，于所述通孔中填充導(dǎo)電材料，所述導(dǎo)電材料分別與所述半導(dǎo)體襯底背面、金屬線層電連接。
[0009]優(yōu)選地，于所述半導(dǎo)體襯底背面依次形成金屬電極層、第一絕緣層、金屬線層、第二絕緣層，所述金屬電極層與所述電導(dǎo)體襯底背面電連接，于所述第一絕緣層中形成至少一個(gè)通孔，于所述通孔中填充導(dǎo)電材料，所述導(dǎo)電材料分別與所述金屬電極層、金屬線層電連接。
[0010]優(yōu)選地，所述半導(dǎo)體襯底為P型襯底，所述焊料凸點(diǎn)接地。
[0011]優(yōu)選地，所述半導(dǎo)體襯底為N型襯底，所述焊料凸點(diǎn)接電源。
[0012]優(yōu)選地，所述半導(dǎo)體襯底的厚度為50 μ m-200 μ mD
[0013]本發(fā)明的另一方面提供一種圖像傳感器芯片的CSP封裝件，所述圖像傳感器芯片包括形成于半導(dǎo)體襯底功能面上的像素陣列；所述半導(dǎo)體襯底背面與金屬線層相連，所述金屬線層通過焊料凸點(diǎn)連接電信號(hào)。
[0014]優(yōu)選地，所述半導(dǎo)體襯底背面依次形成有第一絕緣層、金屬線層、第二絕緣層，所述第一絕緣層中設(shè)置有至少一個(gè)通孔，所述通孔中填充有導(dǎo)電材料，所述導(dǎo)電材料分別與所述半導(dǎo)體襯底背面、金屬線層電連接。
[0015]優(yōu)選地，所述半導(dǎo)體襯底背面依次形成有金屬電極層、第一絕緣層、金屬線層、第二絕緣層，所述金屬電極層與所述電導(dǎo)體襯底背面電連接，所述第一絕緣層中設(shè)置有至少一個(gè)通孔，所述通孔中填充有導(dǎo)電材料，所述導(dǎo)電材料分別與所述金屬電極層、金屬線層電連接。
[0016]優(yōu)選地，所述半導(dǎo)體襯底為P型襯底，所述焊料凸點(diǎn)接地。
[0017]優(yōu)選地，所述半導(dǎo)體襯底為N型襯底，所述焊料凸點(diǎn)接電源。
[0018]優(yōu)選地，所述半導(dǎo)體襯底的厚度為50 μ m-200 μ mD
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下技術(shù)效果:
本發(fā)明圖像傳感器芯片的CSP封裝件，縮短了電流路徑，減小了襯底電阻和電路損耗，降低了各像素單元之間的襯底電阻差異，提高了像素陣列中心與邊緣的信號(hào)均勻性，改善了圖像傳感器的成像性能。對(duì)于采用N型襯底的圖像傳感器，N型襯底可以從半導(dǎo)體襯底背面接電源，無需從半導(dǎo)體襯底功能面形成較深的離子注入，降低了工藝難度，允許更大的EPI層厚度。
【附圖說明】
[0020]通過說明書附圖以及隨后與說明書附圖一起用于說明本發(fā)明某些原理的【具體實(shí)施方式】，本發(fā)明所具有的其它特征和優(yōu)點(diǎn)將變得清楚或得以更為具體地闡明。其中:
圖1為現(xiàn)有圖像傳感器芯片的CSP封裝件的剖視圖；
圖2為現(xiàn)有圖像傳感器芯片的CSP封裝件的俯視圖；
圖3為根據(jù)本發(fā)明實(shí)施例1的圖像傳感器芯片的CSP封裝件的剖視圖；
圖4為根據(jù)本發(fā)明實(shí)施例2的圖像傳感器芯片的CSP封裝件的剖視圖。
【具體實(shí)施方式】
[0021]為解決現(xiàn)有圖像傳感器芯片的CSP封裝件信號(hào)不均勻成像質(zhì)量差的問題，本發(fā)明的一個(gè)方面提供一種圖像傳感器芯片的CSP封裝方法，包括:提供圖像傳感器芯片，所述圖像傳感器芯片包括形成于半導(dǎo)體襯底功能面上的像素陣列；將所述半導(dǎo)體襯底背面與金屬線層相連，所述金屬線層通過焊料凸點(diǎn)連接電信號(hào)。
[0022]本發(fā)明的另一方面提供一種圖像傳感器芯片的CSP封裝件，所述圖像傳感器芯片包括形成于半導(dǎo)體襯底功能面上的像素陣列；所述半導(dǎo)體襯底背面與金屬線層相連，所述金屬線層通過焊料凸點(diǎn)連接電信號(hào)。
[0023]本發(fā)明圖像傳感器芯片的CSP封裝件，縮短了電流路徑，減小了襯底電阻和電路損耗，降低了各像素單元之間的襯底電阻差異，提高了像素陣列中心與邊緣的信號(hào)均勻性，改善了圖像傳感器的成像性能。對(duì)于采用N型襯底的圖像傳感器，N型襯底可以從半導(dǎo)體襯底背面接電源，無需從半導(dǎo)體襯底功能面形成較深的離子注入，降低了工藝難度，允許更大的EPI層厚度。
[0024]下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0025]實(shí)施例1
圖3為根據(jù)本發(fā)明實(shí)施例1的圖像傳感器芯片的CSP封裝件的剖視圖。
[0026]如圖3所示，圖像傳感器芯片101包括形成于半導(dǎo)體襯底102的功能面102a上的像素陣列103，半導(dǎo)體襯底102的背面102b依次形成有第一絕緣層104、金屬線層105、第二絕緣層106，第一絕緣層104中設(shè)置有至少一個(gè)通孔108，該通孔108中填充有導(dǎo)電材料，該通孔108中的導(dǎo)電材料分別與半導(dǎo)體襯底102的背面102b、金屬線層105電連接，從而電連接半導(dǎo)體襯底102的背面102b與金屬線層105，金屬線層105通過焊料凸點(diǎn)107連接電信號(hào)，例如，當(dāng)半導(dǎo)體襯底102為P型襯底時(shí)，所述焊料凸點(diǎn)107接地；當(dāng)半導(dǎo)體襯底102為N型襯底時(shí)，所述焊料凸點(diǎn)107接電源。
[0027]相較于現(xiàn)有技術(shù)，本實(shí)施例圖像傳感器芯片的CSP封裝件中，像素陣列的各像素單元只需穿過半導(dǎo)體襯底的厚度D (約50μηι _200 μ m)