具有雙功函數(shù)柵極結(jié)構(gòu)的半導(dǎo)體器件的制作方法
【專利說明】具有雙功函數(shù)柵極結(jié)構(gòu)的半導(dǎo)體器件
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2014年12月16日提交的第10_2014_0181554號韓國專利申請的優(yōu)先權(quán)，該韓國專利申請的公開內(nèi)容通過引用整體合并于此。
技術(shù)領(lǐng)域
[0003]本發(fā)明的示例性實施例涉及一種半導(dǎo)體器件，更具體地，涉及具有雙功函數(shù)柵極結(jié)構(gòu)的半導(dǎo)體器件、用于制備其的方法、具有其的存儲單元以及具有其的電子設(shè)備。
【背景技術(shù)】
[0004]由于半導(dǎo)體器件高度集成，故非平面晶體管中的柵極誘導(dǎo)漏極泄漏(GIDL)特性對半導(dǎo)體器件的性能產(chǎn)生重要的影響。

【發(fā)明內(nèi)容】

[0005]各種實施例涉及一種半導(dǎo)體器件及用于制備其的方法，該半導(dǎo)體器件能夠改善柵極誘導(dǎo)漏極泄漏(GIDL)電流以及電流驅(qū)動能力。
[0006]此外，各種實施例涉及一種能夠改善刷新特性的存儲單元。
[0007]此外，各種實施例涉及一種具有改善的性能的電子設(shè)備。
[0008]在實施例中，半導(dǎo)體器件可以包括:襯底，溝槽形成在襯底中；第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)，形成在襯底中，通過溝槽彼此分開；柵電極，形成為填充溝槽的下部；以及覆蓋層，形成在柵電極之上以填充溝槽的上部，柵電極包括:第一功函數(shù)內(nèi)襯，形成在溝槽的下部的底表面和側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)不重疊，且包括含鋁金屬氮化物；以及第二功函數(shù)內(nèi)襯，形成在溝槽的下部的在第一功函數(shù)內(nèi)襯之上的側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)重疊，且包括含硅非金屬材料。第一功函數(shù)內(nèi)襯具有比第二功函數(shù)內(nèi)襯大的功函數(shù)。第一功函數(shù)內(nèi)襯具有比硅的中間禁帶功函數(shù)大的高功函數(shù)，第二功函數(shù)內(nèi)襯具有比硅的中間禁帶功函數(shù)低的低功函數(shù)。第一功函數(shù)內(nèi)襯包括氮化鈦鋁。第二功函數(shù)內(nèi)襯包括N型雜質(zhì)摻雜多晶硅。柵電極還包括:第一低電阻率電極，部分地填充溝槽的在第一功函數(shù)內(nèi)襯之上的下部；以及第二低電阻率電極，形成在第一電阻率電極之上以填充溝槽的在第二功函數(shù)內(nèi)襯之上的剩余的下部。第二低電阻率電極是對第二功函數(shù)內(nèi)襯不反應(yīng)的材料。第一低電阻率電極包括無氟材料且與第二功函數(shù)內(nèi)襯不反應(yīng)。第二低電阻率電極包括對第二功函數(shù)內(nèi)襯反應(yīng)的材料，第一低電阻率電極包括無氟材料且與第二功函數(shù)內(nèi)襯不反應(yīng)。半導(dǎo)體器件還包括:鰭狀區(qū)，形成在其中形成有第一低電阻率電極的溝槽之下。
[0009]在實施例中，半導(dǎo)體器件可以包括:襯底，溝槽形成在襯底中；第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)，形成在襯底中，通過溝槽彼此分開；柵電極，形成為填充溝槽的下部；以及覆蓋層，形成在柵電極之上以填充溝槽的上部，柵電極包括:第一功函數(shù)內(nèi)襯，形成在溝槽的下部的底表面和側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)不重疊，且包括含鋁金屬氮化物；第二功函數(shù)內(nèi)襯，形成在溝槽的下部的在第一功函數(shù)內(nèi)襯之上的側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)重疊，且包括含娃非金屬材料；第一低電阻率電極，部分地填充溝槽的在第一功函數(shù)內(nèi)襯之上的下部；以及第二低電阻率電極，形成在第一低電阻率電極之上以填充溝槽的在第二功函數(shù)內(nèi)襯之上的剩余的下部，其中，第一低電阻率電極和第二低電阻率電極中的每個包括與第二功函數(shù)內(nèi)襯反應(yīng)的材料。柵電極還包括:下阻擋物，在第一功函數(shù)內(nèi)襯與第一低電阻率電極之間；以及上阻擋物，在第二功函數(shù)內(nèi)襯與第二低電阻率電極之間。柵電極還包括:中間阻擋物，在第一低電阻率電極與第二功函數(shù)內(nèi)襯之間。第一低電阻率電極和第二低電阻率電極包括鎢。第一功函數(shù)內(nèi)襯包括氮化鈦鋁，第二功函數(shù)內(nèi)襯包括N型雜質(zhì)摻雜多晶硅。半導(dǎo)體器件還包括:鰭狀區(qū)，形成在其中形成有第一低電阻率電極的溝槽之下。
[0010]在實施例中，半導(dǎo)體器件可以包括:襯底，溝槽形成在襯底中；第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)，形成在襯底中，以通過溝槽彼此分開；柵電極，形成為填充溝槽的下部；以及覆蓋層，形成在柵電極之上以填充溝槽的上部，柵電極包括:第一功函數(shù)內(nèi)襯，形成在溝槽的下部的底表面和側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)不重疊，且包括含鋁金屬氮化物；第二功函數(shù)內(nèi)襯，形成在溝槽的下部的在第一功函數(shù)內(nèi)襯之上的側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)重疊，且包括含硅非金屬材料；以及低電阻率電極，填充溝槽的在第一功函數(shù)內(nèi)襯和第二功函數(shù)內(nèi)襯之上的下部。低電阻率電極包括:下部分，形成在第一功函數(shù)內(nèi)襯之上以部分地填充溝槽的下部；以及上部分，形成在第二功函數(shù)內(nèi)襯之上以填充溝槽的剩余的下部，且具有傾斜的側(cè)壁。低電阻率電極包括對第二功函數(shù)內(nèi)襯不反應(yīng)的材料。低電阻率電極包括無氟材料且與第二功函數(shù)內(nèi)襯不反應(yīng)。低電阻率電極包括氮化鈦。低電阻率電極包括對第二功函數(shù)內(nèi)襯反應(yīng)的材料。柵電極還包括:阻擋物，在第二功函數(shù)內(nèi)襯與低電阻率電極之間以及第一功函數(shù)內(nèi)襯與低電阻率電極之間。柵電極還包括:第一阻擋物，在第一功函數(shù)內(nèi)襯與低電阻率電極之間；第二阻擋物，在第二功函數(shù)內(nèi)襯與低電阻率電極之間。低電阻率電極包括鎢，第一阻擋物和第二阻擋物包括氮化鈦。第一功函數(shù)內(nèi)襯包括氮化鈦鋁，第二功函數(shù)內(nèi)襯包括N型雜質(zhì)慘雜多晶娃。
[0011]在實施例中，用于制備半導(dǎo)體器件的方法可以包括:在襯底中形成溝槽；在包括溝槽的所得結(jié)構(gòu)之上形成柵介電層；在柵介電層之上形成柵電極以填充溝槽的下部；在柵電極之上形成覆蓋層以填充溝槽的上部；以及在柵電極的兩側(cè)的襯底中形成第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)，其中，形成柵電極包括:在溝槽的下部的底表面和側(cè)壁之上形成第一功函數(shù)內(nèi)襯，第一功函數(shù)內(nèi)襯與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)不重疊，第一功函數(shù)內(nèi)襯包括含鋁金屬氮化物；以及在溝槽的下部的在第一功函數(shù)內(nèi)襯之上的側(cè)壁之上形成第二功函數(shù)內(nèi)襯，第二功函數(shù)內(nèi)襯與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)重疊，且包括含硅非金屬材料。第一功函數(shù)內(nèi)襯由氮化鈦鋁形成。第二功函數(shù)內(nèi)襯由N型雜質(zhì)摻雜多晶硅形成。形成柵電極還包括:在柵介電層之上形成第一功函數(shù)內(nèi)襯層；在第一功函數(shù)內(nèi)襯層之上形成第一低電阻率層以填充溝槽；使第一功函數(shù)內(nèi)襯層和第一低電阻率層凹進(jìn)以形成第一功函數(shù)內(nèi)襯和第一低電阻率電極，第一功函數(shù)內(nèi)襯和第一低電阻率電極部分地填充溝槽的下部；在包括第一功函數(shù)內(nèi)襯和第一低電阻率電極的所得結(jié)構(gòu)之上形成第二功函數(shù)內(nèi)襯層；使第二功函數(shù)內(nèi)襯層凹進(jìn)以形成初步第二功函數(shù)內(nèi)襯，初步第二功函數(shù)內(nèi)襯形成在溝槽的在第一功函數(shù)內(nèi)襯之上的側(cè)壁之上，且與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)重疊；在包括初步第二功函數(shù)內(nèi)襯的所得結(jié)構(gòu)之上形成第二低電阻率層以填充溝槽；以及使第二低電阻率層和初步第二功函數(shù)內(nèi)襯凹進(jìn)以形成第二低電阻率電極和第二功函數(shù)內(nèi)襯，第二低電阻率電極和第二功函數(shù)內(nèi)襯填充溝槽的剩余的下部。第二低電阻率電極由對第二功函數(shù)內(nèi)襯不反應(yīng)的材料形成，第一低電阻率電極由無氟材料形成且與第二功函數(shù)內(nèi)襯不反應(yīng)。第一低電阻率電極和第二低電阻率電極由氮化鈦形成。第一低電阻率電極和第二低電阻率電極由對第二功函數(shù)內(nèi)襯反應(yīng)的材料形成。形成柵電極還包括:形成置于第一功函數(shù)內(nèi)襯與第一低電阻率電極之間的下阻擋物；以及形成置于第二功函數(shù)內(nèi)襯與第二低電阻率電極之間的上阻擋物。第一低電阻率電極和第二低電阻率電極包括鎢，下阻擋物和上阻擋物包括氮化鈦。形成柵電極還包括:形成置于第一功函數(shù)內(nèi)襯與第一低電阻率電極之間的下阻擋物；形成置于第一低電阻率電極與第二功函數(shù)內(nèi)襯之間的中間阻擋物；以及形成置于第二功函數(shù)內(nèi)襯與第二低電阻率電極之間的上阻擋物。第一低電阻率電極和第二低電阻率電極包括鎢，下阻擋物、中間阻擋物和上阻擋物包括氮化鈦。形成柵電極還包括:在柵介電層之上形成第一功函數(shù)內(nèi)襯層；在第一功函數(shù)內(nèi)襯層之上形成低電阻率層以填充溝槽；使低電阻率層和第一功函數(shù)內(nèi)襯層凹進(jìn)以形成低電阻率電極和第一功函數(shù)內(nèi)襯，低電阻率電極和第一功函數(shù)內(nèi)襯填充溝槽的下部；通過去除第一功函數(shù)內(nèi)襯的上部分而形成與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)重疊的間隙；以及形成填充間隙的第二功函數(shù)內(nèi)襯。用于制備半導(dǎo)體器件的方法，其中，在形成第二功函數(shù)內(nèi)襯之前，形成柵電極還包括:使低電阻率電極的上側(cè)壁凹進(jìn)以加大間隙。低電阻率電極由無氟材料形成且與第二功函數(shù)內(nèi)襯不反應(yīng)。低電阻率電極由氮化鈦形成。低電阻率電極由對第二功函數(shù)內(nèi)襯反應(yīng)的材料形成。形成柵電極還包括:形成置于第一功函數(shù)內(nèi)襯與低電阻率電極之間以及低電阻率電極與第二功函數(shù)內(nèi)襯之間的阻擋物。形成柵電極還包括:形成置于第一功函數(shù)內(nèi)襯與低電阻率電極之間的下阻擋物；以及形成置于低電阻率電極與第二功函數(shù)內(nèi)襯之間的上阻擋物。低電阻率電極包括鎢。
[0012]在實施例中，晶體管電路可以包括非平面型晶體管和平面型晶體管，非平面型晶體管形成在襯底的第一區(qū)中，且包括:源極區(qū)和漏極區(qū)，形成在襯底的第一區(qū)中，通過溝槽彼此分開；埋柵電極，形成為填充溝槽的下部；以及覆蓋層，形成在埋柵電極之上以填充溝槽的上部，平面型晶體管形成在襯底的第二區(qū)中且包括平面柵電極，其中，埋柵電極包括:第一功函數(shù)內(nèi)襯，形成在溝槽的下部的底表面和側(cè)壁之上，與源極區(qū)和漏極區(qū)不重疊，且包括氮化鈦鋁；以及第二功函數(shù)內(nèi)襯，形成在溝槽的下部的在第一功函數(shù)內(nèi)襯之上的側(cè)壁之上，與源極區(qū)和漏極區(qū)重疊，且包括N型摻雜多晶硅。
[0013]在實施例中，存儲單元可以包括:襯底，溝槽形成在襯底中；第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)，形成在襯底中，通過溝槽彼此分開；掩埋字線，形成為填充溝槽的下部；覆蓋層，形成在掩埋字線之上以填充溝槽的上部；位線，電耦接到第一雜質(zhì)區(qū)；以及存儲元件，電耦接到第二雜質(zhì)區(qū)，其中，掩埋字線包括:第一功函數(shù)內(nèi)襯，形成在溝槽的下部的底表面和側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)不重疊，且包括氮化鈦鋁；以及第二功函數(shù)內(nèi)襯，形成在溝槽的下部的在第一功函數(shù)內(nèi)襯之上的側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)重疊，且包括N型慘雜多晶娃。
[0014]在實施例中，電子設(shè)備可以包括至少一個非平面型半導(dǎo)體器件，該非平面型半導(dǎo)體器件包括:襯底，溝槽形成在襯底中；第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)，形成在襯底中，通過溝槽彼此分開；埋柵電極，形成為填充溝槽的下部；以及覆蓋層，形成在埋柵電極之上以填充溝槽的上部，其中，埋柵電極包括:第一功函數(shù)內(nèi)襯，形成在溝槽的下部的底表面和側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)不重疊，且包括氮化鈦鋁；以及第二功函數(shù)內(nèi)襯，形成在溝槽的下部的在第一功函數(shù)內(nèi)襯之上的側(cè)壁之上，與第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)重疊，且包括N型慘雜多晶娃。
【附圖說明】
[0015]圖1是圖示根據(jù)第一實施例的半導(dǎo)體器件的平面圖。
[0016]圖2A是沿著圖1中的A-A’線截取的截面圖。
[0017]圖2B是沿著圖1中的B-B ’線截取的截面圖。
[0018]圖3A和圖3B是圖示第一實施例所應(yīng)用的埋柵型鰭狀溝道晶體管的截面圖。
[0019]圖4A到圖4E是圖示第一實施例的變型的截面圖。
[0020]圖5A到圖5H是描述用于制備圖1中示出的半導(dǎo)體器件的方法的截面圖。
[0021]圖6A到圖6G是描述用于制備圖4E中示出的半導(dǎo)體器件的方法的截面圖。
[0022]圖7是圖示根據(jù)第二實施例的半導(dǎo)體器件的截面圖。
[0023]圖8A到圖8D是圖示第二實施例的變型的截面圖。
[0024]圖9A到圖9F是描述用于制備根據(jù)第二實施例的半導(dǎo)體器件的方法的截面圖。
[0025]圖1OA到圖101是描述用于制備圖8D中示出的半導(dǎo)體器件的方法的截面圖。
[0026]圖11是圖示根據(jù)第三實施例的半導(dǎo)體器件的截面圖。
[0027]圖12是圖示包括根據(jù)實施例的半導(dǎo)體器件的晶體管電路的截面圖。
[0028]圖13是圖示包括根據(jù)實施例的半導(dǎo)體器件的存儲單元的截面圖。
[0029]圖14是圖示包括根據(jù)實施例的半導(dǎo)體器件的電子設(shè)備的示圖。
【具體實施方式】
[0030]下面將參照附圖來更詳細(xì)地描述各種實施例。然而，本發(fā)明可以以不同的形式來實施，而不應(yīng)被解釋為局限于本文中所陳述的實施例。相反地，這些實施例被提供以使得本公開將是徹底的且完整的，并將把本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域技術(shù)人員。貫穿本公開中，相同的附圖標(biāo)記貫穿本發(fā)明的各種附圖和實施例中指代相同的部分。
[0031]附圖未必按比例繪制，在某些情況下，可以夸大比例以清楚地說明實施例的特征。當(dāng)?shù)谝粚颖环Q作“在”第二層“上”或襯底“上”時，其不僅指第一層直接形成在第二層或襯底上的情況，還指第三層存在于第一層與第二層或襯底之間的情況。
[0032]圖1是圖示根據(jù)第一實施例的半導(dǎo)體器件的平面圖。圖2A是沿著圖1中的A-A’線截取的截面圖。圖2B是沿著圖1中的B-B’線截取的截面圖。
[0033]參見圖1、圖2A和圖2B，半導(dǎo)體器件100可以包括柵極結(jié)構(gòu)100G、第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118。隔離層102和有源區(qū)104可以形成在襯底101中。第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118可以置于有源區(qū)104中。可以形成跨過有源區(qū)104和隔離層102的溝槽(即，柵極溝槽105)。柵極結(jié)構(gòu)100G可以形成在柵極溝槽105中。第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118可以由柵極溝槽105彼此分開。
[0034]半導(dǎo)體器件100可以包括晶體管。第一實施例及其變型可以應(yīng)用到非平面晶體管(例如，埋柵型晶體管)。
[0035]以下將詳細(xì)地描述根據(jù)第一實施例的半導(dǎo)體器件100。
[0036]半導(dǎo)體器件100形成在襯底101中。襯底101可以包括半導(dǎo)體襯底。襯底101可以由含娃材料形成。襯底101可以包括娃、單晶娃、多晶娃、非晶娃、娃錯、單晶娃錯、多晶娃鍺、碳摻雜硅、其組合或其多層。襯底101可以包括另一種半導(dǎo)體材料(諸如鍺)。同樣，襯底101可以包括II1-V族半導(dǎo)體，例如，諸如GaAs的化合物半導(dǎo)體襯底。此外，襯底101可以包括絕緣體上硅(SOI)襯底。
[0037]隔離層102和有源區(qū)104可以形成在襯底101中。有源區(qū)104可以由隔離層102來限定。隔離層102可以是通過溝槽刻蝕而形成的淺溝槽隔離(STI)區(qū)。隔離層102可以通過在淺溝槽(例如，隔離溝槽103)中填充介電材料來形成。
[0038]柵極溝槽105可以形成在襯底101中。當(dāng)在平面圖上觀察時，柵極溝槽105可以具有在任意一個方向上延伸的直線形狀。柵極溝槽105可以延伸跨過有源區(qū)104和隔離層102。柵極溝槽105可以具有比隔離溝槽103淺的深度。柵極溝槽105可以包括第一溝槽105A和第二溝槽105B。第一溝槽105A可以形成在有源區(qū)104中。第二溝槽105B可以形成在隔離層102中。第二溝槽105B可以從第一溝槽105A連續(xù)地延伸。第一溝槽105A和第二溝槽105B的底表面可以位于距離有源區(qū)104的頂表面給定深度的同一水平。柵極溝槽105的底表面可以具有曲度。
[0039]第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118可以形成在有源區(qū)104中。第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118是摻雜有導(dǎo)電類型雜質(zhì)的區(qū)域。例如，導(dǎo)電類型雜質(zhì)可以包括磷(P)、砷(As)、銻(Sb)或硼(B)。第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118可以摻雜有相同導(dǎo)電類型雜質(zhì)。第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118可以在柵極溝槽105的兩側(cè)置于有源區(qū)104中。第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118可以分別對應(yīng)于源極區(qū)和漏極區(qū)。第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118的底表面可以位于距離有源區(qū)104的頂表面預(yù)定深度的同一水平。第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118可以接觸柵極溝槽105的側(cè)壁。第一雜質(zhì)區(qū)117和第二雜質(zhì)區(qū)118的底表面可以位于比柵極溝槽105的底表面高的水平處。
[0040]柵極結(jié)構(gòu)100G可以置于柵極溝槽105中。柵極結(jié)構(gòu)100G可以置于第一雜質(zhì)區(qū)117與第二雜質(zhì)區(qū)118之間的有源區(qū)104中并延伸到隔離層102。柵極結(jié)構(gòu)100G的置于有源區(qū)104中的部分的底表面與柵極結(jié)構(gòu)100G的置于隔離層102中的部分的底表面可以位于同一水平。
[0041]柵極結(jié)構(gòu)100G可以包括柵介電層106、柵電極107和覆蓋層116。柵電極107的頂表面可以位于比有源區(qū)104的頂表面低的水平處。柵電極107可以填充柵極溝槽105的下部。相應(yīng)地，柵電極107可以被稱作埋柵電極。覆蓋層116可以置于柵電極107上以填充柵極溝槽105的上部。柵介電層106可以形成在柵極溝槽105的底表面和側(cè)壁上。
[0042]柵介電層106可以包括氧化娃、氮化娃、氮氧化娃、高k材料或其組合。高k材料可以包括具有比氧化硅的介電常數(shù)大的介電常數(shù)的材料。例如，高k材料可以包括具有大于3.9的介電常數(shù)的材料。對于另一個示例，高k材料可以包括具有大于10的介電常數(shù)的材料。對于又一個示例，高k材料可以包括具有在從大約10到大約30的范圍內(nèi)的介電常數(shù)的材料。高k材料可以包括至少一種金屬元素。高k材料可以包括含鉿材料。含