一種soi功率ldmos場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于功率器件領(lǐng)域，涉及SOI (Silicon On Insulator,絕緣體上娃),尤其涉及雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]與體硅結(jié)構(gòu)的功率半導(dǎo)體器件相比，SOI結(jié)構(gòu)的功率半導(dǎo)體器件具有寄生效應(yīng)小、泄漏電流小、集成度高、抗輻照能力強(qiáng)以及無可控硅自鎖效應(yīng)等優(yōu)點(diǎn)。
[0003]雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(DMOS，Double-diffused M0SFET)器件是常用的功率器件，包括垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(VDMOS，VerticalDouble-diffused MOSFET)和橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(LDM0S，LateralDouble-diffused M0SFET)。
[0004]相比于VDMOS (Vertical Double-diffused M0SFET)器件，LDMOS (LateralDouble-diffused M0SFET)器件具有更高的開關(guān)速度、相對(duì)低的導(dǎo)通電阻以及便于集成等特點(diǎn)。因此，SOI功率LDMOS器件在功率集成電路、尤其在低功耗集成電路和射頻電路中應(yīng)用十分廣泛。
[0005]圖1是現(xiàn)有技術(shù)中LDMOS器件的結(jié)構(gòu)示意圖，其結(jié)構(gòu)形成在N-型襯底10上，上半部分分別是源極11、柵極12和漏極13 ;源極11區(qū)域，由較淺的N+型摻雜和較深的P型摻雜形成，兩次擴(kuò)散的長度差即為溝道長度；漏極13由N+摻雜形成；在源漏之間有N-型漂移區(qū)14。
[0006]擊穿電壓是衡量LDMOS器件性能的重要參數(shù)，其通常表示的意義是在保證不被擊穿的情況下，LDMOS漏極和柵極之間能夠施加的最大電壓。
[0007]為了提高擊穿電壓，漂移區(qū)成為LDMOS的關(guān)鍵。由于LDMOS的源漏之間存在一個(gè)淺摻雜的N-漂移區(qū)，在晶體管加高壓時(shí)，漂移區(qū)為高阻區(qū)，能夠承受更高的電壓。
[0008]在LDMOS尺寸一定的情況下，漂移區(qū)濃度是晶體管擊穿電壓大小的關(guān)鍵。漂移區(qū)越濃，其在相同的漏端電壓下耗盡區(qū)面積越小，因此電場(chǎng)線越集中，越容易發(fā)生雪崩擊穿。因此漂移區(qū)的濃度要盡量小，以此獲得更高的擊穿電壓。
[0009]漂移區(qū)的濃度越大，其電阻率越低，器件的導(dǎo)通電阻越小。由此可見，器件的擊穿電壓和導(dǎo)通電阻對(duì)漂移區(qū)的要求是矛盾的，高的擊穿電壓需要厚的淺摻雜漂移區(qū)，低的導(dǎo)通電阻需要薄的重?fù)诫s漂移區(qū)，因此，必須選擇最佳外延層參數(shù)。

【發(fā)明內(nèi)容】

[0010]本發(fā)明提供LDMOS結(jié)構(gòu)及其制造方法，以提高LDMOS結(jié)構(gòu)的擊穿電壓。
[0011]為達(dá)到上述目的，本發(fā)明提供一種LDMOS結(jié)構(gòu)，包括:
一個(gè)含有介質(zhì)埋層的半導(dǎo)體襯底層；
位于半導(dǎo)體襯底內(nèi)部的圓形開口；
位于半導(dǎo)體襯底內(nèi)部的源極緩變摻雜區(qū)； 位于半導(dǎo)體襯底內(nèi)部的漏極緩變摻雜區(qū)；
位于有源區(qū)之上的柵極結(jié)構(gòu)；
位于柵極與有源區(qū)之間的層間介質(zhì)層；
以及位于介質(zhì)層內(nèi)部的金屬接觸；
進(jìn)一步地，所述源極緩變摻雜區(qū)包括源極摻雜區(qū)和淺摻雜源區(qū)；所述漏極緩變摻雜區(qū)包括漏極摻雜區(qū)、淺漏摻雜區(qū)，以及圓形開口 ；所述開口的下半部分嵌在漏區(qū)中呈圓形或橢圓形，并填有氧化物介質(zhì)；所述柵結(jié)構(gòu)由柵絕緣層(6a)和柵極材料層組成；所述源極緩變摻雜區(qū)和柵極具有部分交疊，漏極緩變摻雜區(qū)緊貼柵極的邊緣。
[0012]本發(fā)明實(shí)例還提供了 LDMOS結(jié)構(gòu)制造方法，包括:
提供半導(dǎo)體襯底；
利用掩模進(jìn)行離子注入，形成源極緩變摻雜區(qū)；
在所述半導(dǎo)體表面形成柵極；
在所述半導(dǎo)體表面形成開口；
利用掩模進(jìn)行離子注入，以在所述開口處形成漏極緩變摻雜區(qū)，所述掩模圖形至少暴露所述開口，所述漏極緩變摻雜區(qū)環(huán)繞所述開口 ；
在所述漏極緩變摻雜區(qū)內(nèi)形成漏區(qū)；
在所述源極緩變摻雜區(qū)內(nèi)形成源區(qū)；
在所述半導(dǎo)體表面形成氧化物介質(zhì)；
在所述半導(dǎo)體層間介質(zhì)層內(nèi)形成金屬接觸。
[0013]進(jìn)一步地，所提供的半導(dǎo)體襯底為絕緣體上硅(SOI);所述柵極形成后，還包括形成淺摻雜漏區(qū)、漏極摻雜區(qū)以及形成淺摻雜源區(qū)、源極摻雜區(qū)的步驟；形成所述漏極緩變摻雜區(qū)后，在所述開口內(nèi)填充氧化物，以形成氧化物隔離結(jié)構(gòu)；形成所述層間介質(zhì)層后，在所述漏區(qū)、源區(qū)、柵極上方的層間介質(zhì)層內(nèi)形成接觸孔。
[0014]本發(fā)明的SOI功率LDMOS場(chǎng)效應(yīng)晶體管結(jié)構(gòu)，其漏極和柵極之間的漏極緩變區(qū)包含一個(gè)圓形的開口，經(jīng)過離子注入之后成為一個(gè)往襯底較深處具有凸出部的摻雜區(qū)域，使得漂移區(qū)的電勢(shì)可沿著凸出的弧形變化，即增加了電勢(shì)變化的路徑。也就是說，利用本發(fā)明LDMOS場(chǎng)效應(yīng)晶體管的設(shè)計(jì)可以在不增大漏極緩變區(qū)在襯底表面所占用的水平寬度，也即不增大芯片面積的情況下，提高了 LDMOS場(chǎng)效應(yīng)晶體管的擊穿電壓。
【附圖說明】
[0015]圖1為現(xiàn)有技術(shù)中LDMOS器件的結(jié)構(gòu)示意圖；
圖2至圖9為本發(fā)明提供的具有圓形開口的SOI功率LDMOS器件的工藝流程圖。
【具體實(shí)施方式】
[0016]下面將參照附圖對(duì)本發(fā)明的示例性實(shí)施方式作詳細(xì)說明。在圖中，為了方便說明，放大了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。
[0017]步驟1:提供半導(dǎo)體襯底。
[0018]所提供的襯底為SOI結(jié)構(gòu)，如圖2所示，包括晶向?yàn)椤?00〉的襯底10，以及介質(zhì)埋層20。與傳統(tǒng)的MOSFET相比，SOI結(jié)構(gòu)的功率半導(dǎo)體器件具有寄生效應(yīng)小、泄漏電流小、集成度高、抗輻照能力強(qiáng)以及無可控硅自鎖效應(yīng)等優(yōu)點(diǎn)。
[0019]步驟2:利用掩模進(jìn)行離子注入，源極緩變摻雜區(qū)。
[0020]在所述襯底上形成光刻膠，所述光刻膠暴露出所述源極區(qū)域。然后進(jìn)行離子注入，形成P型源極緩變摻雜區(qū)30，如圖3所示。離子注入之后還要進(jìn)行擴(kuò)散。