一種具有階梯形屏蔽槽耐壓結(jié)構(gòu)及雙漏極結(jié)構(gòu)的soi高壓器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及功率器件領(lǐng)域,尤其涉及SOI (Semiconductor On Insulator)高壓器件結(jié)構(gòu)。
【背景技術(shù)】
[0002]SOI (Semiconductor On Insulator)高壓器件(簡稱SOI高壓器件)具有更高的工作速度和集成度、更好的絕緣性能、更強的抗輻射能力以及自鎖效應(yīng)，因此SOI高壓器件在超大規(guī)模集成電路領(lǐng)域得到了廣范的關(guān)注。但SOI高壓器件有兩個重要缺點:較低的擊穿電壓和自熱效應(yīng)。SOI高壓器件的橫向耐壓設(shè)計沿用成熟的Si基器件橫向耐壓設(shè)計原理和技術(shù)，如RESURF原理和結(jié)終端技術(shù)。但是由于結(jié)構(gòu)和工藝的限制，如何提高縱向耐壓設(shè)計成為了 SOI功率器件的一個熱點。

【發(fā)明內(nèi)容】

[0003]針對SOI耐壓低的特點，本發(fā)明提出了一種具有階梯形屏蔽槽結(jié)構(gòu)以及雙漏極SOI高壓器件。采用這種結(jié)構(gòu)的器件其耐壓比常規(guī)SOI高壓器件大大提高。
[0004]本發(fā)明采用的技術(shù)方案如下:
本發(fā)明提供了一種雙漏極結(jié)構(gòu)的SOI高壓器件，增加了耗盡區(qū)面積，減小了耗盡區(qū)內(nèi)的橫向電常從而提高了橫向擊穿電壓。
[0005]本發(fā)明提供階梯形屏蔽槽結(jié)構(gòu)，以提高SOI高壓器件的擊穿電壓。對于屏蔽槽的結(jié)構(gòu)，當器件反偏時，可在Si和埋層S12的界面上形成一層濃度很高的空穴層，這層空穴層的存在可以完全屏蔽埋層S12I高電場的影響，避免器件在縱向的擊穿，同時由于屏蔽槽的階梯形狀，是的在屏蔽槽之間的空穴濃度階梯形增加，非均勻分布的空穴層除完全屏蔽埋層S12上的高電場，還部分的屏蔽掉漏區(qū)橫向電場的影響，從而提高了器件的橫向擊穿電壓。
【附圖說明】
[0006]圖1是現(xiàn)有技術(shù)中具有屏蔽槽的N型SOI高壓MOS器件的結(jié)構(gòu)示意圖；
圖2是本發(fā)明第一實施例中具有階梯形屏蔽槽耐壓結(jié)構(gòu)的N型LDMOS結(jié)構(gòu)示意圖；
圖3是現(xiàn)有技術(shù)中具有屏蔽槽的N型LDMOS器件的俯視圖；
圖4是本發(fā)明第一實施例中具有階梯形屏蔽槽耐壓結(jié)構(gòu)N型LDMOS器件結(jié)構(gòu)俯視圖；圖5是本發(fā)明第二實施例中具有階梯形屏蔽槽耐壓結(jié)構(gòu)N型LDMOS器件結(jié)構(gòu)俯視圖；1、P降場層2、漂移區(qū)3、p降場層4、p井5、N+有源區(qū)6、柵氧7、柵氧8、N+有源區(qū)9、屏蔽槽10、襯底11、埋氧層12、N+有源區(qū)。
【具體實施方式】
[0007]下面以N型LDMOS為例，對具有階梯形屏蔽槽耐壓結(jié)構(gòu)的SOI高壓器件的耐壓機理進行詳細闡述。
[0008]階梯形屏蔽槽耐壓結(jié)構(gòu)的N型LDM0S，包括通常高壓器件具有的所有結(jié)構(gòu)部分，它還具有本發(fā)明的階梯形屏蔽槽結(jié)構(gòu)(9)和雙漏極結(jié)構(gòu)(8、13)。對于屏蔽槽的結(jié)構(gòu)，當器件反偏時，可在Si和埋層S12(Il)的界面上形成一層濃度很高的空穴層，這層空穴層的存在可以完全屏蔽埋層S12(Il)上高電場的影響，避免器件在縱向的擊穿，同時由于屏蔽槽(9)的階梯形狀，使的在屏蔽槽(9)之間的空穴濃度階梯形增加，非均勻分布的空穴層除完全屏蔽埋層S12(Il)上的高電場，還屏蔽掉部分漂移區(qū)(2)橫向電場的影響，使得橫向電場在漏極區(qū)(8、12)下面分布的更加均勻，從而提高了器件的橫向擊穿電壓，此外，階梯形屏蔽槽(9 )還可以使表面電場更加平坦，獲得高的表面擊穿電壓。
[0009]雙漏極結(jié)構(gòu)增大了漂移區(qū)(2)的面積，使得在相同的柵壓下，漂移區(qū)(2)的電場強度減小，橫向擊穿電壓得到提高。
[0010]本發(fā)明所提出的具有階梯形屏蔽層結(jié)構(gòu)以及具有雙漏極結(jié)構(gòu)(8、12)的SOI高壓器件，擊穿電壓得到提高，同時器件的制造工藝與現(xiàn)有的CMOS工藝兼容。
[0011]實施例一:具有階梯形屏蔽層結(jié)構(gòu)以及具有雙漏極結(jié)構(gòu)的N型LDMOS。
[0012]圖2是本發(fā)明第一實施例中具有階梯形屏蔽槽耐壓結(jié)構(gòu)的N型LDMOS結(jié)構(gòu)示意圖，圖4是本發(fā)明第一實施例中具有階梯形屏蔽槽耐壓結(jié)構(gòu)N型LDMOS器件結(jié)構(gòu)俯視圖。
[0013]實施例二:具有階梯形屏蔽層結(jié)構(gòu)以及具有環(huán)漏極，環(huán)柵極的N型LDMOS結(jié)構(gòu)。
[0014]圖5是本發(fā)明第二實施例中具有階梯形屏蔽槽耐壓結(jié)構(gòu)及環(huán)形漏電極，環(huán)形柵電極結(jié)構(gòu)的N型LDMOS器件結(jié)構(gòu)俯視圖。環(huán)形的漏極與柵極設(shè)計，相比于雙漏極結(jié)構(gòu)，漂移區(qū)的橫向電場進一步減小，電場分布更加均勻，因此，橫向擊穿電壓增加。
【主權(quán)項】
1.一種具有階梯形屏蔽槽耐壓結(jié)構(gòu)以及具有雙漏極結(jié)構(gòu)的SOI高壓雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管器件，器件的橫向耐壓仍使用場板技術(shù)、表面P降場層的雙RESURF技術(shù)來解決；其特征是:此器件具有雙漏電極，增加了耗盡區(qū)與漏區(qū)的面積，減弱了橫向電常，提高了橫向擊穿電壓；對于器件的縱向耐壓，器件是通過在Si和埋層S12W面上形成了階梯形的屏蔽槽的結(jié)構(gòu)來解決。2.如權(quán)利要求1所述的一種具有階梯形屏蔽槽耐壓結(jié)構(gòu)以及具有雙漏極結(jié)構(gòu)的SOI高壓器件，其特征在于，階梯形屏蔽槽結(jié)構(gòu)位于漏區(qū)下方。3.如權(quán)利要求1所述的一種具有階梯形屏蔽槽耐壓結(jié)構(gòu)以及具有雙漏極結(jié)構(gòu)的SOI高壓器件，其特征在于，階梯形屏蔽槽結(jié)構(gòu)越靠近漏區(qū)其高度越高。4.如權(quán)利要求1所述的一種具有階梯形屏蔽槽耐壓結(jié)構(gòu)以及具有雙漏極結(jié)構(gòu)的SOI高壓器件，其特征在于，在左右兩個漏區(qū)下方存在有對稱的屏蔽槽結(jié)構(gòu)。5.如權(quán)利要求1所述的一種具有階梯形屏蔽槽耐壓結(jié)構(gòu)以及具有雙漏極結(jié)構(gòu)的SOI高壓器件，其特征在于，屏蔽槽之間的距離是均勻的。6.如權(quán)利要求1所述的一種具有階梯形屏蔽槽耐壓結(jié)構(gòu)以及具有雙漏極結(jié)構(gòu)的SOI高壓器件，其特征在于，該器件具有兩個漏極。7.如權(quán)利要求1所述的一種具有階梯形屏蔽槽耐壓結(jié)構(gòu)以及具有雙漏極結(jié)構(gòu)的SOI高壓器件，其特征在于，該器件兩個漏極對稱分布。8.如權(quán)利要求6和7所述的兩個對稱的雙漏極結(jié)構(gòu),其特征在于,雙漏極位于金屬氧化物場效應(yīng)管的兩端。
【專利摘要】本發(fā)明公開了一種新的可用于集成電路的具有階梯形屏蔽槽耐壓結(jié)構(gòu)及雙漏極結(jié)構(gòu)的SOI高壓金屬氧化物半導(dǎo)體場效應(yīng)管器件，本發(fā)明公開了一種新型SOI高壓器件的結(jié)構(gòu)，器件在使用場板技術(shù)、表面P降場層的雙RESURF技術(shù)來提高橫向擊穿電壓的同時；其特征在于：此器件具有雙漏電極，增加了耗盡區(qū)與漏區(qū)的面積，減弱了橫向電常，提高了橫向擊穿電壓；對于器件的縱向耐壓，器件通過在Si和埋層Si02界面上形成了階梯形的屏蔽槽的結(jié)構(gòu)來解決。
【IPC分類】H01L29/78, H01L29/06, H01L29/08
【公開號】CN105097920
【申請?zhí)枴緾N201410216630
【發(fā)明人】張炯, 曲凱, 徐帆, 程玉華
【申請人】上海北京大學(xué)微電子研究院
【公開日】2015年11月25日
【申請日】2014年5月22日