晶片封裝體及其制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明有關(guān)于一種晶片封裝技術(shù)，特別為有關(guān)于一種晶片封裝體及其制造方法。
【背景技術(shù)】
[0002]晶片封裝制程是形成電子產(chǎn)品過程中的重要步驟。晶片封裝體除了將晶片保護于其中，使其免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。
[0003]晶片封裝體通常與其他集成電路晶片各自獨立地設(shè)置于電路板上，再通過打線彼此電性連接。
[0004]然而，上述制造方法限制了電路板的尺寸，進而導致電子產(chǎn)品的尺寸難以進一步縮小。
[0005]因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種晶片封裝體，包括:一第一裝置基底，貼附于一第二裝置基底的一第一表面上；一第三裝置基底，貼附于第二裝置基底相對于第一表面的一第二表面上；一絕緣層，覆蓋第一裝置基底、第二裝置基底及第三裝置基底，其中絕緣層內(nèi)具有至少一開口 ；至少一凸塊，設(shè)置于開口的底部下方；以及一重布線層，設(shè)置于絕緣層上，且經(jīng)由開口電性連接至凸塊。
[0007]本發(fā)明提供一種晶片封裝體的制造方法，包括:將一第一裝置基底貼附于一第二裝置基底的一第一表面上；將一第三裝置基底貼附于第二裝置基底相對于第一表面的一第二表面上；形成至少一凸塊及一絕緣層，其中絕緣層覆蓋第一裝置基底、第二裝置基底及第三裝置基底，且具有至少一開口，使凸塊形成于開口的底部下方；以及在絕緣層上形成一重布線層，重布線層經(jīng)由開口電性連接至凸塊。
[0008]本發(fā)明可將多個不同尺寸的裝置基底/晶片彼此垂直堆疊而將其整合于同一晶片封裝體內(nèi)，使得單一晶片封裝體具有多種集成電路功能，因此可縮小后續(xù)接合的電路板的尺寸。
【附圖說明】
[0009]圖1A至IE是繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的制造方法的剖面示意圖。
[0010]圖2及3是繪示出根據(jù)本發(fā)明不同實施例的晶片封裝體的剖面示意圖。
[0011]其中，附圖中符號的簡單說明如下:
[0012]100:第一裝置基底；110、210、310:元件區(qū)；120:晶片區(qū)；130:第一接合墊；140:第一導電墊;150、160、250、260、360:內(nèi)連線結(jié)構(gòu)；200:第二裝置基底;200a:第一表面；200b:第二表面；230:第二接合墊；240:第二導電墊；300:第三裝置基底；340:第三導電墊；370:第一凸塊；380:導電結(jié)構(gòu)；400:絕緣層；420:開口 ；440:重布線層；460:鈍化保護層；480:開口 ；500:第二凸塊。
【具體實施方式】
[0013]以下將詳細說明本發(fā)明實施例的制作與使用方式。然應注意的是，本發(fā)明提供許多可供應用的發(fā)明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及/或結(jié)構(gòu)之間具有任何關(guān)連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
[0014]本發(fā)明一實施例的晶片封裝體可用以封裝微機電系統(tǒng)晶片。然其應用不限于此，例如在本發(fā)明的晶片封裝體的實施例中，其可應用于各種包含有源元件或無源元件(active or passive elements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關(guān)于光電元件(optoelectronic devices)、微機電系統(tǒng)(Micro Electro Mechanical System，MEMS)、微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)制程對影像感測元件、發(fā)光二極管(light-emitting d1des，LEDs)、太陽能電池(solarcells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
[0015]其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(mult1-layerintegrated circuit devices)的晶片封裝體。
[0016]請參照圖1E，其繪示出根據(jù)本發(fā)明一實施例的晶片封裝體的剖面示意圖。在本實施例中，晶片封裝體包括一第一裝置基底100、一第二裝置基底200、一第三裝置基底300、一絕緣層400、多個第一凸塊370及一圖案化的重布線層440。在一實施例中，第一裝置基底100可為一硅基底或其他半導體基底。在本實施例中，第一裝置基底100內(nèi)包括一個或一個以上的第一接合墊130及第一導電墊140，其可鄰近于第一裝置基底100的上表面。在一實施例中，第一接合墊130及第一導電墊140可為單層導電層或具有多層的導電層結(jié)構(gòu)。為簡化圖式，此處僅以單層導電層作為范例說明，且僅繪示出第一裝置基底100內(nèi)的兩個第一接合墊130及兩個第一導電墊140作為范例說明。
[0017]在本實施例中，第一裝置基底100可為包括一元件區(qū)110的晶片，且元件區(qū)110內(nèi)包括一電子元件(未繪示)。在一實施例中，元件區(qū)I1內(nèi)的電子元件可通過第一裝置基底100內(nèi)的內(nèi)連線結(jié)構(gòu)而與第一接合墊130及第一導電墊140電性連接。為簡化圖式，此處僅以虛線150及160分別表示第一接合墊130及第一導電墊140與元件區(qū)110之間的內(nèi)連線結(jié)構(gòu)。
[0018]第二裝置基底200具有一第一表面200a及與其相對的一第二表面200b，且可通過一粘著層(未繪示)將第二裝置基底200的第一表面200a貼附于第一裝置基底100的上表面。在一實施例中，第二裝置基底200可為一硅基底或其他半導體基底。在本實施例中，第二裝置基底200內(nèi)包括一個或一個以上的第二導電墊240，其可鄰近于第二表面200b。再者，第二導電墊240的結(jié)構(gòu)類似于第一導電墊140的結(jié)構(gòu)。為簡化圖式，此處僅繪示出第二裝置基底200內(nèi)由單層導電層所構(gòu)成的一個第二導電墊240作為范例說明。
[0019]在本實施例中，第二裝置基底200可為包括一元件區(qū)210的晶片，且元件區(qū)210內(nèi)包括一電子元件(未繪示)。相似地，元件區(qū)210內(nèi)的電子元件可通過第二裝置基底200的內(nèi)連線結(jié)構(gòu)(如虛線260所示)而與第二導電墊240電性連接。
[0020]第三裝置基底300可通過另一粘著層(未繪示)貼附于第二裝置基底200的第二表面200b上。在一實施例中，第三裝置基底300可為一硅基底或其他半導體基底。在本實施例中，第三裝置基底300內(nèi)包括一個或一個以上的第三導電墊340，其可鄰近于第三裝置基底300的上表面(即，相對于第二表面10b的表面)。再者，第三導電墊340的結(jié)構(gòu)類似于第一導電墊140的結(jié)構(gòu)。為簡化圖式，此處僅繪示出第三裝置基底300內(nèi)由單層導電層所構(gòu)成的一個第三導電墊340作為范例說明。
[0021]在本實施例中，第三裝置基底300可為包括一元件區(qū)310的晶片，且元件區(qū)310內(nèi)包括一電子元件(未繪示)。相似地，元件區(qū)310內(nèi)的電子元件可通過第三裝置基底300的內(nèi)連線結(jié)構(gòu)(如虛線360所示)而與第三導電墊340電性連接。
[0022]在本實施例中，元件區(qū)110、210及310內(nèi)的電子元件可為集成/整合無源元件(Integrated passive device，IPD)、磁性元件、無線射步頁(R