一種微米銅圖形控制硅納米線精確定位生長的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于納米材料制備與應(yīng)用技術(shù)領(lǐng)域，涉及一種硅納米線定位生長的方法，特別是涉及一種微米銅圖形控制硅納米線精確定位生長的方法。
【背景技術(shù)】
[0002]硅納米線和非晶硅納米線在微電子領(lǐng)域、生物檢測領(lǐng)域和太陽能電池領(lǐng)域有廣泛的應(yīng)用前景。低成本、可批量生產(chǎn)和穩(wěn)定度好的硅納米線或者非晶硅納米線的制造方法是實現(xiàn)其在微電子領(lǐng)域、生物檢測領(lǐng)域和太陽能電池領(lǐng)域應(yīng)用的必須條件。方便實現(xiàn)硅納米線或者非晶硅納米線的應(yīng)用，納米線生長的位置可控顯得尤為重要，具有非常重要的實踐運用價值。當(dāng)前，硅納米線的制備方式主要有兩類:(I)自上而下制備硅納米線，這種方式可以控制納米線的位置、尺寸以及納米線的密度。這種方法也分為兩類，第一類通常是利用光刻或者電子束光刻、刻蝕工藝等MEMS工藝組合來實現(xiàn)的硅納米線的制備。但是這種方法工藝復(fù)雜而且成本高，同時無法實現(xiàn)納米線直徑小于10nm。第二類是利用金屬催化劑輔助化學(xué)試劑刻蝕體硅的方法實現(xiàn)硅納米線的定位制造。這種方法效率較高，同時硅納米線位置和直徑通過金屬催化劑的位置和尺寸來控制。但是這種方法需要用到HF等化學(xué)試劑，具有較強的腐蝕性，要求較高。所以限制這種方法的實用性。(2)自下而上方法制備硅納米線。這種方法的典型代表為化學(xué)氣相沉積(chemical vapor deposit1n,CVD)。這種方法通常采用金納米顆粒作為催化劑。將含有金納米顆粒的化學(xué)溶劑滴在需要生長納米線的位置，然后通過后期處理，實現(xiàn)金納米顆粒的位置可控操作。但是這種方法比較工藝繁瑣，同時納米線的位置不能精確控制。另外一種操縱金納米顆?；蛘呓饘俅呋瘎┑霓k法是使用氧化鋁模板(AAO)，這種辦法需要在基體上制作AAO模板，或者將AAO模板轉(zhuǎn)移到基體上。然后通過該模板輔助金屬催化劑的定位，最后，通過CVD方法生長出位置可控的硅納米線。這種方法同樣存在工藝復(fù)雜的問題。另外，CVD方法生長硅納米線采用硅烷等氣態(tài)硅源都是有毒污染物。近幾年，不使用有毒的氣體硅源的方法也被受關(guān)注。但是目前不使用氣態(tài)硅源的方法都無法實現(xiàn)硅納米線的精確定位生長。
[0003]另外，在化學(xué)氣相沉積生長硅納米線的方法中使用金等各種金屬催化劑，與CMOS工藝不兼容。銅和鋁與CMOS工藝兼容，由于鋁很容易被氧化，所要求的生長環(huán)境較為苛刻，增加硅納米線生長的成本。因此銅可以作為與CMOS工藝兼容的催化劑輔助硅納米線生長。

【發(fā)明內(nèi)容】

[0004]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種微米銅圖形控制硅納米線精確定位生長的方法，用于解決硅納米線定位生長的問題，同時實現(xiàn)現(xiàn)有技術(shù)與CMOS技術(shù)相兼容，不使用任何氣體硅源，能有效降低制造工藝復(fù)雜程度、控制成本上升、避免環(huán)境污染等問題。
[0005]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種微米銅圖形控制硅納米線精確定位生長的方法，所述方法至少包括以下步驟:
[0006]I)提供一基板，所述基板包括硅基體和位于所述硅基體上的頂絕緣層；
[0007]2)在所述頂絕緣層表面制作微米銅圖形陣列；
[0008]3)進行退火處理，所述微米銅圖形陣列在生長過程中被消耗，同時控制生長的硅納米線穿過所述頂絕緣層并精確定位在所述微米銅圖形陣列的位置。
[0009]可選地，所述步驟2)制作微米銅圖形陣列的過程包括:
[0010]2-1)采用濺射或者蒸發(fā)工藝在所述頂絕緣層表面形成銅納米薄膜；
[0011]2-2)通過光刻和等離子刻蝕工藝刻蝕所述銅納米薄膜形成微米銅圖形陣列。
[0012]可選地，所述銅納米薄膜的厚度范圍為300?800nm。
[0013]可選地，微米銅圖形陣列的尺寸范圍為(1.8?2.8 μ m) *(1.8?2.8 μ m)。
[0014]可選地，所述步驟3)中退火處理在氬氣和氫氣的混合氣體中進行。
[0015]可選地,所述IS氣的流量范圍為500?1500sccm,所述氫<氣的流量范圍為50?150sccmo
[0016]可選地，退火處理的溫度范圍為1000°C?1200°C，退火的時間范圍為30?120mino
[0017]可選地，所述基體還包括位于所述硅基體下表面的底絕緣層。
[0018]可選地，所述頂絕緣層和底絕緣層均為Si02。
[0019]可選地，所述頂絕緣層和底絕緣層的厚度范圍均為200?400nm。
[0020]如上所述，本發(fā)明的微米銅圖形控制硅納米線精確定位生長的方法，包括步驟:首先，提供一基板，所述基板包括硅基體和位于所述硅基體上的頂絕緣層；然后，在所述頂絕緣層表面制作微米銅圖形陣列；最后，進行退火處理，所述微米銅圖形陣列在生長過程中被消耗，同時控制生長的硅納米線穿過所述頂絕緣層并精確定位在所述微米銅圖形陣列的位置。
[0021]本發(fā)明具有以下有益效果:
[0022]1、與CMOS技術(shù)兼容。采用金屬銅作為催化劑，有效避免使用其他金屬材料帶來的金屬污染，實現(xiàn)與CMOS技術(shù)兼容。
[0023]2、實現(xiàn)硅納米線的精確定位生長。通過光刻、刻蝕、剝離的辦法實現(xiàn)微米銅圖形的可控分布，從而實現(xiàn)硅納米線的精確定位生長。
[0024]3、無氣態(tài)娃源參與,避免傳統(tǒng)CVD方法使用有毒的氣態(tài)娃源對環(huán)境的污染。傳統(tǒng)CVD方法使用硅烷等有毒的氣態(tài)硅源，而本發(fā)明中沒有使用任何有毒污染物，因此可以避免環(huán)境污染，是一種綠色生長硅納米線技術(shù)。
【附圖說明】
[0025]圖1顯示為本發(fā)明微米銅圖形控制硅納米線精確定位生長的方法的工藝流程圖。
[0026]圖2顯示為本發(fā)明微米銅圖形控制硅納米線精確定位生長的方法步驟I)中呈現(xiàn)的結(jié)構(gòu)示意圖。
[0027]圖3?圖5顯示為本發(fā)明微米銅圖形控制硅納米線精確定位生長的方法步驟2)中呈現(xiàn)的結(jié)構(gòu)示意圖。
[0028]圖6顯示為本發(fā)明微米銅圖形控制硅納米線精確定位生長的方法步驟3)中呈現(xiàn)的結(jié)構(gòu)示意圖。
[0029]元件標(biāo)號說明
[0030]SI ?S3步驟
[0031]I基板
[0032]10硅基體
[0033]11頂絕緣層
[0034]12底絕緣層
[0035]2銅納米薄膜
[0036]21微米銅圖形陣列
[0037]3光刻膠
[0038]4硅納米線
【具體實施方式】
[0039]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0040]請參閱附圖1?圖6。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0041]如圖1所示，本發(fā)明提供一種微米銅圖形陣列控制硅納米線精確定位生長的方法，所述方法至少包括以下步驟:
[0042]SI，提供一基板，所述基板包括硅基體和位于所述硅基體上的頂絕緣層；
[0043]S2，在所述頂絕緣層表面制作微米銅圖形陣列；
[0044]S3，進行退火處理，所述微米銅圖形陣列在生長過程中被消耗，同時控制生長的硅納米線穿過所述頂絕緣層并精確定位在所述微米銅圖形陣列的位置。
[0045]下面結(jié)合具體附圖對本發(fā)明微米銅圖形控制硅納米線精確定位生長的方法作詳細(xì)的介紹。
[0046]首先執(zhí)行步驟SI，提供一基板I，所述基板I包括硅基體10以及位于所述硅基體10上的頂絕緣層11。
[0047]請參閱附圖2，所述基體I還可以包括位于所述硅基體I下表面的底絕緣層12。艮P，所述基體I整體由底絕緣層12、位于所述底絕緣層12上的硅基體10、以及位于所述硅基體10上的頂絕緣層11構(gòu)成。
[0048]所述硅基體10可以是單晶硅、多晶硅或者多晶硅等，在此不限。本實施例中，所述石圭基體10為單晶石圭。