本發(fā)明涉及半導體器件技術(shù)領(lǐng)域，尤其涉及一種適用于具有超結(jié)結(jié)構(gòu)的半導體器件的過渡區(qū)結(jié)構(gòu)。

背景技術(shù)：

現(xiàn)有的高壓超結(jié)金氧半場效晶體管(metal-oxide-semiconductorfield-effecttransistor，mosfet)器件終端結(jié)構(gòu)，包括元胞區(qū)和終端區(qū)，元胞區(qū)和終端區(qū)之間具有過渡區(qū)。

以圖1為例，元胞區(qū)1包括襯底11、位于襯底11上的第一導電類型的外延層12、位于第一導電類型的外延層12內(nèi)的第二導電類型的導柱14、位于第二導電類型的導柱14上方的第二導電類型的第一本體區(qū)15和位于第二導電類型的第一本體區(qū)15內(nèi)的第一導電類型的源區(qū)16；第二導電類型的導柱14間隔分布，相連兩個第二導電類型的導柱14之間的第一導電類型的外延層12為第一導電類型的導柱13，使得第一導電類型的導柱13與第二導電類型的導柱14沿著電流通路的方向在第一導電類型的外延層12內(nèi)延伸，在垂直電流通路的方向交替連接設(shè)置，形成超結(jié)結(jié)構(gòu)。第一導電類型的外延層12的上表面形成有多個柵極結(jié)構(gòu)17，每個柵極結(jié)構(gòu)均位于相鄰兩個第一本體區(qū)之間相鄰柵極結(jié)構(gòu)17之間設(shè)有覆蓋第一本體區(qū)15和源區(qū)16的接觸孔18，在元胞區(qū)上方填充金屬使金屬覆蓋接觸孔和柵極結(jié)構(gòu)形成與第一本體區(qū)15和源區(qū)16電連接的源極電極19；

繼續(xù)參照圖1，終端區(qū)在垂直于電流通路方向上環(huán)繞元胞區(qū)，終端區(qū)包括襯底、位于襯底上的第一導電類型的外延層、位于第一導電類型的外延層內(nèi)的第一導電類型的導柱113和第二導電類型的導柱114，第一導電類型的導柱113和第二導電類型的導柱114沿著電流通路的方向在外延層12內(nèi)延伸，在垂直電流通路的方向交替連接設(shè)置，形成超結(jié)結(jié)構(gòu)；

繼續(xù)參照圖1，過渡區(qū)在垂直于電流通路方向上被終端區(qū)所環(huán)繞，過渡區(qū)包括襯底11、位于襯底11上的第一導電類型的外延層12、位于第一導電類型的外延層12內(nèi)的第一導電類型的導柱110和第二導電類型的導柱111、位于第一導電類型的外延層12內(nèi)的第二導電類型的第二本體區(qū)112；第二本體區(qū)112將過渡區(qū)內(nèi)的至少一個第二導電類型的導柱111連接至元胞區(qū)內(nèi)的第一導電類型的源區(qū)16。

如圖1所示，在傳統(tǒng)過渡區(qū)設(shè)計中，常常需要額外增加一道掩膜工藝來形成一個第二導電類型的區(qū)域，該第二導電類型的區(qū)域?qū)?yīng)上述的第二本體區(qū)112，第二本體區(qū)112的摻雜濃度比第一本體區(qū)15的摻雜濃度較低，因此不會增加此區(qū)域的電荷少子注入，該第二導電類型的區(qū)域用于在電學上連接所覆蓋的過渡區(qū)的幾個第二導電類型的導柱111，使過渡區(qū)和元胞區(qū)一樣都處于電荷平衡，增大器件抗沖擊電流，提高器件耐用度。然而，現(xiàn)有的第二本體區(qū)112的設(shè)計需要增加工藝成本，在保持過渡區(qū)電荷平衡、增大器件抗沖擊電流、提高器件耐用度等方面的效果不理想。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供了一種能夠提高具有超結(jié)結(jié)構(gòu)的半導體器件的抗沖擊電流能力，增大器件耐用度的過渡區(qū)結(jié)構(gòu)。

本發(fā)明采用如下技術(shù)方案：

一種過渡區(qū)結(jié)構(gòu)，所述過渡區(qū)結(jié)構(gòu)適用于具有超結(jié)結(jié)構(gòu)的半導體器件，所述半導體器件包括復(fù)合結(jié)構(gòu)，所述復(fù)合結(jié)構(gòu)包括：

襯底，由具有第一導電類型的半導體材質(zhì)形成；

外延層，所述外延層設(shè)置在所述襯底的上方，所述外延層的導電類型與所述襯底的導電類型相同；

多個具有第一導電類型的第一立柱及多個具有第二導電類型的第二立柱，相互間隔且垂直于所述襯底的設(shè)置于所述外延層中，所述多個第一立柱與所述多個第二立柱形成超結(jié)結(jié)構(gòu)；

所述復(fù)合結(jié)構(gòu)包括元胞區(qū)、終端區(qū)及位于所述元胞區(qū)和所述終端區(qū)之間的過渡區(qū)；

所述過渡區(qū)具有一第二導電類型的第一摻雜區(qū)域，用以連接位于所述過渡區(qū)的多個第二導電類型的所述第二立柱的頂部；

所述元胞區(qū)設(shè)置有mos管器件結(jié)構(gòu)，所述mos管器件結(jié)構(gòu)設(shè)置有具有第二導電類型的第二摻雜區(qū)域，用以形成所述mos管器件結(jié)構(gòu)的源區(qū)或者漏區(qū)；

臨近所述過渡區(qū)的所述第二摻雜區(qū)域通過一設(shè)置于所述外延層內(nèi)的電阻結(jié)構(gòu)連接所述第一摻雜區(qū)域。

優(yōu)選的，所述電阻結(jié)構(gòu)由一第二導電類型的第三摻雜區(qū)域形成，所述第三摻雜區(qū)域的摻雜濃度低于所述第一摻雜區(qū)域。

優(yōu)選的，所述第一摻雜區(qū)域的摻雜濃度與所述第二摻雜區(qū)域的摻雜濃度相同。

優(yōu)選的，所述電阻結(jié)構(gòu)上方覆蓋有多晶硅層。

優(yōu)選的，所述mos管器件結(jié)構(gòu)具有多晶硅結(jié)構(gòu)形成的柵極，所述多晶硅層與所述多晶硅結(jié)構(gòu)由同一掩膜于同一工藝中形成。

優(yōu)選的，所述第一摻雜區(qū)域與所述第二摻雜區(qū)域由同一掩膜于同一離子注入工藝中形成。

優(yōu)選的，所述第三摻雜區(qū)域的摻雜濃度為n<1e16cm^-3。

優(yōu)選的，所述元胞區(qū)、過渡區(qū)及終端區(qū)被設(shè)置于一具有第一導電類型的阱區(qū)內(nèi)，所述阱區(qū)具有一第二導電類型的第四摻雜區(qū)域，所述第四摻雜區(qū)域成環(huán)形或者框形包圍所述阱區(qū)。

優(yōu)選的，所述第四摻雜區(qū)域具有與所述第三摻雜區(qū)域相同的摻雜濃度。

優(yōu)選的，所述第三摻雜區(qū)域成環(huán)形或者框形包圍所述元胞區(qū)。

本發(fā)明的有益效果是：臨近所述過渡區(qū)的所述第二摻雜區(qū)域通過一設(shè)置于所述外延層內(nèi)的電阻結(jié)構(gòu)連接所述第一摻雜區(qū)域，將該電阻結(jié)構(gòu)作為具有較大電阻值的負反饋電阻，則在雪崩擊穿發(fā)生后，大量的過渡區(qū)和終端區(qū)雪崩電流被過渡區(qū)的第二立柱收集后經(jīng)外延層的上表面流入元胞區(qū)的接觸孔流出，由于負反饋電阻的存在，來自過渡區(qū)和終端區(qū)的雪崩電流可以更快的擴散到元胞區(qū)，從而增大器件抗沖擊電流的能力，增大其耐用度。

附圖說明

圖1為現(xiàn)有技術(shù)中，具有超結(jié)結(jié)構(gòu)的半導體器件的結(jié)構(gòu)示意圖；

圖2為本發(fā)明的一種優(yōu)選實施例中，具有超結(jié)結(jié)構(gòu)的半導體結(jié)構(gòu)的示意圖；

圖3為本發(fā)明的一種優(yōu)選的實施例中，雪崩擊穿后電流流向示意圖之一；

圖4為本發(fā)明的一種優(yōu)選的實施例中，雪崩擊穿后電流流向示意圖之二；

圖5為本發(fā)明的一種優(yōu)選的實施例中，雪崩擊穿后電流流向示意圖之三。；

圖6為本發(fā)明的一種優(yōu)選的實施例中，現(xiàn)有過渡區(qū)和本申請過渡區(qū)的內(nèi)部電壓仿真結(jié)果對比示意圖。

具體實施方式

需要說明的是，在不沖突的狀態(tài)下，下述技術(shù)方案，技術(shù)特征之間可以相互組合。

下面結(jié)合附圖對本發(fā)明的具體實施方式作進一步的說明：

如圖2-5所示，一種過渡區(qū)結(jié)構(gòu)，上述過渡區(qū)結(jié)構(gòu)適用于具有超結(jié)結(jié)構(gòu)的半導體器件，上述半導體器件包括復(fù)合結(jié)構(gòu)，上述復(fù)合結(jié)構(gòu)包括：

襯底1，由具有第一導電類型的半導體材質(zhì)形成；

外延層2，上述外延層2設(shè)置在上述襯底1的上方，上述外延層2的導電類型與上述襯底1的導電類型相同；

多個具有第一導電類型的第一立柱3及多個具有第二導電類型的第二立柱4，相互間隔且垂直于上述襯底1的設(shè)置于上述外延層2中，上述多個第一立柱3與上述多個第二立柱4形成超結(jié)結(jié)構(gòu)；

上述復(fù)合結(jié)構(gòu)包括元胞區(qū)、終端區(qū)及位于上述元胞區(qū)和上述終端區(qū)之間的過渡區(qū)；

上述過渡區(qū)具有一第二導電類型的第一摻雜區(qū)域5，用以連接位于上述過渡區(qū)的多個第二導電類型的上述第二立柱4的頂部；

上述元胞區(qū)設(shè)置有mos管器件結(jié)構(gòu)7，上述mos管器件結(jié)構(gòu)7設(shè)置有具有第二導電類型的第二摻雜區(qū)域6，用以形成上述mos管器件結(jié)構(gòu)7的源區(qū)或者漏區(qū)；

臨近上述過渡區(qū)的上述第二摻雜區(qū)域6通過一設(shè)置于上述外延層2內(nèi)的電阻結(jié)構(gòu)連接上述第一摻雜區(qū)域5。

在本實施例中，臨近上述過渡區(qū)的上述第二摻雜區(qū)域6通過一設(shè)置于上述外延層2內(nèi)的電阻結(jié)構(gòu)連接上述第一摻雜區(qū)域5，將該電阻結(jié)構(gòu)作為具有較大電阻值的負反饋電阻，則在雪崩擊穿發(fā)生后，大量的過渡區(qū)和終端區(qū)雪崩電流被過渡區(qū)的第二立柱4收集后經(jīng)外延層2的上表面流入元胞區(qū)的接觸孔流出，由于負反饋電阻的存在，來自過渡區(qū)和終端區(qū)的雪崩電流可以更快的擴散到元胞區(qū)，從而增大器件抗沖擊電流的能力，增大其耐用度。

本發(fā)明較佳的實施例中，上述電阻結(jié)構(gòu)由一第二導電類型的第三摻雜區(qū)域8形成，上述第三摻雜區(qū)域8的摻雜濃度低于上述第一摻雜區(qū)域5。

本發(fā)明較佳的實施例中，上述第一摻雜區(qū)域5的摻雜濃度與上述第二摻雜區(qū)域6的摻雜濃度相同。

本發(fā)明較佳的實施例中，上述電阻結(jié)構(gòu)上方覆蓋有多晶硅層9。

本發(fā)明較佳的實施例中，上述mos管器件結(jié)構(gòu)7具有多晶硅結(jié)構(gòu)10形成的柵極，上述多晶硅層9與上述多晶硅結(jié)構(gòu)10由同一掩膜(第一掩膜)于同一工藝中形成。

在本實施例中，利用現(xiàn)有技術(shù)中的形成柵極多晶硅結(jié)構(gòu)10的第一掩膜并在第一掩膜對應(yīng)多晶硅層9的位置開窗，以便形成上述多晶硅層9。

本發(fā)明較佳的實施例中，上述第一摻雜區(qū)域5與上述第二摻雜區(qū)域6由同一掩膜(第二掩膜)于同一離子注入工藝中形成。

在本實施例中，利用現(xiàn)有技術(shù)中形成第二摻雜區(qū)域6的第二掩膜并在第二掩膜對應(yīng)第一摻雜區(qū)域5的位置開窗，以便形成上述第一摻雜區(qū)域5。

相比現(xiàn)有技術(shù)，只需要第一掩膜和第二掩膜即可實現(xiàn)過渡區(qū)的第二立柱4與元胞區(qū)之間的電性連接。在本實施例中，通過對第一掩膜和第二掩膜的控制，使得在第一摻雜區(qū)域5進行離子注入時，由于電阻結(jié)構(gòu)處的多晶硅層9阻斷了離子注入，使得第一摻雜區(qū)域5和第二摻雜區(qū)域6斷開，同時，在第三摻雜區(qū)域8通過低濃度的離子注入，第一摻雜區(qū)域5通過第三摻雜區(qū)域8與元胞區(qū)電學連接。

本發(fā)明較佳的實施例中，上述第三摻雜區(qū)域8的摻雜濃度為n<1e16cm-3。

本發(fā)明較佳的實施例中，上述元胞區(qū)、過渡區(qū)及終端區(qū)被設(shè)置于一具有第一導電類型的阱區(qū)內(nèi)，上述阱區(qū)具有一第二導電類型的第四摻雜區(qū)域11，上述第四摻雜區(qū)域11成環(huán)形或者框形包圍上述阱區(qū)。

在本實施例中，第三摻雜區(qū)域8和第四摻雜區(qū)域11可以通過同一張掩膜在同一離子注入工藝中形成，只需利用現(xiàn)有技術(shù)中形成第四摻雜區(qū)域11的掩膜，并在該掩膜對應(yīng)第三摻雜區(qū)域8的位置處開窗即可實現(xiàn)。

上述技術(shù)方案中，第一摻雜區(qū)域5，作為電阻結(jié)構(gòu)的第三摻雜區(qū)域8可通過現(xiàn)有的mos管器件源漏工藝，以及阱區(qū)保護環(huán)工藝中的掩膜來實現(xiàn)，因此該過渡區(qū)結(jié)構(gòu)相較于現(xiàn)有技術(shù)，減少了一道掩膜工藝，降低了工藝成本和復(fù)雜度。

在本申請中，襯底為硅襯底，外延層為n型外延層，第一立柱為n柱，第二立柱為p柱，第一摻雜區(qū)域5、第二摻雜區(qū)域6、第三摻雜區(qū)域8及第四摻雜區(qū)域11利用p型摻雜工藝形成。上述第四摻雜區(qū)域11能夠用于吸收n阱中的電子，防止n阱中的電子和其他的模塊形成放大模塊；從而導致產(chǎn)生的一低阻抗通路。

本發(fā)明較佳的實施例中，上述第四摻雜區(qū)域11具有與上述第三摻雜區(qū)域8相同的摻雜濃度。

本發(fā)明較佳的實施例中，上述第三摻雜區(qū)域8成環(huán)形或者框形包圍上述元胞區(qū)。

對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應(yīng)認為仍屬本發(fā)明的意圖和范圍內(nèi)。