亚洲狠狠干,亚洲国产福利精品一区二区,国产八区,激情文学亚洲色图

具有L形柵極的分柵半導體器件的制作方法

文檔序號:11161547閱讀:393來源:國知局
具有L形柵極的分柵半導體器件的制造方法與工藝

技術領域

本公開大體上涉及改進的半導體存儲器件和制造這種器件的方法。

相關技術

存儲器件的存儲容量取決于包括在存儲器件中的存儲單元的數(shù)量,而存儲器件的物理尺寸取決于存儲單元彼此的接近程度。通常期望增加存儲器件的存儲容量同時保持存儲器件的物理尺寸不變,或者減小存儲器件的物理尺寸同時保持存儲器件的存儲容量不變。這兩種情況中的任一個可通過最小化存儲器陣列中相鄰的存儲單元之間的間隔,而同時為電觸點提供足夠的間隔并保持相鄰的存儲單元與電觸點之間的需要的電氣隔離來實現(xiàn)。然而,相鄰存儲單元之間的間隔由存儲單元的柵極的縱橫比限制。相鄰柵極的縱橫比越低,柵極可彼此越接近。

需要的是半導體器件和用于制造它們的方法,導致存儲單元具有相對低的縱橫比的柵極,使得可最小化相鄰單元之間的間隔,同時保持柵極與觸點之間的需要的電氣隔離。

概述

根據(jù)各種實施方式,描述了一種制造集成電路器件的方法及其產(chǎn)生的結構。根據(jù)示例方法,在襯底上形成介電層并且在介電層上形成柵極堆疊。柵極堆疊可包括第一柵極導體以及在第一柵極導體和介電層之間的柵極介電結構。柵極介電結構可包括兩個或更多個以交替方式布置的介電薄膜。柵極間介電結構可在柵極堆疊的側壁處形成,其中柵極間介電結構可包括兩個或更多個以交替方式布置的介電薄膜。可鄰近柵極間介電結構并在介電層上形成L形第二柵極導體。

還描述了一種半導體器件。半導體器件可包括襯底、襯底上的介電層、第一柵極導體、柵極間介電結構和第二柵極導體。柵極介電結構可設置在第一柵極導體和介電層之間,并且可包括兩個或更多個以交替方式布置的介電薄膜。柵極間介電結構可設置在第一柵極導體和第二柵極導體之間,并且可包括兩個或更多個以交替方式布置的介電薄膜。第二柵極導體可形成為L形,使得第二柵極具有上述相對低的縱橫比,其允許減小相鄰柵極之間的間隔,同時保持柵極與可后續(xù)形成的觸點之間的需要的電氣隔離。

本發(fā)明的另外的特征和優(yōu)點以及本發(fā)明的各種實施方式的結構和操作在下文參照附圖詳細地描述。應注意,本發(fā)明不局限于本文描述的特定的實施方式。本文提出的這些實施方式僅用于例證目的。基于本文中包含的教導,另外的實施方式對于相關領域的技術人員將變得明顯。

附圖簡述

現(xiàn)在將參考所附示意圖僅以示例的方式描述本發(fā)明的實施方式,其中相應的參考符號指示相應的部分。此外,此處被并入本文且形成說明書的一部分的附圖示出了本發(fā)明的實施方式,并連同描述一起進一步地用來解釋本發(fā)明的原理,并使得相關領域的技術人員能夠開發(fā)并使用本發(fā)明。

圖1描繪根據(jù)各種實施方式的分柵存儲單元的橫截面。

圖2示出根據(jù)各種實施方式的存儲器陣列中的多個常規(guī)分柵存儲單元。

圖3-9示出根據(jù)各種實施方式的半導體器件在其制造期間在不同的時刻處的橫截面。

圖10示出根據(jù)各種實施方式的存儲器陣列中的多個分柵存儲單元。

圖11是根據(jù)各種實施方式描繪了一種制造半導體器件的方法的流程圖。

本發(fā)明的實施方式的特征和優(yōu)點從下文結合附圖所闡述的詳細描述中將變得更明顯。在附圖中,相同的參考數(shù)字一般指示相同的、功能類似的、和/或結構類似的元件。

詳細描述

該說明書公開了包含本發(fā)明的特征的一個或多個實施方式。所公開的實施方式僅僅舉例證明本發(fā)明。本發(fā)明的范圍不限制于所公開的實施方式。本發(fā)明由本文所附的權利要求限定。

所描述的實施方式和說明書中對“一個實施方式”、“實施方式”、“示例實施方式”等的引用指示所描述的實施方式可包括特定特征、結構或特性,但可能不是每個實施方式都必須包括特定特征、結構或特性。而且,這些短語并不一定指的是同一個實施方式。此外,當特定特征、結構或特性與實施方式相聯(lián)系進行描述時,應理解,不管有沒有明確描述,與其他實施方式相聯(lián)系而實現(xiàn)這些特征、結構或特性將落入本領域的技術人員的常識內(nèi)。

根據(jù)某些實施方式,在蝕刻材料時,在蝕刻工藝完成后,材料的至少一部分仍然保持在后面。與之相反,當去除材料時,所有或基本上所有的材料都在去除過程中被去除。

在本文所包含的教導中,提及了在其上制造器件的襯底的各個區(qū)域。應該明白,這些區(qū)域可能存在于襯底上的任何地方,此外該區(qū)域可能不是相互排斥的。也就是說,在一些實施方式中,一個或多個區(qū)域的部分可重疊。應當理解,任何數(shù)量的區(qū)域可存在于襯底上并且可指定具有某些類型的器件或材料的區(qū)域。通常,區(qū)域用于方便地描述襯底的包括類似器件的區(qū)域,并且不應限制所描述的實施方式的范圍或精神。

在實施方式中,術語“形成(forming)”、“形成(form)”、“沉積”或“設置”是指將一層材料施加到襯底或另一層材料的動作。這些術語意在描述任何可能的層形成技術,包括但不限于熱生長、濺射、蒸發(fā)、化學氣相沉積、外延生長、電鍍等。根據(jù)各種實施方式,例如,可以根據(jù)任何適當?shù)墓椒ㄟM行沉積。例如,沉積可以包括生長、涂覆、或將材料轉移到襯底上的任何工藝。除其他之外,一些公知的技術包括物理氣相沉積(PVD)、化學氣相沉積(CVD)、電化學沉積(ECD)、分子束外延(MBE)、原子層沉積(ALD)、和等離子體增強CVD(PECVD)。

在實施方式中,術語“襯底”是指硅。然而,襯底也可以是大量的半導體材料中的任何一種,例如鍺、砷化鎵、磷化銦等。在其他實施方式中,襯底可以是不導電的,例如玻璃或藍寶石晶片。

在實施方式中,“掩膜”可以包括允許選擇性地去除(或蝕刻)材料的未形成掩膜的部分的任何適當?shù)牟牧?。根?jù)一些實施方式,掩模結構可以包括光刻膠,諸如聚甲基丙烯酸甲酯(PMMA)、聚甲基戊二酰亞胺(PMGI)、苯酚甲醛樹脂、適合的環(huán)氧樹脂,等。

在更詳細地描述這樣的實施方式之前,提供其中可以實現(xiàn)本實施方式的示例存儲單元和環(huán)境是有益的。

圖1示出了分柵非易失性存儲單元100。存儲單元100形成在諸如硅的襯底102上。襯底102通常是p型或p型阱,而第一摻雜源極/漏極區(qū)104和第二摻雜源極/漏極區(qū)106是n型。然而,還有可能的是,基底102是n型,而區(qū)域104和106是p型。

存儲單元100包括兩個柵極,選擇柵極108,其形成為與存儲柵極110相鄰。每個柵極可包括柵極導體,諸如由眾所周知的例如沉積和蝕刻技術形成的摻雜多晶硅(“poly”)層,以限定柵極結構。選擇柵極108設置在介電層112上。存儲柵極110設置在具有一個或多個介電層的電介質(zhì)114上。在一個示例中,電介質(zhì)114包括夾在兩個二氧化硅層之間的電荷捕獲氮化硅層,以產(chǎn)生共同且通常被稱為“氧化物/氮化物/氧化物”或“ONO”的三層堆疊。其它電介質(zhì)可以包括富硅氮化物膜,或者包括但不限于以各種化學計量的硅、氧和氮的任何膜。柵極間電介質(zhì)116設置在選擇柵極108和存儲柵極110之間,用于兩個柵極之間的電氣隔離。在一些示例中,柵極間電介質(zhì)116和電介質(zhì)114是相同的電介質(zhì),而其它示例在另一個之前形成一個電介質(zhì)(例如,它們可具有不同的介電性質(zhì))。因此,柵極間電介質(zhì)116不需要包括與電介質(zhì)114相同的膜結構。區(qū)域104和106通過使用例如離子注入技術注入摻雜劑來產(chǎn)生。區(qū)域104和106根據(jù)施加到每個晶體管的電位而形成分柵晶體管的源極或漏極。在分柵晶體管中,為了方便起見,區(qū)域104通常稱為漏極,而區(qū)域106通常稱為源極,而與相對偏壓無關。應當理解,該描述意在提供常見分柵構造的一般概述,并且在實際實踐中,提供更多的詳細步驟和層以形成最終的存儲單元100。

圖2描繪了形成于襯底202上的常規(guī)分柵存儲元件200的存儲器陣列的一部分的橫截面圖。存儲元件200包括大體上相同的多個存儲單元240。每個存儲單元240包括第一柵極210和第二柵極208,其中第一柵極210和第二柵極208通過介電結構彼此絕緣并且與襯底絕緣。多個觸點224提供對第一摻雜源極/漏極區(qū)204和第二源極/漏極區(qū)206的電氣接入。柵極和觸點之間的間隙通常用絕緣材料(諸如氧化物)填充,以在柵極和觸點之間提供足夠的電氣隔離。用絕緣材料填充間隙而在絕緣材料中沒有任何空隙的能力高度依賴于第一柵極210和第二柵極208的縱橫比。例如,如圖2所示,第二柵極208具有比第一柵極210更高的縱橫比。減小圖2中的兩個第二柵極208之間的間隔226可抑制利用絕緣材料填充這兩個柵極和觸點之間的間隙而不在絕緣材料中產(chǎn)生任何空隙的能力。換句話說,相鄰柵極之間的縱橫比越低,柵極彼此可以越靠近,同時允許適當?shù)拈g隙填充。因此,需要的是半導體器件和制造它們的方法,導致存儲單元具有相對低的縱橫比的柵極,使得可最小化相鄰單元之間的間隔,同時保持柵極與觸點之間的需要的電氣隔離。

現(xiàn)在將參照圖3至圖9來描述根據(jù)各種實施方式的用于制造具有L形第二柵極導體的改進的存儲單元的方法,圖3至圖9描繪了半導體器件300在其生產(chǎn)期間在不同階段處的橫截面。在圖3中,半導體器件300被描繪為具有襯底302。介電層312形成在襯底302上并且包括例如但不限于氧化物層。一對基本相同的柵極堆疊330形成在介電層312上。每個柵極堆疊330包括第一柵極導體310、柵極介電結構314和掩膜層318。本公開不限于產(chǎn)生柵極堆疊330的任何特定方法。實際上,本發(fā)明的精神和范圍包括用于形成柵極堆疊330的任何適當?shù)姆椒?,如對于半導體制造領域的普通技術人員并且基于本公開將是明顯的。

第一柵極導體310可以包括任何適合的材料,諸如多晶硅。柵極介電結構314可以設置在襯底302上方和第一柵極導體310下方。根據(jù)各種實施方式,柵極介電結構314包括一個或多個介電層,諸如ONO,如上所述。不管柵極介電結構314的具體組成是什么,其優(yōu)選包含至少一個電荷捕獲層。根據(jù)一些實施方式,電荷捕獲層可以由氮化物或富硅氮化物形成,并且可以包括多層不同的氮化物??蛇x地,介電層可包括單層介電材料,諸如氧化物、氮化物或其某些組合。

圖3還示出了形成在柵極堆疊330的側壁上的介電結構316a和316b。介電結構316a和316b可以各包括一個或多個層,諸如ONO,如上所述??蛇x地,介電結構316a和316b可包括單層介電材料,諸如氧化物、氮化物或其某些組合。如稍后將示出的,介電結構316a將形成存儲單元的柵極間介電結構。圖3中還示出了設置在柵極堆疊330、介電結構316a和316b以及介電層312上的多晶硅層308。氧化物層320隨后設置在多晶硅層308上。

圖4描繪了在生產(chǎn)過程中的另一時刻處的器件300,其中可以選擇性地蝕刻氧化物層320,以在多晶硅層308的、與介電結構316a相鄰的部分上形成氧化物間隔區(qū)320a。在圖5中,氧化物間隔區(qū)320a在多晶硅層308的蝕刻期間用作掩膜,留下鄰近介電結構316a的L形多晶硅結構308a和柵極堆疊330之間的多晶硅結構308b。如稍后將示出的,L形多晶硅結構308a將形成存儲單元的L形第二柵極導體。在制造工藝的這一時刻處,襯底302可以被注入以形成摻雜區(qū)304。使用例如但不限于濕蝕刻工藝,如圖6所示去除氧化物間隔區(qū)320a。

圖7示出了在生產(chǎn)工藝中的更進一步階段處的器件300,其中在隨后的掩膜和蝕刻步驟(未示出)之后,多晶硅結構308b可以去除并且可以襯底302可以被注入以形成摻雜區(qū)306。在圖8中,可以去除掩膜層318,并且可以根據(jù)多種已知方法在第一柵極導體310和L形第二柵極導體308a的壁上形成間隔區(qū)322。在這一時刻處,有效地形成一對存儲單元340。根據(jù)各種實施方式,第一柵極導體310可以用于制造存儲柵極,L形第二柵極導體308a可以用于制作分柵存儲單元的選擇柵極。因此,摻雜區(qū)304成為漏極并且摻雜區(qū)306成為分柵存儲單元的源極。

在圖9中,形成觸點324以提供到摻雜區(qū)304和306的電氣接入。圖10描繪了器件300的更寬的部分,包括具有L形第二柵極的四個存儲單元。如圖10所示,兩個L形第二柵極之間的間隔326比圖2中的間隔226更窄。換句話說,L形第二柵極提供需要的低縱橫比,允許第二柵極彼此更靠近。這種方法還允許柵極和觸點之間的間隙用絕緣材料填充,而不在絕緣材料中產(chǎn)生任何空隙。

應當理解,為了便于解釋,圖3-10描繪了具有僅兩個或四個存儲單元的器件300的簡化版本。然而,本領域普通技術人員將理解,器件300可以包含大量的存儲單元和其他組件。

圖11描繪了根據(jù)各種實施方式的制造諸如器件300的半導體器件的方法1100。圖11的討論將參考圖3-9,但是應當理解,方法1100不限于圖3-9所描繪的具體實施方式,而是更一般地適用。

如圖11所示,方法1100通過在襯底302上形成介電層(例如,介電層312)而開始于步驟1102處。在步驟1104處,在介電層312上形成柵極堆疊330。柵極堆疊330包括第一柵極導體310和柵極介電結構314。柵極介電結構314可以包括一個或多個層并且優(yōu)選包含至少一個電荷捕獲層。在步驟1106處,在步驟1106處集成,在柵極堆疊330的側壁之一上形成柵極間介電結構(例如,介電結構316a或316b)。在步驟1108處形成多晶硅層308,接著在步驟1110處形成氧化物層320。在步驟1112處,通過選擇性地蝕刻氧化物層320在多晶硅層308的一部分上形成氧化物間隔區(qū)320a。在接下來的步驟1114處,氧化物間隔區(qū)320a用作掩膜以蝕刻多晶硅308,以有效地在柵極堆疊330的一側上形成L形第二柵極導體308a,并在柵極堆疊330的另一側上留下多晶硅部分308b。此外,在步驟1114處,襯底302被注入以形成漏極結304。在步驟1116處蝕刻氧化物間隔區(qū)320a,并且在步驟1118處蝕刻多晶硅部分308b,在此期間襯底被進一步注入以形成源極結306。在步驟1120處,在第一柵極導體310和L形第二柵極導體308a的壁上形成間隔區(qū)322。在步驟1122處,形成觸點324以提供對漏極結304和源極結306的電氣接入。

應認識到,詳細描述部分(不是概述和摘要部分)旨在用于解釋權利要求。概述和摘要部分可闡述如由發(fā)明人所預期的本發(fā)明的一個或多個示例性實施方式但并非所有示例性實施方式,因此,并非旨在以任何方式限制本發(fā)明及所附權利要求。

上面已經(jīng)借助于示出特定功能及其關系的實現(xiàn)的功能構建塊描述了本發(fā)明的實施方式。為了方便描述,本文已經(jīng)任意地界定了這些功能構建塊的邊界。只要適當?shù)貓?zhí)行所指定的功能及其關系,就可以界定替代邊界。

特定實施方式的前述描述將完全揭示本發(fā)明的一般性質(zhì),使得其他人可以通過應用本領域技術內(nèi)的知識,在不偏離本發(fā)明的一般概念的情況下,對于各種應用容易地修改和/或適應這樣的特定實施方式,而無需過度實驗。因此,基于本文呈現(xiàn)的教導和指導,這樣的適應和修改旨在位于所公開的實施方式的等同物的含義和范圍內(nèi)。應當理解,本文的措辭或術語是為了描述而不是限制的目的,使得本說明書的術語或措辭將由本領域技術人員根據(jù)教導和指導來解釋。另外,應當理解,本文包含的示例或解釋都不意味著傳達出所描述的實施方式實際上已經(jīng)被實施。

本發(fā)明的廣度和范圍不應被上面描述的任何示例性實施方案所限制,而是只應根據(jù)以下權利要求和它們的等效物來限定。

當前第1頁1 2 3 
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1