本發(fā)明涉及一種超薄芯片的雙面暴露封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)：

對(duì)于功率MOSFET（金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管）而言，阻抗和熱性能是兩個(gè)非常重要的性能參數(shù)，為了改善阻抗和熱性能，通常的做法是在封裝結(jié)構(gòu)中采用更薄的芯片并且將FET（場(chǎng)效應(yīng)管）的源極或者漏極暴露在封裝結(jié)構(gòu)之外，但是當(dāng)晶片研磨到200 um 以下，就很容易在研磨及后續(xù)的切割和封裝過程當(dāng)中發(fā)生破裂和碎片，因而有必要研發(fā)新的封裝工藝以便得到具備低阻抗高散熱性能的半導(dǎo)體晶片封裝。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種超薄芯片的雙面暴露封裝結(jié)構(gòu)及其制造方法，采用了減薄的芯片結(jié)構(gòu)，降低了電阻，并且將半導(dǎo)體器件的源極、柵極和漏極都暴露在塑封料之外，這種雙面暴露的封裝結(jié)構(gòu)，大大提高了器件的散熱性能。

為了達(dá)到上述目的，本發(fā)明提供一種制造超薄芯片的雙面暴露封裝結(jié)構(gòu)的方法，包含以下步驟：

制備頂面具有源極電極和柵極電極的芯片；

提供一引線框架，將芯片通過倒裝芯片的方式粘結(jié)到引線框架的頂面；

從引線框架的頂面注入第一塑封料，對(duì)引線框架上的芯片進(jìn)行塑封；

研磨第一塑封料和芯片的背面，減薄塑封料和芯片的厚度，將芯片背面暴露在第一塑封料的頂部；

在引線框架的頂面沉積一掩膜層，該掩膜層未覆蓋芯片背面的面積；

在芯片背面沉積一背面金屬層；

通過線夾附著方式連接芯片背面；

從引線框架的頂面注入第二塑封料，對(duì)引線框架和芯片進(jìn)行頂部暴露塑封，將連接芯片背面的線夾暴露在第二塑封料的頂部，將引線框架的底面暴露在第二塑封料的底部；

切割引線框架和第二塑封料以形成多個(gè)雙面暴露的半導(dǎo)體封裝結(jié)構(gòu)。

在引線框架的頂面沉積該掩膜層覆蓋除了芯片背面的所有其他面積，在芯片背面沉積一背面金屬層的步驟之后，還包含移除掩膜層的步驟。

在切割引線框架和第二塑封料的步驟之前，還包含在塑封形成的塑封體外露的引線框架表面鍍錫的步驟。

所述的制備芯片的步驟進(jìn)一步包含以下步驟：

在包含多顆芯片的晶片的頂面電鍍形成芯片的源極電極和柵極電極；

研磨晶片的背面，減薄晶片的厚度；

切割晶片，將芯片從晶片上分離。

所述的源極金屬層和柵極金屬層的厚度為10~20um。

研磨晶片的背面，將晶片的厚度研磨至300~400um。

所述的引線框架為平板結(jié)構(gòu)，該引線框架包含若干基島區(qū)，所述的基島區(qū)包含源極連接區(qū)和柵極連接區(qū)，以及分別位于源極連接區(qū)一側(cè)和柵極連接區(qū)一側(cè)的漏極連接區(qū)。

從引線框架的頂面注入的第一塑封料包裹住芯片，而漏極連接區(qū)在第一塑封料外圍，所述的線夾連接芯片背面和漏極連接區(qū)。

所述的第一塑封料的厚度從引線框架與芯片粘結(jié)的頂面算起為450~500um。

在芯片背面沉積的背面金屬層為鈦鎳銀合金，所述的背面金屬層與芯片背面的漏極區(qū)電接觸形成芯片的漏極電極。

所述的背面金屬層的厚度為20um。

所述的第一塑封料和第二塑封料為環(huán)氧塑封料。

暴露于第二塑封料的線夾的橋面部分形成超薄芯片的雙面暴露封裝結(jié)構(gòu)的漏極，暴露于第二塑封料的引線框架的漏極連接區(qū)形成超薄芯片的雙面暴露封裝結(jié)構(gòu)的漏極，暴露于第二塑封料的引線框架的源極連接區(qū)形成超薄芯片的雙面暴露封裝結(jié)構(gòu)的源極，暴露于第二塑封料的引線框架的柵極連接區(qū)形成超薄芯片的雙面暴露封裝結(jié)構(gòu)的柵極。

研磨第一塑封料和芯片的背面，將第一塑封料的厚度研磨至小于或等于50um，第一塑封料的厚度等于芯片的厚度加上芯片上的源極金屬層或柵極金屬層的厚度。

本發(fā)明還提供一種超薄芯片的雙面暴露封裝結(jié)構(gòu)，包含：

一芯片，該芯片的頂面設(shè)置有源極金屬層和柵極金屬層，該芯片的背面設(shè)置有背面金屬層，芯片的厚度加上芯片頂面和背面金屬層的厚度小于或等于70um；

一引線框架，該引線框架包含若干基島區(qū)，所述的基島區(qū)包含源極連接區(qū)和柵極連接區(qū)，以及分別位于源極連接區(qū)一側(cè)和柵極連接區(qū)一側(cè)的漏極連接區(qū)，所述的源極連接區(qū)與芯片頂面的源極金屬層粘結(jié)，所述的柵極連接區(qū)與芯片頂面的源極金屬層粘結(jié)；

第一塑封料，該第一塑封料包覆芯片，而漏極連接區(qū)在第一塑封料外圍，其中，芯片的背面暴露于第一塑封料；

一線夾，該線夾為橋型結(jié)構(gòu)，該線夾的橋面部分接觸芯片背面的背面金屬層，線夾的橋腳部分連接引線框架上的漏極連接區(qū)；

第二塑封料，該第二塑封料包覆芯片、第一塑封料、線夾和引線框架，其中，線夾的橋面部分暴露于第二塑封料，引線框架的源極連接區(qū)、柵極連接區(qū)和漏極連接區(qū)暴露于第二塑封料。

在晶片的頂面電鍍鎳/金或電鍍銅柱形成芯片上的源極金屬層和柵極金屬層，所述的源極金屬層與芯片頂面上的源極區(qū)電接觸形成芯片的源極電極，所述的柵極金屬層與芯片頂面上的柵極區(qū)電接觸形成芯片的柵極電極，所述的源極金屬層和柵極金屬層的厚度為10~20um。

所述的背面金屬層為鈦鎳銀合金，所述的背面金屬層與芯片背面的漏極區(qū)電接觸形成芯片的漏極電極，所述的背面金屬層的厚度為20um。

所述的引線框架為平板結(jié)構(gòu)，所述的引線框架由導(dǎo)電材料制成。

所述的第一塑封料的厚度小于等于50um，第一塑封料的厚度等于芯片的厚度加上芯片上的源極金屬層或柵極金屬層的厚度。

暴露于第二塑封料的線夾的橋面部分形成超薄芯片的雙面暴露封裝結(jié)構(gòu)的漏極，暴露于第二塑封料的引線框架的漏極連接區(qū)形成超薄芯片的雙面暴露封裝結(jié)構(gòu)的漏極，暴露于第二塑封料的引線框架的源極連接區(qū)形成超薄芯片的雙面暴露封裝結(jié)構(gòu)的源極，暴露于第二塑封料的引線框架的柵極連接區(qū)形成超薄芯片的雙面暴露封裝結(jié)構(gòu)的柵極。

本發(fā)明采用了減薄的芯片結(jié)構(gòu)，降低了電阻，并且將半導(dǎo)體器件的源極、柵極和漏極都暴露在塑封料之外，這種雙面暴露的封裝結(jié)構(gòu)，大大提高了器件的散熱性能。

附圖說明

圖1是在晶片上電鍍?cè)礃O電極和柵極電極的示意圖。

圖2是單個(gè)芯片的示意圖。

圖3是引線框架的示意圖。

圖4是以倒裝芯片的方式將芯片粘結(jié)到引線框架上的示意圖。

圖5是對(duì)引線框架上的芯片進(jìn)行塑封的示意圖。

圖6是研磨塑封料和芯片的示意圖。

圖7是在引線框架上設(shè)置掩膜層的示意圖。

圖8是通過線夾附著方式連接芯片背面和引線框架的示意圖。

圖9對(duì)引線框架和芯片進(jìn)行頂部暴露塑封的示意圖。

圖10是單個(gè)半導(dǎo)體封裝結(jié)構(gòu)的剖面圖。

圖11是單個(gè)半導(dǎo)體封裝結(jié)構(gòu)的頂面示意圖。

圖12是單個(gè)半導(dǎo)體封裝結(jié)構(gòu)的底面示意圖。

具體實(shí)施方式

以下根據(jù)圖1～圖12，具體說明本發(fā)明的較佳實(shí)施例。

本發(fā)明提供一種制造超薄芯片的雙面暴露封裝結(jié)構(gòu)的方法，包含以下步驟：

制備芯片，該芯片的頂面具有源極電極和柵極電極；

提供一引線框架，將芯片通過倒裝芯片的方式粘結(jié)到引線框架的頂面；

對(duì)引線框架上的芯片進(jìn)行塑封；

研磨塑封料和芯片的背面，減薄塑封料和芯片的厚度，暴露芯片背面；

在引線框架的頂面沉積一掩膜層（photo resist），該掩膜層覆蓋除了芯片背面的所有其他面積；

在芯片背面沉積一背面金屬層；

通過線夾附著方式連接芯片背面和引線框架；

從引線框架的頂面注入塑封料，對(duì)引線框架和芯片進(jìn)行頂部暴露塑封，將連接芯片背面和引線框架的線夾暴露在塑封料的頂部，將引線框架的底面暴露在塑封料的底部；

在塑封形成的塑封體外露的引線框架表面鍍錫；（這是一個(gè)可選的步驟，目的防止引線框架的外露部分發(fā)生氧化，并便于SMT（surface mounting technology）貼裝）。

切割引線框架和塑封料以形成多個(gè)雙面暴露的半導(dǎo)體封裝結(jié)構(gòu)。

所述的制備芯片的步驟進(jìn)一步包含以下步驟：

在包含多顆芯片的晶片的頂面電鍍形成芯片的源極電極和柵極電極；

研磨晶片的背面，減薄晶片的厚度；

切割晶片，將芯片從晶片上分離。

如圖1所示，所述的半導(dǎo)體晶片（wafer）1包含若干芯片（die）11，芯片11的源極區(qū)（圖中未示）和柵極區(qū)（圖中未示）位于芯片的頂面，芯片11的漏極區(qū)（圖中未示）位于芯片的底面（背面），在晶片1的頂面電鍍鎳/金（Ni/Au）或電鍍銅柱（Cu pillar）形成芯片上的源極金屬層101和柵極金屬層102，所述的源極金屬層101與芯片的源極區(qū)電接觸形成芯片11的源極電極，所述的柵極金屬層102與芯片的柵極區(qū)電接觸形成芯片11的柵極電極，電鍍形成的源極金屬層101和柵極金屬層102的厚度大于5 um，優(yōu)選大約為10~20um。電鍍結(jié)束后，研磨晶片1的底面，將晶片1的厚度研磨至大約300~400um。如圖2所示，將晶片1切割為單個(gè)的芯片11，單個(gè)芯片11的厚度大約為300~400um。

如圖3所示，所述的引線框架2由導(dǎo)電材料制成，所述的引線框架2為平板結(jié)構(gòu)，該引線框架2具有頂面201和底面202，該引線框架包含若干連接在一起的基島區(qū)21成一陣列，所述的基島區(qū)21包含源極連接區(qū)211和柵極連接區(qū)212。在圖3所示的優(yōu)選實(shí)施例中，基島區(qū)21還包含以及分別位于源極連接區(qū)211一側(cè)和柵極連接區(qū)212一側(cè)的漏極連接區(qū)213。在其它優(yōu)選實(shí)施例中也可選擇引線框架2的基島區(qū)不提供位于源極連接區(qū)211一側(cè)和柵極連接區(qū)212一側(cè)的漏極連接區(qū)213，而使漏極連接區(qū)的位置留空（未顯示）。

如圖4所示，將芯片11通過倒裝芯片（Flip Chip）的方式粘結(jié)到引線框架2上的基島區(qū)21，將芯片11上的源極金屬層101粘結(jié)到引線框架2上的源極連接區(qū)211，將芯片11上的柵極金屬層102粘結(jié)到引線框架2上的柵極連接區(qū)212。

如圖5所示，對(duì)引線框架上的芯片進(jìn)行塑封，形成的第一塑封料（Molding Compound）3包裹住芯片11，而漏極連接區(qū)213在第一塑封料3外圍。該第一塑封料3的厚度從引線框架與芯片粘結(jié)的頂面算起大約為450~500um，以便完全覆蓋芯片，所述的第一塑封料3一般為環(huán)氧塑封料。

如圖6所示，研磨第一塑封料3和芯片11，將第一塑封料3的厚度研磨至大約50um（或者小于50um），暴露出芯片11背面的漏極區(qū)，研磨后的第一塑封料3的厚度從引線框架與芯片粘結(jié)的頂面算起等于研磨后的芯片11的厚度加上芯片11上的源極電極101/柵極電極102的厚度，比如：當(dāng)芯片11上的源極金屬層101/柵極金屬層102的厚度為20 um，研磨后芯片11的厚度為30 um，第一塑封料3的厚度從引線框架與芯片粘結(jié)的頂面算起為50um=芯片11的厚度30 um+芯片11上的源極金屬層101/柵極金屬層102的厚度20 um。將該研磨制程從較大面積的晶片轉(zhuǎn)移應(yīng)用到更小面積的芯片，大大減低研磨過程因施加的壓力不勻而引起晶片破裂的情形，可以獲得低于50um的超薄芯片，在研磨過程中，第一塑封料3能夠保護(hù)芯片11免于破裂和碎片。

如圖7所示，掩膜層4覆蓋引線框架2上除了芯片11背面的漏極區(qū)以外的所有其他面積，該掩膜層4可采用光刻膠，該掩膜層4的作用是確保在后續(xù)的金屬沉積制程中，僅僅將背面金屬層沉積在芯片11的背面部分，在背面金屬層103沉積完成后，該掩膜層4被移除。

如圖10所示，在芯片11背面沉積一背面金屬層103，該背面金屬層103為鈦（Ti）鎳（Ni）銀（Ag）合金，厚度大于5 um，優(yōu)選厚度為10-20um左右，所述的背面金屬層103與芯片背面的漏極區(qū)電接觸形成芯片11的漏極電極。

如圖8和圖10所示，通過線夾5連接芯片11的背面和引線框架2，所述的線夾5為橋型結(jié)構(gòu)，線夾5的橋面部分501接觸芯片11背面的背面金屬層，線夾5的橋腳部分502連接引線框架2上的漏極連接區(qū)213?？蓪⑷舾蓚€(gè)線夾5形成的線夾陣列安裝在對(duì)應(yīng)的載有已鍍好背面金屬層103的芯片11的引線框架2陣列上，以提高封裝的效率。圖10所示的線夾5具有相對(duì)于橋面部分501對(duì)稱的兩個(gè)橋腳部分502，也可采用單邊橋腳的線夾。另外。在其它優(yōu)選實(shí)施例中當(dāng)選擇引線框架2的基島區(qū)不提供位于源極連接區(qū)211一側(cè)和柵極連接區(qū)212一側(cè)的漏極連接區(qū)213。而使漏極連接區(qū)的位置留空(未顯示) 時(shí)，線夾5的橋腳部分502延伸到與源極連接區(qū)211和柵極連接區(qū)212的底面共面的平面（未顯示）。如圖9所示，從引線框架2的頂面注入第二塑封料6，對(duì)引線框架2和芯片11進(jìn)行頂部暴露塑封，將連接芯片11背面和引線框架2的線夾5的橋面部分501暴露在第二塑封料6的頂部，將引線框架2的底面暴露在第二塑封料6的底部。

如圖10所示，根據(jù)圖1至圖9的方法，本發(fā)明提供一種超薄芯片的雙面暴露封裝結(jié)構(gòu)，包含：

一芯片11，該芯片11的頂面設(shè)置有源極金屬層101和柵極金屬層102，該芯片11的背面設(shè)置有背面金屬層103，芯片的厚度加上芯片頂面和背面金屬層的厚度小于或等于70um；

一引線框架2，該引線框架2包含若干連接在一起的基島區(qū)21（如圖3所示），所述的基島區(qū)21包含源極連接區(qū)211和柵極連接區(qū)212，以及分別位于源極連接區(qū)211一側(cè)和柵極連接區(qū)212一側(cè)的漏極連接區(qū)213，所述的源極連接區(qū)211與芯片頂面的源極金屬層101粘結(jié)，所述的柵極連接區(qū)212與芯片頂面的源極金屬層102粘結(jié)；

第一塑封料3，該第一塑封料3包覆芯片11，而漏極連接區(qū)213在第一塑封料3外圍，其中，芯片11的背面暴露于第一塑封料3；

一線夾5，該線夾5為橋型結(jié)構(gòu)，該線夾5的橋面部分501接觸芯片11背面的背面金屬層103，線夾5的橋腳部分502連接引線框架2上的漏極連接區(qū)213；

第二塑封料6，該第二塑封料6包覆芯片11、第二塑封料3、線夾5和引線框架2，其中，線夾5的橋面部分501暴露于第二塑封料6，引線框架2的源極連接區(qū)211、柵極連接區(qū)212和漏極連接區(qū)213暴露于第二塑封料6。

如圖11和圖12所示，暴露于第二塑封料6的線夾5的橋面部分501形成超薄芯片的雙面暴露封裝結(jié)構(gòu)7的漏極703，暴露于第二塑封料6的引線框架2的漏極連接區(qū)213（其連接線夾5的橋腳部分502）形成超薄芯片的雙面暴露封裝結(jié)構(gòu)7的漏極703，暴露于第二塑封料6的引線框架2的源極連接區(qū)211形成超薄芯片的雙面暴露封裝結(jié)構(gòu)7的源極701，暴露于第二塑封料6的引線框架2的柵極連接區(qū)212形成超薄芯片的雙面暴露封裝結(jié)構(gòu)7的柵極702。

本發(fā)明提供的超薄芯片的雙面暴露封裝結(jié)構(gòu)，將源極、柵極和漏極都暴露在塑封料之外，這種雙面暴露的封裝結(jié)構(gòu)，大大提高了器件的散熱性能，同時(shí)由于采用了減薄的芯片結(jié)構(gòu)，降低了電阻。

盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上述的描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于本發(fā)明的多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。